KR100249022B1 - Semiconductor element isolating method - Google Patents
Semiconductor element isolating method Download PDFInfo
- Publication number
- KR100249022B1 KR100249022B1 KR1019980011204A KR19980011204A KR100249022B1 KR 100249022 B1 KR100249022 B1 KR 100249022B1 KR 1019980011204 A KR1019980011204 A KR 1019980011204A KR 19980011204 A KR19980011204 A KR 19980011204A KR 100249022 B1 KR100249022 B1 KR 100249022B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active layer
- conductive sidewall
- semiconductor substrate
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Abstract
본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 반도체기판과 매립절연층에 의해 전기적으로 분리된 활성층 상에 소정 부분을 노출시키는 마스크층을 형성하고 상기 마스크층이 형성되지 않아 노출된 부분의 상기 활성층 및 매립절연층을 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 접촉홀의 측면에 도전성 측벽을 형성하고 상기 도전성 측벽의 상부의 소정 부분이 노출되도록 상기 접촉홀 내에 필드산화막을 형성하는 공정과, 상기 도전성 측벽의 노출된 부분을 산화하여 산화층을 형성하는 공정과, 상기 마스크층을 제거하는 공정을 구비한다. 따라서, 본 발명에 따른 SOI구조를 갖는 소자의 격리 방법은 도전성 측벽의 저항 증가 및 필드산화막 내의 보이드 발생을 방지하고, 열산화 과정 중에 활성층의 측면이 라운딩 되어 전계의 집중을 방지하는 이점이 있다.The present invention relates to a device isolation method of a semiconductor device, comprising forming a mask layer exposing a predetermined portion on an active layer electrically separated by a semiconductor substrate and a buried insulating layer, wherein the mask layer is not formed and the mask layer is exposed. Patterning an active layer and a buried insulating layer to form a contact hole exposing a predetermined portion of the semiconductor substrate, and forming a conductive sidewall on the side of the contact hole and exposing a predetermined portion of the upper portion of the conductive sidewall. A step of forming a field oxide film, a step of oxidizing exposed portions of the conductive sidewalls to form an oxide layer, and a step of removing the mask layer. Therefore, the isolation method of the device having the SOI structure according to the present invention has the advantage of preventing the increase in the resistance of the conductive sidewalls and the generation of voids in the field oxide film, and the side of the active layer is rounded during the thermal oxidation process to prevent the concentration of the electric field.
Description
본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 특히, SOI(Silicon On Insulator) 구조를 갖는 반도체장치에서 활성층의 측면 부분의 라운딩에 적당한 반도체장치의 소자 격리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly, to a device isolation method of a semiconductor device suitable for rounding a side portion of an active layer in a semiconductor device having a silicon on insulator (SOI) structure.
SOI(Silicon On Insulator) 구조는 매립절연층 상에 실리콘 단결정 박막을 형성하고 그 위에 트랜지스터를 포함하는 반도체소자를 형성한 구조이다. SOI 구조는 완전한 소자 분리 구조를 실현할 수 있으므로 고속 동작이 가능하고, PN 접합 분리 구조에서 나타나는 기생 MOS(Metal Oxide Semiconductor) 트랜지스터나 기생 바이폴러 트랜지스터 등의 능동적 기생 효과가 없으므로 래치 업(latch up) 현상이나 소프트 에러 현상이 없는 회로를 구성할 수 있는 이점이 있다.The silicon on insulator (SOI) structure is a structure in which a silicon single crystal thin film is formed on a buried insulating layer and a semiconductor device including a transistor is formed thereon. Since the SOI structure can realize a complete device isolation structure, high-speed operation is possible, and there is no active parasitic effect such as parasitic metal oxide semiconductor (MOS) transistor or parasitic bipolar transistor shown in PN junction isolation structure, so the latch up phenomenon However, there is an advantage that the circuit can be configured without a soft error phenomenon.
SOI 구조를 형성하는 방법으로는 매립절연층인 산화실리콘 상에 다결정 또는 비정질 실리콘 박막을 퇴적하고 이 실리콘 박막을 가로방향으로 용융 재결정시키고 또한 고상 성장시키는 퇴적막 재결정화법, 사파이어 등의 단결정 절연층 상에 단결정을 성장시키는 에피텍셜 퇴적법, 반도체기판 중에 산화실리콘 등의 절연층을 매입하는 단결정 분리법 등이 있다.As a method of forming an SOI structure, a polycrystalline or amorphous silicon thin film is deposited on a silicon oxide as a buried insulating layer, and the silicon thin film is melt-recrystallized in the transverse direction and grown on a single crystal insulating layer such as sapphire. Epitaxial deposition for growing single crystals, and single crystal separation for embedding an insulating layer such as silicon oxide in a semiconductor substrate.
도 1a 내지 도 1e는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 단면 공정도이다.1A to 1E are cross-sectional process diagrams illustrating a device isolation method of a semiconductor device according to the prior art.
종래에는 도 1a에 나타낸 바와 같이 도전형을 띤 반도체기판(11)에 SIMOX(Separation by IMplanted OXygen) 등과 같은 통상적인 SOI 형성 방법으로 매립절연층(12)을 형성한다. 상기에서 매립절연층(12)으로 분리된 반도체기판(11)에서 상기 매립절연층(12)의 상부가 활성층(13)이 된다. 그리고, 상기 활성층(13) 상에 버퍼산화막(15) 및 질화막(17)을 순차적으로 형성하고 상기 질화막(17), 버퍼산화막(15), 활성층(13) 및 매립절연층(12)을 순차적으로 패터닝하여 상기 반도체기판(11)의 소정 부분을 노출시키는 바디 콘택홀(18)을 형성한다. 상기에서 질화막(17)은 필드산화막의 형성 시에 마스크층으로 사용된다.In the related art, the buried insulating layer 12 is formed on a conductive semiconductor substrate 11 as shown in FIG. 1A by a conventional SOI forming method such as Separation by IMplanted Oxygen (SIMOX). In the semiconductor substrate 11 separated from the buried insulating layer 12, the upper portion of the buried insulating layer 12 becomes the active layer 13. A buffer oxide film 15 and a nitride film 17 are sequentially formed on the active layer 13, and the nitride film 17, the buffer oxide film 15, the active layer 13, and the buried insulating layer 12 are sequentially formed. The body contact hole 18 exposing a predetermined portion of the semiconductor substrate 11 is formed by patterning. In the above, the nitride film 17 is used as a mask layer when the field oxide film is formed.
그런 다음, 도 1b와 같이 상기 노출된 반도체기판(11) 상에 상기 질화막(17)을 덮도록 폴리실리콘(Polysilicon)을 증착하여 폴리실리콘층을 형성하고 상기 폴리실리콘층에 상기 반도체기판(11)과 같은 도전형을 갖는 불순물을 경사 이온주입(Tilted Ion Implantation)하여 상기 폴리실리콘층(polysilicon : 19)을 도핑한다.Next, as shown in FIG. 1B, polysilicon is deposited on the exposed semiconductor substrate 11 to cover the nitride layer 17 to form a polysilicon layer, and the semiconductor substrate 11 is formed on the polysilicon layer. The polysilicon layer 19 is doped by tilted ion implantation of an impurity having a conductivity type as described above.
도 1c에 나타낸 바와 같이 상기 반도체기판과 같은 도전형을 갖는 불순물이 도핑된 폴리실리콘층(19)을 오버 에치백(over etch-back)하여 상기 활성층(13) 및 매립절연층(12)의 측면에 상기 활성층(13)과 반도체기판(11)을 연결하는 도전성 측벽(poly side-wall : 20)을 형성한다. 그리고, 도전성 측벽(20)을 열산화하여 상기 도전성 측벽(20) 및 노출된 반도체기판(11)의 표면에 산화층(21)을 형성한다.As shown in FIG. 1C, the active layer 13 and the buried insulating layer 12 are overetched by over-etching back the polysilicon layer 19 doped with an impurity having the same conductivity type as that of the semiconductor substrate. A conductive sidewall 20 is formed on the active layer 13 and the semiconductor substrate 11. The oxide sidewall 20 is thermally oxidized to form an oxide layer 21 on the surfaces of the conductive sidewall 20 and the exposed semiconductor substrate 11.
그런 후에, 도 1d와 같이 상기 도전성 측벽(20)이 형성된 바디 콘택홀(18)을 채우도록 산화물을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화층을 형성하고 상기 산화층을 상기 질화막(17)이 드러나도록 화학기계연마(Chemical Mechanical Polishing : 이하, CMP라 칭함), 또는, 에치백(etch-back)하여 필드산화막(23)을 형성한다.Thereafter, an oxide layer is formed by chemical vapor deposition (hereinafter referred to as CVD) to fill the body contact hole 18 in which the conductive sidewall 20 is formed, as shown in FIG. Chemical mechanical polishing (hereinafter referred to as CMP) or etch-back so that the nitride film 17 is exposed, the field oxide film 23 is formed.
이후에, 도 1e에 나타낸 바와 같이 상기 질화막(17)을 인산(H3PO4)과 같은 질화물 식각액을 사용하여 습식 식각 방법으로 제거하고, 상기 질화막(17)의 제거로 노출된 버퍼산화막(15) 역시 제거하여 트랜지스터가 형성될 상기 활성층(13)을 노출시킨다. 상기에서 산화층(21)은 상기 질화막(17)의 습식 식각시에, 상기 도전성 측벽(20)을 보호하기 위한 목적으로 형성된다.Thereafter, as illustrated in FIG. 1E, the nitride layer 17 is removed by a wet etching method using a nitride etchant such as phosphoric acid (H 3 PO 4 ), and the buffer oxide layer 15 exposed by the removal of the nitride layer 17 is performed. ) Is also removed to expose the active layer 13 on which transistors are to be formed. The oxide layer 21 is formed for the purpose of protecting the conductive sidewall 20 during the wet etching of the nitride layer 17.
상술한 바와 같이 종래에는 SOI 구조를 갖는 반도체장치의 소자를 격리하는 방법은 반도체기판에 매립절연층을 형성하여 활성층을 한정하고 상기 활성층 상에 버퍼산화막 및 질화막의 마스크층을 형성하고 상기 마스크층, 활성층, 및 매립절연층을 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 바디 콘택홀을 형성하고 상기 바디 콘택홀의 측면에 불순물이 도핑된 도전성 측벽을 형성하여 상기 활성층 및 반도체기판을 연결하여 준다. 그런 다음 상기 도전성 측벽을 열산화하여 산화층을 형성하고 상기 바디 콘택홀에 산화물질을 채워 필드산화막을 형성한다. 그런 후에 상기 마스크층으로 사용된 질화막 및 버퍼산화막을 제거하여 상기 활성층을 노출시킨다.As described above, in the conventional method of isolating elements of a semiconductor device having an SOI structure, a buried insulating layer is formed on a semiconductor substrate to define an active layer, and a mask layer of a buffer oxide film and a nitride film is formed on the active layer, and the mask layer, The active layer and the buried insulating layer are patterned to form a body contact hole exposing a predetermined portion of the semiconductor substrate, and a conductive sidewall doped with impurities is formed on a side of the body contact hole to connect the active layer and the semiconductor substrate. Thereafter, the conductive sidewalls are thermally oxidized to form an oxide layer, and an oxide material is filled in the body contact hole to form a field oxide film. Thereafter, the nitride layer and the buffer oxide layer used as the mask layer are removed to expose the active layer.
그러나, 상기에서 질화막의 식각시에 도전성 측벽을 보호하기 위한 산화층의 형성으로 전기적인 통로 역할을 하는 상기 도전성 측벽의 두께가 감소하여 저항이 커지게 된다. 또한, 도전성 측벽 및 그 열산화로 생긴 산화층의 두께가 증가하면 상기 필드산화막을 형성하기 위한 산화물의 CVD시에 바디 콘택홀에 보이드가 발생하여 후속 열 공정시 소자의 신뢰도를 열화 시킨다. 이러한 보이드의 발생을 방지하기 위해 산화층을 얇게 형성할 경우 활성층 측면이 라운딩 되지 않아 활성층 엣지부분에 전계가 집중하여 전기적 특성이 열화되는 문제가 발생한다.However, in the formation of the oxide layer for protecting the conductive sidewall during etching of the nitride film, the thickness of the conductive sidewall, which serves as an electrical passage, is reduced, thereby increasing the resistance. In addition, when the thickness of the conductive sidewall and the oxide layer resulting from thermal oxidation increases, voids are generated in the body contact hole during CVD of the oxide for forming the field oxide film, thereby deteriorating the reliability of the device during the subsequent thermal process. When the oxide layer is thinly formed to prevent the occurrence of such voids, the side of the active layer is not rounded, so that an electric field is concentrated on the edge of the active layer, thereby deteriorating electrical characteristics.
따라서, 본 발명의 목적은 SOI구조를 갖는 반도체장치의 소자 격리 방법을 개선하여 저항의 증가를 방지하고 소자의 신뢰성을 향상시킬 수 있는 반도체장치의 소자 격리 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a device isolation method of a semiconductor device capable of preventing an increase in resistance and improving device reliability by improving the device isolation method of a semiconductor device having an SOI structure.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자 격리 방법은 반도체기판과 매립절연층에 의해 전기적으로 분리된 활성층 상에 소정 부분을 노출시키는 마스크층을 형성하고 상기 마스크층이 형성되지 않아 노출된 부분의 상기 활성층 및 매립절연층을 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 접촉홀의 측면에 도전성 측벽을 형성하고 상기 도전성 측벽의 상부의 소정 부분이 노출되도록 상기 접촉홀 내에 필드산화막을 형성하는 공정과, 상기 도전성 측벽의 노출된 부분을 산화하여 산화층을 형성하는 공정과, 상기 마스크층을 제거하는 공정을 구비한다.The device isolation method of the semiconductor device according to the present invention for achieving the above object is to form a mask layer for exposing a predetermined portion on the active layer electrically separated by the semiconductor substrate and the buried insulating layer and the mask layer is not formed to expose Patterning the active layer and the buried insulating layer of the formed portion to form a contact hole exposing a predetermined portion of the semiconductor substrate, and forming a conductive sidewall on the side of the contact hole and exposing a predetermined portion of the upper portion of the conductive sidewall. Forming a field oxide film in the contact hole, oxidizing an exposed portion of the conductive sidewall to form an oxide layer, and removing the mask layer.
도 1a 내지 도 1e는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 단면 공정도.1A to 1E are cross-sectional process views showing a device isolation method of a semiconductor device according to the prior art.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도.2A to 2E are process diagrams illustrating a device isolation method of a semiconductor device according to an embodiment of the present invention.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞<Simple explanation of the code | symbol about the main part of drawing>
31 : 반도체기판 32 : 매립절연층31 semiconductor substrate 32 buried insulating layer
33 : 활성층 37 : 질화막33: active layer 37: nitride film
40 : 도전성 측벽 41 : 필드산화막40: conductive sidewall 41: field oxide film
43 : 산화층43: oxide layer
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도이다.2A through 2E are process diagrams illustrating a device isolation method of a semiconductor device according to an embodiment of the present invention.
본 방법은 도 2a에 나타낸 바와 같이 제 1 도전형을 띤 반도체기판(31)에 SIMOX 등과 같은 통상적인 SOI 형성 방법으로 매립절연층(32)을 형성한다. 상기에서 매립절연층(32)으로 분리된 반도체기판(30)에서 상기 매립절연층(32)의 상부가 활성층(33)이 된다. 그리고, 상기 활성층(33) 상에 버퍼산화막(35) 및 질화막(37)을 순차적으로 형성하고 상기 질화막(37), 버퍼산화막(35), 활성층(33) 및 매립절연층(32)을 순차적으로 패터닝하여 상기 반도체기판(31)의 소정 부분을 노출시키는 바디 콘택홀(38)을 형성한다. 상기에서 질화막(37)은 필드산화막의 형성 시에 마스크층으로 사용된다.As shown in FIG. 2A, the buried insulating layer 32 is formed on the semiconductor substrate 31 having the first conductivity type by a conventional SOI forming method such as SIMOX. In the semiconductor substrate 30 separated from the buried insulating layer 32, the upper portion of the buried insulating layer 32 becomes the active layer 33. A buffer oxide film 35 and a nitride film 37 are sequentially formed on the active layer 33, and the nitride film 37, the buffer oxide film 35, the active layer 33, and the buried insulating layer 32 are sequentially formed. The body contact hole 38 exposing a predetermined portion of the semiconductor substrate 31 is formed by patterning. In the above, the nitride film 37 is used as a mask layer when the field oxide film is formed.
그런 후에, 도 2b와 같이 상기 노출된 반도체기판(31) 상에 상기 질화막(37)을 덮도록 폴리실리콘을 증착하여 폴리실리콘층(39)을 형성하고 상기 폴리실리콘층(39)에 상기 반도체기판(31)과 같은 불순물을 경사 이온주입하여 상기 폴리실리콘층(39)을 상기 반도체기판(31)과 같은 제 1 도전형으로 도핑한다.Thereafter, as shown in FIG. 2B, polysilicon is deposited on the exposed semiconductor substrate 31 to cover the nitride layer 37 to form a polysilicon layer 39 and the semiconductor substrate on the polysilicon layer 39. The polysilicon layer 39 is doped with the same first conductive type as the semiconductor substrate 31 by implanting the impurity as shown in (31).
그리고, 도 2c에 나타낸 바와 같이 상기 제 1 도전형의 불순물이 도핑된 폴리실리콘층(39)을 오버 에치백하여 상기 활성층(33) 및 매립절연층(32)의 측면에 상기 활성층(33)과 반도체기판(31)을 연결하는 도전성 측벽(40)을 형성한 후, 상기 도전성 측벽(40)이 형성된 상기 바디 콘택홀(38)을 채우도록 산화물을 CVD 방법으로 증착하여 필드산화막(41)을 형성하고 상기 필드산화막(41)을 상기 질화막(37)이 드러나도록 CMP, 또는, 에치백하여 상기 질화막(37)과 평탄화시킨다. 그리고, 상기 필드산화막(41)을 습식식각하여 상기 도전성 측벽(40)의 상부를 노출시킨다.As shown in FIG. 2C, the polysilicon layer 39 doped with the impurity of the first conductivity type is over-etched back to the active layer 33 and the buried insulating layer 32. After forming the conductive sidewall 40 connecting the semiconductor substrate 31, an oxide is deposited by CVD to fill the body contact hole 38 in which the conductive sidewall 40 is formed, thereby forming the field oxide film 41. Then, the field oxide film 41 is CMP or etched back to expose the nitride film 37 and planarized with the nitride film 37. In addition, the field oxide layer 41 is wet-etched to expose the upper portion of the conductive sidewall 40.
그런 다음에, 도 2d와 같이 상기 노출된 도전성 측벽(40)의 상부를 선택적으로 열산화하여 상기 도전성 측벽(40)의 상부 및 상기 활성층(33)의 엣지 부분에 산화층(43)을 형성한다.Thereafter, as illustrated in FIG. 2D, an upper portion of the exposed conductive sidewall 40 is selectively thermally oxidized to form an oxide layer 43 on the upper portion of the conductive sidewall 40 and an edge portion of the active layer 33.
이후에, 도 2e에 나타낸 바와 같이 상기 필드산화막(41)의 형성을 위한 마스크로 사용된 질화막(37)을 인산(H3PO4)과 같은 질화물 식각액을 사용하여 습식 식각 방법으로 제거하고, 상기 질화막(37)의 제거로 노출된 버퍼산화막(35) 역시 제거하여 트랜지스터가 형성될 상기 활성층(33)을 노출시킨다. 상기에서 산화층(43)은 상기 질화막(37)을 식각할 때, 상기 도전성 측벽(40)을 보호하기 위한 목적으로 형성된다.Thereafter, as illustrated in FIG. 2E, the nitride film 37 used as a mask for forming the field oxide film 41 is removed by a wet etching method using a nitride etchant such as phosphoric acid (H 3 PO 4 ), and The buffer oxide film 35 exposed by the removal of the nitride film 37 is also removed to expose the active layer 33 on which the transistor is to be formed. The oxide layer 43 is formed to protect the conductive sidewall 40 when the nitride layer 37 is etched.
상술한 바와 같이 본 발명에 의한 SOI 구조를 갖는 반도체장치의 소자격리 방법은 활성층과 반도체기판을 연결하는 도전성 측벽을 형성하고 상기 도전성 측벽의 상부만 노출되도록 바디 콘택홀을 채우는 필드산화막을 형성한 후, 상기 노출된 도전성 측벽의 상부만을 부분적으로 산화시켜 전체적인 도전성 측벽의 두께 감소를 방지하고, 열산화 이전에 필드산화막을 형성하므로 필드산화막의 내부에 보이드의 발생을 방지한다. 그리고, 도전성 측벽의 상부를 열산화하는 과정에서 활성층의 측면도 소정 부분 열산화되어 라운딩이 이루어진다.As described above, the device isolation method of the semiconductor device having the SOI structure according to the present invention forms a conductive sidewall connecting the active layer and the semiconductor substrate and forms a field oxide film filling the body contact hole so that only the upper portion of the conductive sidewall is exposed. By partially oxidizing only the upper portion of the exposed conductive sidewall, the thickness of the entire conductive sidewall is prevented and the field oxide film is formed before thermal oxidation, thereby preventing the generation of voids in the field oxide film. In the process of thermally oxidizing the upper portion of the conductive sidewall, the side surface of the active layer is also partially oxidized to round.
따라서, 본 발명에 따른 SOI구조를 갖는 소자의 격리 방법은 도전성 측벽의 저항 증가 및 필드산화막 내의 보이드 발생을 방지하고, 열산화 과정 중에 활성층의 측면이 라운딩되어 전계의 집중을 방지하는 이점이 있다.Therefore, the isolation method of the device having the SOI structure according to the present invention has the advantage of preventing the increase in resistance of the conductive sidewalls and the generation of voids in the field oxide film, and the side of the active layer is rounded during the thermal oxidation process to prevent the concentration of the electric field.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980011204A KR100249022B1 (en) | 1998-03-31 | 1998-03-31 | Semiconductor element isolating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980011204A KR100249022B1 (en) | 1998-03-31 | 1998-03-31 | Semiconductor element isolating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990076326A KR19990076326A (en) | 1999-10-15 |
| KR100249022B1 true KR100249022B1 (en) | 2000-03-15 |
Family
ID=19535622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980011204A KR100249022B1 (en) | 1998-03-31 | 1998-03-31 | Semiconductor element isolating method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249022B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402392B1 (en) * | 2001-11-06 | 2003-10-17 | 삼성전자주식회사 | Semiconductor device having trench isolation structure and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100911984B1 (en) * | 2002-12-26 | 2009-08-13 | 매그나칩 반도체 유한회사 | Method of forming an isolation film in semiconductor device |
-
1998
- 1998-03-31 KR KR1019980011204A patent/KR100249022B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402392B1 (en) * | 2001-11-06 | 2003-10-17 | 삼성전자주식회사 | Semiconductor device having trench isolation structure and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990076326A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394517B1 (en) | A method for forming a trench isolation structure in an integrated circuit | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JP3078720B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5604159A (en) | Method of making a contact structure | |
| US5073516A (en) | Selective epitaxial growth process flow for semiconductor technologies | |
| US6271541B2 (en) | Semiconductor device with high gettering capability to impurity present in semiconductor layer of SOI substrate | |
| JP4551795B2 (en) | Manufacturing method of semiconductor device | |
| KR100273615B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2003298047A (en) | Semiconductor device and manufacturing method therefor | |
| KR100319615B1 (en) | Isolation method in seconductor device | |
| KR100249022B1 (en) | Semiconductor element isolating method | |
| EP1067599B1 (en) | A method of forming structures with buried oxide regions in a semiconductor substrate | |
| US7491609B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR19990075417A (en) | Manufacturing Method of Semiconductor Device | |
| JP2531688B2 (en) | Method for manufacturing semiconductor device | |
| JP4797495B2 (en) | Manufacturing method of semiconductor device | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JP2000031489A (en) | Manufacturing semiconductor device | |
| JP3104451B2 (en) | Method for manufacturing semiconductor device | |
| KR100271809B1 (en) | A method of forming plug in semiconductor device | |
| KR100277871B1 (en) | Separator Formation Method | |
| JP2001077359A (en) | Semiconductor device and method of manufacturing the same | |
| KR20070032473A (en) | Method of manufacturing semiconductor device | |
| JP2007207825A (en) | Semiconductor device, and method of manufacturing semiconductor device | |
| JPH081927B2 (en) | Method for manufacturing substrate structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |