KR100277871B1 - Separator Formation Method - Google Patents
Separator Formation Method Download PDFInfo
- Publication number
- KR100277871B1 KR100277871B1 KR1019980016631A KR19980016631A KR100277871B1 KR 100277871 B1 KR100277871 B1 KR 100277871B1 KR 1019980016631 A KR1019980016631 A KR 1019980016631A KR 19980016631 A KR19980016631 A KR 19980016631A KR 100277871 B1 KR100277871 B1 KR 100277871B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- layer
- oxide film
- trenches
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 격리막 형성시 표류층이나 고농도 웰에서의 농도 변화를 방지하므로 고전압 또는 고전류소자의 전기적 특성을 향상시키기 위한 격리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a separator for improving the electrical characteristics of a high voltage or high current device because it prevents the concentration change in the drift layer or high concentration well when forming the separator.
본 발명의 격리막 형성 방법은 제 1, 제 2 도전형 웰 및 제 1, 제 2 도전형 표류층을 포함한 제 1 도전형 에피택셜층과 버리드 절연막을 포함하여 구성되며 격리영역이 정의된 SOI기판을 마련하는 단계, 상기 SOI기판상에 제 1 절연막을 형성하는 단계, 상기 격리영역의 제 1 절연막, 제 1, 제 2 도전형 웰과 고농도 제 1, 제 2 도전형 웰을 선택 식각하여 상기 버리드 절연막이 노출된 제 1, 제 2 트렌치를 형성하는 단계, 상기 제 1 절연막을 포함한 전면의 열처리로 상기 제 1, 제 2 트렌치의 측벽에 제 2 절연막을 성장시키는 단계, 상기 제 1, 제 2 트렌치가 매립되도록 전면에 제 3 절연막과 도전체를 형성하고, 상기 도전체상에 제 4 절연막을 형성하는 단계와, 상기 SOI기판상의 제 4 절연막, 도전체, 제 3 절연막과, 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The isolation layer forming method of the present invention comprises a first conductivity type epitaxial layer including first and second conductivity type wells and first and second conductivity type drift layers and a buried insulation layer, and an isolation region is defined. Forming a first insulating film on the SOI substrate, and selectively etching the first insulating film, the first and second conductive wells, and the highly concentrated first and second conductive wells in the isolation region. Forming first and second trenches in which the first insulating film is exposed; growing a second insulating film on sidewalls of the first and second trenches by heat treatment of the entire surface including the first insulating film; and the first and second trenches. Forming a third insulating film and a conductor on the entire surface to fill the trench, forming a fourth insulating film on the conductor, removing the fourth insulating film, the conductor, the third insulating film, and the first insulating film on the SOI substrate. Including the steps It features.
Description
본 발명은 격리막 형성 방법에 관한 것으로, 특히 소자의 전기적 특성을 향상시키는 격리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a separator, and more particularly, to a method of forming a separator for improving the electrical characteristics of the device.
도 1a 내지 도 1f는 종래의 격리막 형성 방법을 나타낸 공정 단면도이다.1A to 1F are cross-sectional views showing a conventional method of forming a separator.
고전압 및 고전력 소자 제조에 있어 SOI(Silicon On Insulator)웨이퍼를 이용한 종래의 격리막 형성 방법은 도 1a에서와 같이, 고농도 n형 기판(11a)과 1 ~ 3㎛두께의 버리드(Buried) 산화막(11b) 그리고 p형 웰(Well)(12), n형 웰(13), n형 표류층(14), p형 표류층(15), 고농도 p형 웰(16)과, 고농도 n형 웰(17)이 형성된 p형 에피택셜(Epitaxial)층(11c)으로 구성되며 격리영역이 정의된 SOI기판(11)을 준비한다.A conventional isolation film formation method using a silicon on insulator (SOI) wafer in the manufacture of high voltage and high power devices is a high density n-type substrate 11a and a burried oxide film 11b having a thickness of 1 to 3 μm as shown in FIG. P-type well 12, n-type well 13, n-type drifting layer 14, p-type drifting layer 15, high-density p-type well 16, and high-concentration n-type well 17 ), An SOI substrate 11 composed of a p-type epitaxial layer 11c having an isolation region and defining an isolation region is prepared.
여기서, 일반적인 감광막의 선택 사진 식각공정들과 이온 주입공정들 그리고 드라이브-인(Drive-in) 확산 공정들에 의해 상기 p형 웰(12)은 상기 p형 에피택셜층(11c) 표면내의 일정영역에 형성되고, 상기 n형 웰(13)은 상기 p형 웰(12) 일측의 p형 에피택셜층(11c) 표면내에 형성된다.Here, the p-type well 12 is formed in a predetermined region in the surface of the p-type epitaxial layer 11c by general photosensitive etching processes, ion implantation processes, and drive-in diffusion processes. The n-type well 13 is formed in the surface of the p-type epitaxial layer 11c on one side of the p-type well 12.
상기 n형 표류층(14)은 상기 p형 웰(12) 표면내의 일정영역에 형성되고, 상기 p형 표류층(15)은 상기 n형 웰(13) 표면내의 일정영역에 형성되며 그리고 상기 고농도 p형 웰(16)은 상기 n형 표류층(14) 일측의 p형 웰(12) 표면내에 형성되고, 상기 고농도 n형 웰(17)은 상기 p형 표류층(15) 일측의 n형 웰(13) 표면내에 형성된다.The n-type drifting layer 14 is formed in a predetermined region in the surface of the p-type well 12, the p-type drifting layer 15 is formed in a predetermined region in the surface of the n-type well 13 and the high concentration The p-type well 16 is formed in the surface of the p-type well 12 on one side of the n-type drifting layer 14, and the high concentration n-type well 17 is an n-type well on one side of the p-type drifting layer 15. (13) It is formed in the surface.
그리고, 상기 SOI기판(11)상에 9000 ~ 11000Å두께의 제 1 산화막(18)을 형성한다.Then, a first oxide film 18 having a thickness of 9000 to 11000 kPa is formed on the SOI substrate 11.
도 1b에서와 같이, 상기 제 1 산화막(18)상에 감광막(19)을 도포한 다음, 상기 감광막(19)을 상기 격리영역에만 제거되도록 선택 사진 식각한 후, 상기 선택 사진 식각된 감광막(19)을 마스크로 상기 제 1 산화막(18)을 선택적으로 식각한다.As shown in FIG. 1B, after the photoresist film 19 is coated on the first oxide film 18, the photoresist film 19 is selectively etched to remove only the isolation region, and the selected photo etched photoresist 19 is then removed. ) Is selectively etched using the first oxide film 18 as a mask.
도 1c에서와 같이, 상기 감광막(19)을 제거하고, 상기 제 1 산화막(18)을 마스크로 상기 p형 웰(12), n형 웰(13), 고농도 p형 웰(16)과, 고농도 n형 웰(17)을 선택적으로 식각하여 상기 버리드 산화막(11b)이 노출된 제 1, 제 2 트렌치(Trench)를 형성한다.As shown in FIG. 1C, the p-type well 12, the n-type well 13, the high concentration p-type well 16, and the high concentration are removed by using the photoresist film 19 as a mask. The n-type well 17 is selectively etched to form first and second trenches in which the buried oxide film 11b is exposed.
도 1d에서와 같이, 상기 제 1 산화막(18)을 제거한 후, 전면의 열산화 공정으로 상기 노출된 버리드 산화막(11b)을 제외한 전면에 900 ~ 1100Å두께의 제 2 산화막(20)을 성장시킨 다음, 상기 제 2 산화막(20)상에 HLD(High temperature Low Deposition) 공정으로 2900 ~ 3100Å두께의 제 3 산화막(21)을 형성한다.As shown in FIG. 1D, after removing the first oxide film 18, a second oxide film 20 having a thickness of 900 to 1100 μs is grown on the entire surface except the exposed buried oxide film 11b by a thermal oxidation process on the entire surface. Next, on the second oxide film 20, a third oxide film 21 having a thickness of 2900 to 3100 kW is formed by a high temperature low deposition (HLD) process.
그리고, 상기 제 3 산화막(21)상에 필링(Filling) 공정으로 다결정 실리콘(22)을 형성하고, 상기 다결정 실리콘(22)상에 평탄화용 SOG(Spin On Glass)층(23)을 형성한다.A polycrystalline silicon 22 is formed on the third oxide film 21 by a filling process, and a planarization spin on glass (SOG) layer 23 is formed on the polycrystalline silicon 22.
도 1e에서와 같이, 전면의 평탄화 공정으로 상기 SOG층(23), 다결정 실리콘(22), 제 3 산화막(21)과, 제 2 산화막(20)을 에치백(Etch-back)한다.As illustrated in FIG. 1E, the SOG layer 23, the polycrystalline silicon 22, the third oxide film 21, and the second oxide film 20 are etched back through the entire planarization process.
여기서, 상기 에치백 공정시 과다 식각에 대한 상기 SOI기판(11)을 방지하기 위하여 상기 200 ~ 800Å의 제 2 산화막(20)을 잔존시킨다.Here, in order to prevent the SOI substrate 11 from being excessively etched during the etch back process, the second oxide film 20 of 200 to 800 Å remains.
도 1f에서와 같이, 상기 잔존된 제 2 산화막(20)을 제거한다.As shown in FIG. 1F, the remaining second oxide film 20 is removed.
그러나 종래의 격리막 형성 방법은 제 1, 제 2 트렌치를 형성하고 잔존하는 제 1 산화막을 제거한후 열산화막을 성장시키기 때문에 노출된 표류층이나 고농도 웰의 도판트들(Dopant)이 빠져나가므로 표류층이나 고농도 웰 영역에서의 농도 변화에 의한 고전압 또는 고전류소자의 전기적 특성을 저해시키며 특히 p형 표류층의 평균농도가 낮아질 경우 소자의 항복전압이 낮아진다는 문제점이 있었다.However, in the conventional isolation layer formation method, since the thermal oxide film is grown after forming the first and second trenches and removing the remaining first oxide film, the exposed drifting layer or the dopants of the well-concentrated well escapes, so the drifting layer However, the electrical characteristics of the high-voltage or high-current device due to the change in concentration in the high concentration well region are inhibited. In particular, when the average concentration of the p-type drift layer decreases, the breakdown voltage of the device decreases.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 격리막 형성시 표류층이나 고농도 웰에서의 농도 변화를 방지하므로 고전압 또는 고전류소자의 전기적 특성을 향상시키는 격리막 형성 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and therefore, an object of the present invention is to provide a method of forming a separator that improves electrical characteristics of a high voltage or high current device because it prevents concentration changes in a drifting layer or a high concentration well when forming a separator.
도 1a 내지 도 1f는 종래의 격리막 형성 방법을 나타낸 공정 단면도1A to 1F are cross-sectional views illustrating a conventional method of forming a separator.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도2A to 2F are cross-sectional views illustrating a method of forming a separator according to an embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
31: SOI기판 31a: 고농도 n형 기판31: SOI substrate 31a: High concentration n-type substrate
31b: 버리드 산화막 31c: p형 에피택셜층31b: Buried oxide film 31c: p-type epitaxial layer
32: p형 웰 33: n형 웰32: p-type well 33: n-type well
34: n형 표류층 35: p형 표류층34: n-type drifting layer 35: p-type drifting layer
36: 고농도 p형 웰 37: 고농도 n형 웰36: high concentration p-type well 37: high concentration n-type well
38: 제 1 산화막 39: 감광막38: first oxide film 39: photosensitive film
40: 제 2 산화막 41: 제 3 산화막40: second oxide film 41: third oxide film
42: 다결정 실리콘 43: SOG층42: polycrystalline silicon 43: SOG layer
본 발명의 격리막 형성 방법은 제 1, 제 2 도전형 웰 및 제 1, 제 2 도전형 표류층을 포함한 제 1 도전형 에피택셜층과 버리드 절연막을 포함하여 구성되며 격리영역이 정의된 SOI기판을 마련하는 단계, 상기 SOI기판상에 제 1 절연막을 형성하는 단계, 상기 격리영역의 제 1 절연막, 제 1, 제 2 도전형 웰과 고농도 제 1, 제 2 도전형 웰을 선택 식각하여 상기 버리드 절연막이 노출된 제 1, 제 2 트렌치를 형성하는 단계, 상기 제 1 절연막을 포함한 전면의 열처리로 상기 제 1, 제 2 트렌치의 측벽에 제 2 절연막을 성장시키는 단계, 상기 제 1, 제 2 트렌치가 매립되도록 전면에 제 3 절연막과 도전체를 형성하고, 상기 도전체상에 제 4 절연막을 형성하는 단계와, 상기 SOI기판상의 제 4 절연막, 도전체, 제 3 절연막과, 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The isolation layer forming method of the present invention comprises a first conductivity type epitaxial layer including first and second conductivity type wells and first and second conductivity type drift layers and a buried insulation layer, and an isolation region is defined. Forming a first insulating film on the SOI substrate, and selectively etching the first insulating film, the first and second conductive wells, and the highly concentrated first and second conductive wells in the isolation region. Forming first and second trenches in which the first insulating film is exposed; growing a second insulating film on sidewalls of the first and second trenches by heat treatment of the entire surface including the first insulating film; and the first and second trenches. Forming a third insulating film and a conductor on the entire surface to fill the trench, forming a fourth insulating film on the conductor, removing the fourth insulating film, the conductor, the third insulating film, and the first insulating film on the SOI substrate. Including the steps It features.
상기와 같은 본 발명에 따른 격리막 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the separator according to the present invention as follows.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of forming a separator according to an embodiment of the present invention.
고전압 및 고전력 소자 제조에 있어 SOI웨이퍼를 이용한 본 발명의 실시예에 따른 격리막 형성 방법은 도 2a에서와 같이, 고농도 n형 기판(31a)과 1 ~ 3㎛두께의 버리드 산화막(31b) 그리고 p형 웰(32), n형 웰(33), n형 표류층(34), p형 표류층(35), 고농도 p형 웰(36)과, 고농도 n형 웰(37)이 형성된 p형 에피택셜층(31c)으로 구성되며 격리영역이 정의된 SOI기판(31)을 준비한다.The isolation layer forming method according to the embodiment of the present invention using the SOI wafer in the manufacture of high voltage and high power devices, as shown in Figure 2a, a high concentration n-type substrate 31a and a buried oxide film 31b having a thickness of 1 ~ 3㎛ and p P-type epi, in which the well type 32, the n type well 33, the n type drifting layer 34, the p type drifting layer 35, the high concentration p type well 36, and the high concentration n type well 37 are formed. An SOI substrate 31 composed of a tactile layer 31c and defined as an isolation region is prepared.
여기서, 일반적인 감광막의 선택 사진 식각공정들과 이온 주입공정들 그리고 드라이브-인 확산 공정들에 의해 상기 p형 웰(32)은 상기 p형 에피택셜층(31c) 표면내의 일정영역에 형성되고, 상기 n형 웰(33)은 상기 p형 웰(32) 일측의 p형 에피택셜층(31c) 표면내에 형성된다.Here, the p-type well 32 is formed in a predetermined region in the surface of the p-type epitaxial layer 31c by a general photosensitive etching process, ion implantation processes, and drive-in diffusion processes of the photoresist layer. The n-type well 33 is formed in the surface of the p-type epitaxial layer 31c on one side of the p-type well 32.
상기 n형 표류층(34)은 상기 p형 웰(32) 표면내의 일정영역에 형성되고, 상기 p형 표류층(35)은 상기 n형 웰(33) 표면내의 일정영역에 형성되며 그리고 상기 고농도 p형 웰(36)은 상기 n형 표류층(34) 일측의 p형 웰(32) 표면내에 형성되고, 상기 고농도 n형 웰(37)은 상기 p형 표류층(35) 일측의 n형 웰(33) 표면내에 형성된다.The n-type drifting layer 34 is formed in a predetermined region in the surface of the p-type well 32, the p-type drifting layer 35 is formed in a predetermined region in the surface of the n-type well 33 and the high concentration The p-type well 36 is formed in the surface of the p-type well 32 on one side of the n-type drifting layer 34, and the high concentration n-type well 37 is an n-type well on one side of the p-type drifting layer 35. (33) It is formed in the surface.
그리고, 상기 SOI기판(31)상에 9000 ~ 11000Å두께의 제 1 산화막(38)을 형성한다.A first oxide film 38 having a thickness of 9000 to 11000 kPa is formed on the SOI substrate 31.
도 2b에서와 같이, 상기 제 1 산화막(38)상에 감광막(39)을 도포한 다음, 상기 감광막(39)을 상기 격리영역에만 제거되도록 선택 사진 식각한 후, 상기 선택 사진 식각된 감광막(39)을 마스크로 상기 제 1 산화막(38)을 선택적으로 식각한다.As shown in FIG. 2B, after the photoresist 39 is applied onto the first oxide layer 38, the photoresist 39 is selectively etched to remove only the isolation region, and the selected photo etched photoresist 39 is then removed. ), The first oxide film 38 is selectively etched using a mask.
도 2c에서와 같이, 상기 감광막(39)을 제거하고, 상기 노출된 제 1 산화막(38)을 마스크로 상기 p형 웰(32), n형 웰(33), 고농도 p형 웰(36)과, 고농도 n형 웰(37)을 선택적으로 식각하여 상기 버리드 산화막(31b)이 노출된 제 1, 제 2 트렌치를 형성한다.As shown in FIG. 2C, the p-type well 32, the n-type well 33, and the high-concentration p-type well 36 are removed using the exposed first oxide layer 38 as a mask. The high concentration n-type well 37 is selectively etched to form first and second trenches in which the buried oxide layer 31b is exposed.
도 2d에서와 같이, 전면의 열산화 공정으로 상기 제 1, 제 2 트렌치의 측벽에 900 ~ 1100Å두께의 제 2 산화막(40)을 성장시킨 다음, 상기 제 1, 제 2 산화막(38,40)상에 HLD 공정으로 2900 ~ 3100Å두께의 제 3 산화막(41)을 형성한다.As shown in FIG. 2D, a second oxide film 40 having a thickness of 900 to 1100 μs is grown on sidewalls of the first and second trenches by a thermal oxidation process on the entire surface, and then the first and second oxide films 38 and 40 are formed. On the HLD process, a third oxide film 41 having a thickness of 2900 to 3100 Å is formed.
그리고, 상기 제 3 산화막(41)상에 필링 공정으로 다결정 실리콘(42)을 형성하고, 상기 다결정 실리콘(42)상에 평탄화용 SOG층(43)을 형성한다.Then, polycrystalline silicon 42 is formed on the third oxide film 41 by a peeling process, and a planarization SOG layer 43 is formed on the polycrystalline silicon 42.
도 2e에서와 같이, 전면의 평탄화 공정으로 상기 SOG층(43), 다결정 실리콘(42), 제 3 산화막(41), 제 2 산화막(40)과, 제 1 산화막(38)을 에치백한다.As shown in FIG. 2E, the SOG layer 43, the polycrystalline silicon 42, the third oxide film 41, the second oxide film 40, and the first oxide film 38 are etched back in the planarization process of the entire surface.
여기서, 상기 에치백 공정시 과다 식각에 대한 상기 SOI기판(31)을 방지하기 위하여 상기 200 ~ 800Å의 제 1 산화막(38)을 잔존시킨다.Here, in order to prevent the SOI substrate 31 from being excessively etched during the etch back process, the first oxide film 38 having the thickness of 200 to 800 Å is left.
도 2f에서와 같이, 상기 잔존된 제 1 산화막(38)을 습식식각 공정으로 제거한다.As shown in FIG. 2F, the remaining first oxide layer 38 is removed by a wet etching process.
본 발명의 격리막 형성 방법은 제 1, 제 2 트렌치를 형성하고 제 1 산화막이 잔존한 상태에서 열산화막을 성장시키므로, 제 1 산화막의 보호막에 의해 표류층이나 고농도 웰의 도판트들이 빠져나가지 못하여 표류층이나 고농도 웰에서의 농도 변화를 방지하고 또한 소자의 항복전압이 낮아지는 것을 방지하므로 고전압 또는 고전류소자의 전기적 특성을 향상시키는 효과가 있다.The isolation film forming method of the present invention forms the first and second trenches and grows the thermal oxide film in the state where the first oxide film remains, so that the dopants of the drifting layer or the highly well-concentrated well do not escape by the protective film of the first oxide film. Since the concentration change in the layer or the high concentration well is prevented and the breakdown voltage of the device is prevented from being lowered, there is an effect of improving the electrical characteristics of the high voltage or high current device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980016631A KR100277871B1 (en) | 1998-05-09 | 1998-05-09 | Separator Formation Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980016631A KR100277871B1 (en) | 1998-05-09 | 1998-05-09 | Separator Formation Method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990084692A KR19990084692A (en) | 1999-12-06 |
KR100277871B1 true KR100277871B1 (en) | 2001-01-15 |
Family
ID=65891342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980016631A KR100277871B1 (en) | 1998-05-09 | 1998-05-09 | Separator Formation Method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100277871B1 (en) |
-
1998
- 1998-05-09 KR KR1019980016631A patent/KR100277871B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990084692A (en) | 1999-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100275500B1 (en) | Fabrication method of integrated high voltage power institute | |
EP0098374B1 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
JPH05102296A (en) | Manufacture of shallow trench separation flattened in integrated circuit and constitution body that is fabricated therewith | |
KR0157875B1 (en) | Manufacture of semiconductor device | |
US6340624B1 (en) | Method of forming a circuitry isolation region within a semiconductive wafer | |
EP1067599B1 (en) | A method of forming structures with buried oxide regions in a semiconductor substrate | |
KR100319615B1 (en) | Isolation method in seconductor device | |
KR100277871B1 (en) | Separator Formation Method | |
KR20030000134A (en) | Forming method for field oxide of semiconductor device | |
KR100756774B1 (en) | Manufacturing method for semiconductor device | |
KR100275484B1 (en) | Method for manufacturing a power device having a trench gate electrode | |
KR0175041B1 (en) | Trench type isolation method for semiconductor devices | |
KR100249022B1 (en) | Semiconductor element isolating method | |
KR100237749B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR20020072984A (en) | Different size trenches and method of forming the same | |
KR100261166B1 (en) | Method for fabricating semiconductor device | |
KR0168198B1 (en) | Method for forming trench isolation on a semiconductor device | |
KR100291507B1 (en) | Method for forming trench shaped field oxide of semiconductor device | |
US5956599A (en) | Method for forming isolation layer in semiconductor device | |
KR100325598B1 (en) | method for shallow trench isolation of semiconductor devices | |
KR20050010161A (en) | Method of forming well in semiconductor device | |
KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices | |
KR100239419B1 (en) | Transistor and method for manufacturing the same | |
KR100190375B1 (en) | Method of forming an element isolation film in a semiconductor device | |
KR100672768B1 (en) | Method for forming isolation in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |