KR100275484B1 - Method for manufacturing a power device having a trench gate electrode - Google Patents
Method for manufacturing a power device having a trench gate electrode Download PDFInfo
- Publication number
- KR100275484B1 KR100275484B1 KR1019980044520A KR19980044520A KR100275484B1 KR 100275484 B1 KR100275484 B1 KR 100275484B1 KR 1019980044520 A KR1019980044520 A KR 1019980044520A KR 19980044520 A KR19980044520 A KR 19980044520A KR 100275484 B1 KR100275484 B1 KR 100275484B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- gate electrode
- pattern
- power device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 비교적 용이한 공정으로 트렌치의 가장자리를 완만하게하며 트렌치 가장자리에 상대적으로 두껍게 산화막을 형성할 수 있어 트렌치 게이트 전극의 가장자리에 전기장이 집중되는 것을 억제하고 전력소자의 항복전압을 증가시키고 누설전류를 감소시킬 수 있는 트렌치형 게이트 전극을 갖는 전력소자 제조 방법에 관한 것으로, 본 발명은 1차 건식식각으로 얕은 트렌치를 형성시키고 습식식각을 실시하여 얕은 트렌치 형성시 사용된 식각마스크의 측벽을 언더컷(under cut) 형태로 완만하게 한 후, 얕은 트렌치의 저면을 2차 건식식각하여 주 트렌치(main trench)를 형성함과 동시에 주 트렌치(main trench)에 인접한 부분에 기생 트렌치(parasitic trench)가 형성되도록 하여 이후의 산화막 형성 공정에서 기생 트렌치 부분에 상대적으로 두꺼운 산화막이 형성되도록 함으로써 트렌치 가장자리에 인가되는 전기장의 크기를 줄이는데 그 특징이 있다.The present invention is a relatively easy process to smooth the edge of the trench and to form an oxide film relatively thick at the edge of the trench, thereby suppressing the concentration of the electric field on the edge of the trench gate electrode, increasing the breakdown voltage of the power device and leakage current The present invention relates to a method of manufacturing a power device having a trench-type gate electrode capable of reducing the present invention. The present invention relates to a method of manufacturing a shallow trench by wet etching and performing wet etching to undercut a sidewall of an etching mask used in forming a shallow trench. After the bottom cut is gentle, the bottom of the shallow trench is subjected to secondary dry etching to form a main trench and to form a parasitic trench in a portion adjacent to the main trench. In the subsequent oxide formation process, a thicker oxide layer is formed in the parasitic trench portion. So that by reducing the size of the electric field applied to the trench edges has its features.
Description
본 발명은 집적화된 전력소자 제조 방법에 관한 것으로, 특히 트렌치형 게이트 전극을 갖는 전력소자 제조 방법에 관한 것이다.The present invention relates to an integrated power device manufacturing method, and more particularly, to a power device manufacturing method having a trench type gate electrode.
반도체 소자가 매우 다양하게 발전되면서 공정기술도 소자의 요구에 따라 매우 다양하게 변하고 있다. 일반적으로 트렌치 공정은 소자의 격리, 캐패시터, 트렌치 게이트 등의 기술에 응용되며 최근 전력집적화의 격리기술로도 많이 이용된다.As semiconductor devices are developed in various ways, the process technology is also changed in various ways according to the requirements of the devices. In general, the trench process is applied to the isolation of devices, capacitors, trench gates, and the like, and is also widely used as an isolation technology for power integration.
트렌치형의 게이트 전극을 갖는 전력소자의 전기적 특성은 트렌치 입구의 완만한 정도와 트렌치 내부에 물질이 채워진 상태에 의존한다.The electrical characteristics of a power device having a trench type gate electrode depend on the gentleness of the trench inlet and the state in which the material is filled in the trench.
트렌치 공정은 크게 트렌치 형성기술과 형성된 트렌치 내부를 채우는 기술로 나눌 수 있다. 트렌치 형성 기술은 얕은 트렌치(shallow trench) 형성기술과 깊은 트렌치(deep trench) 형성기술로 나눌 수 있는데, 3 ㎛ 이하의 깊이를 갖는 얕은 트렌치 형성 공정과 채움 공정은 깊은 트렌치의 경우보다 비교적 용이하고, 깊은 트렌치를 형성했을 때는 트렌치 내부를 채우는 과정에서 여러 가지 문제점들이 발생할 수 있다.The trench process can be largely divided into a trench forming technique and a technique for filling the formed trench. Trench formation techniques can be divided into shallow trench formation techniques and deep trench formation techniques. Shallow trench formation and filling processes having a depth of 3 μm or less are relatively easier than those of deep trenches. When a deep trench is formed, various problems may occur while filling the inside of the trench.
트렌치형 게이트 전극을 갖는 전력 소자에서 트렌치 가장자리가 완만하지 못할 경우에는 트렌치 가장자리의 첨점에 전기장이 집중될 뿐만 아니라 누설전류가 증가하고 항복전압이 감소하여 소자의 전기적 특성이 저하되는 단점이 있다. 이러한 단점을 극복하기 위하여 미니-로코스(mini LOCOS), 연마(polishing) 등 여러 방법을 이용하여 트렌치 가장자리를 완만하게 하는 연구가 진행되고 있지만, 공정이 매우 복잡하고 또한 공정상의 여러 제약이 따르게 된다. 한편, 게이트 산화막의 신뢰성을 향상시키기 위하여 질화막을 이용하거나 이온주입을 이용하여 트렌치 가장자리에 두꺼운 산화막을 성장시키는 방법 역시 공정이 매우 복잡한 단점이 있다.In a power device having a trench gate electrode, when the trench edge is not smooth, the electric field is concentrated at the peak of the trench edge, and the leakage current increases and the breakdown voltage decreases, thereby degrading the electrical characteristics of the device. In order to overcome this drawback, studies have been conducted to smooth the trench edges using various methods such as mini LOCOS and polishing. However, the process is very complicated and there are various restrictions on the process. . Meanwhile, in order to improve the reliability of the gate oxide film, a method of growing a thick oxide film at the edge of a trench using a nitride film or ion implantation also has a very complicated process.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 트렌치형 게이트 전극을 갖는 전력소자 제조 방법에 있어서, 비교적 용이한 공정으로 트렌치의 가장자리를 완만하게 하며 트렌치 가장자리에 상대적 두껍게 산화막을 형성할 수 있어 트렌치 게이트 전극의 가장자리에 전기장이 집중되는 것을 억제하고 전력소자의 항복전압을 증가시키고 누설전류를 감소시킬 수 있는 트렌치형 게이트 전극을 갖는 전력소자 제조 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems in the power device manufacturing method having a trench-type gate electrode, a relatively easy process to smooth the edges of the trench and to form a relatively thick oxide film on the trench edge trench It is an object of the present invention to provide a power device manufacturing method having a trench type gate electrode capable of suppressing concentration of an electric field at the edge of the gate electrode, increasing breakdown voltage of the power device, and reducing leakage current.
도1은 본 발명의 일실시예에 따라 형성된 트렌치형 게이트 전극을 갖는 전력소자의 단면도,1 is a cross-sectional view of a power device having a trench gate electrode formed according to an embodiment of the present invention;
도2a 내지 도2h는 본 발명의 일실시예에 따른 트렌치형 게이트 전극을 갖는 전력소자 제조 공정 단면도,2A to 2H are cross-sectional views of a power device fabrication process having a trench gate electrode according to an embodiment of the present invention;
도3은 본 발명의 일실시예에 따라 형성된 주 트렌치 및 기생 트렌치 단면을 보이는 SEM 사진.Figure 3 is a SEM photograph showing the main trench and parasitic trench cross-section formed in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings
20: n+실리콘 기판 21: 제1 n-에피층20: n + silicon substrate 21: first n- epi layer
22: p-에피층 23: 제2 n-에피층22: p- epi layer 23: second n- epi layer
24: TEOS 산화막 25: 제1 트렌치24: TEOS oxide film 25: first trench
26: 언더컷 27: 주 트렌치26: undercut 27: main trench
28: 기생 트렌치 29: 게이트 산화막28: parasitic trench 29: gate oxide
30: 주 트렌치 입구 가장자리 31: 다결정 실리콘막30: main trench inlet edge 31: polycrystalline silicon film
32: 저온산화막(LTO) 33, 34: 각각 n+ 소오스 및 드레인32: low temperature oxide film (LTO) 33, 34: n + source and drain, respectively
35: 알루미늄 전극35: aluminum electrode
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 절연막을 형성하는 제1 단계; 상기 절연막 상에 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 상기 절연막을 식각하여 트렌치 형성 영역의 상기 기판을 노출시키는 제1 절연막 패턴을 형성하는 제2 단계; 상기 제1 절연막 패턴을 식각마스크로 상기 기판을 식각하여 제1 트렌치를 형성하는 제3 단계; 상기 제1 절연막 패턴의 측벽을 습식식각하여, 상기 제1 절연막 패턴 보다 큰 폭으로 상기 기판을 노출시키는 제2 절연막 패턴을 형성하는 제4 단계; 상기 감광막 패턴을 제거하는 제5 단계; 상기 제2 절연막 패턴을 식각마스크로 상기 제1 트렌치 하부의 상기 기판을 건식식각하여, 주 트렌치(main trench)를 형성함과 동시에 상기 주 트렌치의 입구에 인접한 상기 기판 내에 기생 트렌치(parasitic trench)를 형성하는 제6 단계; 상기 제2 절연막 패턴을 제거하는 제7 단계; 열산화 공정을 실시하여 상기 주 트렌치 표면에 게이트 산화막을 형성하되, 상기 기생 트렌치 부분에 타영역 보다 상대적으로 두꺼운 게이트 산화막을 형성하는 제8 단계; 상기 트렌치 내부에 게이트 전극을 이룰 전도막을 매립하는 제9 단계; 및 상기 트렌치에 이웃하는 상기 기판 내에 소오스 및 드레인을 형성하는 제10 단계를 포함하는 트렌치형 게이트 전극을 갖는 전력소자 제조 방법을 제공한다.The present invention for achieving the above object is a first step of forming an insulating film on a substrate; Forming a photoresist pattern on the insulating layer, and forming a first insulating pattern to expose the substrate in the trench formation region by etching the insulating layer using the photoresist pattern as an etch mask; Forming a first trench by etching the substrate using the first insulating layer pattern as an etching mask; Performing a wet etching of sidewalls of the first insulating film pattern to form a second insulating film pattern exposing the substrate with a width greater than that of the first insulating film pattern; A fifth step of removing the photoresist pattern; Dry etching the substrate under the first trench using the second insulating layer pattern as an etch mask to form a main trench and simultaneously form a parasitic trench in the substrate adjacent to the inlet of the main trench. Forming a sixth step; A seventh step of removing the second insulating film pattern; An eighth step of forming a gate oxide film on the surface of the main trench by performing a thermal oxidation process, and forming a gate oxide film on the parasitic trench portion that is relatively thicker than another region; A ninth step of burying a conductive film forming a gate electrode in the trench; And a tenth step of forming a source and a drain in the substrate adjacent to the trench.
본 발명은 1차 건식식각으로 얕은 트렌치를 형성시키고 습식식각을 실시하여 얕은 트렌치 형성시 사용된 식각마스크의 측벽을 언더컷(under cut) 형태로 완만하게 한 후, 얕은 트렌치의 저면을 2차 건식식각하여 주 트렌치(main trench)를 형성함과 동시에 주 트렌치(main trench)에 인접한 부분에 기생 트렌치(parasitic trench)가 형성되도록 하여 이후의 산화막 형성 공정에서 기생 트렌치 부분에 상대적 두꺼운 산화막이 형성되도록 함으로써 트렌치 가장자리에 인가되는 전기장의 크기를 줄이는데 그 특징이 있다.The present invention forms a shallow trench in the first dry etching and wet etching to smooth the sidewalls of the etch mask used in forming the shallow trench in the form of under cut, and then the bottom of the shallow trench in the second dry etching. To form a main trench and to form a parasitic trench in a portion adjacent to the main trench, thereby forming a relatively thick oxide film in the parasitic trench portion in a subsequent oxide film formation process. It is characteristic to reduce the size of the electric field applied to the edge.
도1은 본 발명에 따라 형성된 트렌치형 게이트 전극을 갖는 전력소자 단면도로서, n+실리콘 기판(20)상에 형성된 제1 n-에피층(epitaxial layer)(21), p-에피층(22) 및 제2 n-에피층(23)을 선택적으로 식각하여 형성된 주 트렌치(27)의 입구 가장자리(30)에 비교적으로 두껍게 게이트 산화막(29)이 형성된 것을 보이고 있다. 도1에서 미설명 도면부호 31은 다결정 실리콘막, 32는 저온산화막(low temperature oxide, 이하 LTO라 함), 33 및 34는 각각 n+ 소오스 및 드레인, 35는 알루미늄 전극을 나타낸다.1 is a cross-sectional view of a power device having a trench type gate electrode formed according to the present invention, in which a first n-epitaxial layer 21 and a p-epi layer 22 formed on an n + silicon substrate 20 are shown. And a gate oxide film 29 formed relatively thickly in the inlet edge 30 of the main trench 27 formed by selectively etching the second n-epi layer 23. In FIG. 1, reference numeral 31 denotes a polycrystalline silicon film, 32 denotes a low temperature oxide (hereinafter referred to as LTO), 33 and 34 denote n + source and drain, and 35 denotes an aluminum electrode.
이하, 도2a 내지 도2h 및 도3을 참조하여 도1의 전력소자 제조 공정 방법을 상세히 설명한다.Hereinafter, a method of manufacturing the power device of FIG. 1 will be described in detail with reference to FIGS. 2A to 2H and 3.
먼저, 도2a에 도시한 바와 같이 n+실리콘 기판(20)상에 제1 n-에피층(21), p-에피층(22) 및 제2 n-에피층(23)을 형성하고, 제2 n-에피층(23) 상에 TEOS(tetra-ethyl-ortho-silicate) 산화막(24)을 증착하고 TEOS 산화막(45) 상에 감광막(01)을 도포한다.First, as shown in FIG. 2A, a first n- epi layer 21, a p- epi layer 22, and a second n- epi layer 23 are formed on an n + silicon substrate 20. A tetra-ethyl-ortho-silicate (TEOS) oxide film 24 is deposited on the 2 n-epi layer 23 and a photosensitive film 01 is applied on the TEOS oxide film 45.
다음으로, 도2b에 도시한 바와 같이 감광막(01)을 노광하고 현상하여 트렌치 형성 영역을 정의하는 감광막(01) 패턴을 형성하고, 감광막 패턴(01)을 식각마스크로 이용하여 TEOS 산화막(24)을 식각하여 제2 n-에피층(23)을 노출시킨 키는 TEOS 산화막(24) 패턴을 형성한 후, 노출된 제2 n-에피층(23)의 일부를 1차 건식식각하여 얕은 트렌치(25)를 형성한다. 이때 트렌치의 깊이는 용도 및 트렌치 폭에 따라 조절이 가능하다. 최종적으로 형성하고자 하는 주 트렌치의 깊이가 3 ㎛ 이상일 경우에는 트렌치 입구를 넓게 형성하기 위해 1차 건식식각에서는 보통 2 ㎛ 이하의 깊이를 갖는 얕은 트렌치(25)를 형성한다.Next, as shown in FIG. 2B, the photoresist film 01 is exposed and developed to form a photoresist film 01 pattern defining a trench formation region, and the TEOS oxide film 24 is formed using the photoresist pattern 01 as an etching mask. After etching to form the TEOS oxide film 24 pattern to expose the second n- epi layer 23, a portion of the exposed second n- epi layer 23 is first dry-etched to form a shallow trench ( 25). At this time, the depth of the trench can be adjusted according to the use and the trench width. When the depth of the main trench to be finally formed is 3 μm or more, a shallow trench 25 having a depth of usually 2 μm or less is formed in the primary dry etching to widen the trench inlet.
다음으로, 도2c에 도시한 바와 같이 습식식각(wet etch)을 실시하여 TEOS 산화막(24) 패턴의 측벽을 수백 Å에서 수 ㎛ 범위 내에서 식각하여 언더컷(26)을 형성한다.Next, a wet etch is performed as shown in FIG. 2C to etch the sidewalls of the TEOS oxide film pattern 24 in the range of several hundred micrometers to several micrometers to form the undercut 26.
다음으로, 도2d에 도시한 바와 같이 감광막(01) 패턴을 제거하고, 그 측벽에 언더컷(26)이 형성된 TEOS 산화막(24) 패턴을 식각마스크로 이용하여 2차 건식식각을 실시하여 주 트렌치(27)를 형성함과 동시에 주 트렌치(27) 입구 가까이 기생 트렌치(28)를 형성한다. 기생 트렌치(28)는 이전의 습식식각 공정으로 TEOS 산화막(24) 패턴의 측벽에 언더컷이 형성되어 있음으로 인하여 2차 건식식각 공정에서 주 트렌치(27) 입구 근처의 제2 n-에피층(23)의 일부가 제거되어 형성된다. 따라서, 습식식각 공정에서 식각된 TEOS 산화막(24)의 폭에 비례하여 주 트렌치(27)와 기생 트렌치(28) 사이의 간격을 조절할 수 있으며 주 트렌치(27)의 폭 및 완만한 정도도 조절할 수 있다.Next, as shown in FIG. 2D, the photoresist film 01 pattern is removed, and the second trench is etched using the TEOS oxide film 24 pattern having the undercut 26 formed on the sidewall thereof as an etching mask. And parasitic trench 28 near the inlet of main trench 27. The parasitic trench 28 is a second n-epit layer 23 near the inlet of the main trench 27 in the secondary dry etching process because an undercut is formed on the sidewall of the TEOS oxide layer 24 pattern by the previous wet etching process. A part of) is removed and formed. Accordingly, the spacing between the main trench 27 and the parasitic trench 28 may be adjusted in proportion to the width of the TEOS oxide layer 24 etched in the wet etching process, and the width and the gentleness of the main trench 27 may also be adjusted. have.
다음으로, 도2e에 도시한 바와 같이 트렌치 형성 공정이 완료된 후 TEOS 산화막(24)을 제거한다. 도3은 도2a 내지 도2e의 단계에 따라 형성된 주 트렌치 및 기생트렌치의 실제 형상을 전자현미경(scanning electron microscope, SEM)으로 관찰한 것을 보이는 사진으로서, 주 트렌치(27)와 기생 트렌치(28)가 뚜렷이 형성되었음을 보이고 있다.Next, as shown in FIG. 2E, after the trench formation process is completed, the TEOS oxide film 24 is removed. 3 is a photograph showing the actual shape of the main trenches and parasitic trenches formed according to the steps of FIGS. 2A to 2E with a scanning electron microscope (SEM), wherein the main trenches 27 and the parasitic trenches 28 are shown. Has clearly formed.
다음으로, 도2f에 도시한 바와 같이 트렌치 형성 공정이 완료된 전체 구조 상에 열산화 공정을 실시하여 게이트 산화막(29)을 형성한다. 이때, 게이트 산화막(29)이 성장되는 과정에서 주 트렌치(27)와 기생 트렌치(28) 사이의 얇은 실리콘이 산화되어 기생 트렌치 부분, 주 트렌치 입구의 가장자리(30)에는 타 영역보다 상대적으로 두껍게 게이트 산화막(29)이 형성된다.Next, as shown in FIG. 2F, a thermal oxidation process is performed on the entire structure of the trench formation process to form a gate oxide film 29. At this time, as the gate oxide layer 29 is grown, thin silicon between the main trench 27 and the parasitic trench 28 is oxidized, and the gate 30 is relatively thicker than the other regions at the edge 30 of the parasitic trench portion and the main trench inlet. An oxide film 29 is formed.
다음으로, 도2g에 도시한 바와 같이 게이트 전극을 이룰 다결정 실리콘막(31)을 증착하여 주 트렌치(27) 내부를 채우고, 층간절연막을 위하여 전체 구조 상에 LTO막(32)을 형성하고, LTO막(32)을 선택적으로 식각하여 소오스 및 드레인 영역의 제2 n-에피층(23) 및 다결정 실리콘막(31)을 노출시킨다. 이어서, 이온주입 공정을 실시하여 n+ 소오스(33) 및 드레인(34)을 형성하고,n+ 소오스(33), 드레인(34) 및 게이트 전극과 각각 연결되는 알루미늄 전극(35)을 형성한다.Next, as shown in FIG. 2G, a polycrystalline silicon film 31 forming a gate electrode is deposited to fill the inside of the main trench 27, and an LTO film 32 is formed on the entire structure for the interlayer insulating film. The film 32 is selectively etched to expose the second n-epi layer 23 and the polycrystalline silicon film 31 in the source and drain regions. Subsequently, an ion implantation process is performed to form an n + source 33 and a drain 34, and an aluminum electrode 35 connected to the n + source 33, the drain 34, and the gate electrode, respectively.
상기와 같이 이루어지는 본 발명은 전력소자의 게이트 전극을 이루는 트렌치 입구가 비교적 넓고 완만하게 형성되기 때문에 트렌치 내부에 다결정 폴리실리콘막 등의 게이트 전극 물질을 효과적으로 채울 수 있다. 또한, 습식식각 정도에 따라 주 트렌치와 기생 트렌치 사이의 간격, 주 트렌치의 입구 크기 및 완만한 정도를 조절할 수 있다. 그리고, 주 트렌치 형성시 기생 트렌치가 형성됨으로 인하여 게이트 산화막 형성시 주 트렌치 가장자리에 상대적으로 두껍게 게이트 산화막을 자연적으로 형성할 수 있어서 트렌치형 게이트 전극을 갖는 전력소자의 항복전압을 증가시키고 누설전류를 감소시키는 등 전기적 특성 및 소자의 신뢰성을 향상시킬 수 있다.According to the present invention as described above, since the trench inlet forming the gate electrode of the power device is relatively wide and smooth, the gate electrode material such as a polycrystalline polysilicon film can be effectively filled in the trench. In addition, according to the degree of wet etching, the distance between the main trench and the parasitic trench, the inlet size and the smoothness of the main trench can be adjusted. In addition, since the parasitic trench is formed when the main trench is formed, the gate oxide may be naturally formed relatively thick at the edge of the main trench when the gate oxide is formed, thereby increasing the breakdown voltage and reducing the leakage current of the power device having the trench gate electrode. The electrical characteristics and the reliability of the device can be improved.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044520A KR100275484B1 (en) | 1998-10-23 | 1998-10-23 | Method for manufacturing a power device having a trench gate electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044520A KR100275484B1 (en) | 1998-10-23 | 1998-10-23 | Method for manufacturing a power device having a trench gate electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000026816A KR20000026816A (en) | 2000-05-15 |
| KR100275484B1 true KR100275484B1 (en) | 2001-01-15 |
Family
ID=19555124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980044520A KR100275484B1 (en) | 1998-10-23 | 1998-10-23 | Method for manufacturing a power device having a trench gate electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275484B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681286B1 (en) * | 2005-02-21 | 2007-02-09 | 삼성전자주식회사 | Method of manufacturing semiconductor device having a recessed channel |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100967200B1 (en) * | 2003-02-05 | 2010-07-05 | 매그나칩 반도체 유한회사 | Trench DMOS Transistor and Method for the Same |
| KR100629263B1 (en) | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | MOS transistor having a recessed gate electrode and fabrication method thereof |
| KR100608386B1 (en) | 2005-06-30 | 2006-08-08 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
-
1998
- 1998-10-23 KR KR1019980044520A patent/KR100275484B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681286B1 (en) * | 2005-02-21 | 2007-02-09 | 삼성전자주식회사 | Method of manufacturing semiconductor device having a recessed channel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000026816A (en) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169275B1 (en) | Semiconductor device having trench structure for element isolating regions and fabricating method therefor | |
| US6548859B2 (en) | MOS semiconductor device and method of manufacturing the same | |
| JP4355336B2 (en) | Bipolar junction transistor and method of forming the same | |
| KR100745917B1 (en) | Method for fabricating semiconductor device | |
| US6511886B2 (en) | Method for manufacturing trench-gate type power semiconductor device | |
| US20020094635A1 (en) | Method for fabricating a trench MOS power transistor | |
| US6291310B1 (en) | Method of increasing trench density for semiconductor | |
| TWI761800B (en) | Trench type MOSFET device manufacturing method | |
| JP2001015734A (en) | Matching method of high-voltage element and low- voltage element utilizing trench isolation structure in manufacture of transistor element | |
| JP3965027B2 (en) | Method for manufacturing trench gate type MIS device having thick polysilicon insulating layer at bottom of trench | |
| KR100275484B1 (en) | Method for manufacturing a power device having a trench gate electrode | |
| US7071076B2 (en) | Method of manufacturing semiconductor device | |
| KR100429855B1 (en) | Trench gate horizontal mosfet and fabricating method thereof | |
| KR0175041B1 (en) | Trench type isolation method for semiconductor devices | |
| KR100673109B1 (en) | Method for forming recessed gates semiconductor devices | |
| KR100403317B1 (en) | Manufacturing method for semiconductor device | |
| KR100195206B1 (en) | Semiconductor isolation method using trench | |
| KR20030049783A (en) | Method of forming an isolation film in semiconductor device | |
| KR100275493B1 (en) | Method for manufacturing trench type power device using polycrystalline silicon oxide method | |
| KR100649836B1 (en) | Method for forming isolation of semiconductor device | |
| KR101024754B1 (en) | Semiconductor device and method for forming the same | |
| KR20060009422A (en) | Method for manufacturing of semiconductor device | |
| KR100548536B1 (en) | Semiconductor device formed SOI substrate and method for manufacturing the same | |
| KR970009273B1 (en) | Method for forming the field oxide on the semiconductor element | |
| KR0170212B1 (en) | Element-split method of semiconductor device and the structure thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090901 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |