KR19990075211A - 반도체장치의워드라인구동회로 - Google Patents

Abstract

본 발명은 전력소모 및 칩의 면적을 줄이도록 한 반도체 장치의 구동회로에 관한 것으로서, 복수개의 뱅크들로 구성된 반도체 장치의 구동회로에 있어서, 상기 각 뱅크에 연결되어 뱅크를 구동하며 래치기능이 내재된 복수개의 워드라인 구동부와, 상기 워드라인 구동부에 연결되어 워드라인에 로우 어드레스를 출력하는 로우디코더부와, 컴맨드 신호를 받아 로우디코더부에 세트신호를 발생하고 워드라인 구동부에 리세트 신호를 발생하는 콘트롤부와, 로우 어드레스 및 클럭신호를 받아 셈플링하여 프리디코딩 신호를 출력하는 프리디코더부와, 각 뱅크에 해당하는 어드레스 신호를 받아 상기 각 뱅크마다 할당되어 있는 뱅크 억세스 신호를 발생하는 뱅크 스테이트 머신부와, 그리고 상기 각 뱅크가 인에블된 뱅크에 대해서만 워드라인 구동부가 세트 또는 리세트되고 그 이외의 뱅크의 워드라인 구동부는 그 전 상태를 그대로 유지시키는 논리 회로부를 포함하여 구성됨을 특징으로 한다.

Description

반도체 장치의 구동회로

본 발명은 반도체 장치의 구동회로에 관한 것으로, 특히 칩(Chip) 면적을 줄이는데 적당한 반도체 장치의 구동회로에 관한 것이다.

일반적으로 반도체 메모리 장치에서의 워드라인 구동회로(Word Line Drive Circuit)는 메모리 셀(Memory Cell)에 연결된 로우 어드레스(Row Address)와 칼럼 어드레스(Column Address)를 디코딩하여 메모리 셀에 연결된 워드라인을 구동 또는 비구동시키는 역할을 한다.

그리고 워드라인 배선의 간격은 메모리 셀의 크기가 감소할수록 더욱 타이트하게 되고 이와 같은 현상을 개선하기 위하여 계층적 워드라인 구조를 갖는 반도체 메모리 장치가 쓰이고 있다.

이와 같은 계층적 워드라인 구동회로는 각 메인 워드라인 구동부에 복수개의 서브 워드라인 구동부가 연결되어 있는 구조이므로 워드라인 배선의 간격을 완화시킬 수 있다.

이하, 첨부된 도면을 참고하여 종래 기술의 반도체 장치의 구동회로를 설명하면 다음과 같다.

도 1은 종래 기술의 반도체 장치의 구동회로를 나타낸 구성 블록도이다.

도 1에 도시한 바와 같이, 종래 기술의 반도체 장치의 구동회로는 복구개의 뱅크(Bank)(11)들과, 상기 각 뱅크(11)에 연결되어 뱅크를 구동하는 복수개의 워드라인 구동부(12)와, 상기 각 워드라인 구동부(12)에 연결되어 워드라인에 로우 어드레스를 출력하는 복수개의 로우디코더부(13)와, 컴맨드(Command)신호인 액티브(Active) 신호와 프리차아지(Precharge) 신호에 의해 인에블 신호(XEN)와 리세트 신호(CLRxb)를 콘트롤하여 출력하는 콘트롤부(14), 그리고 클럭신호(CLK)와 로우 어드레스 신호를 받아 샘플링하여 프리디코딩 신호(PX)를 출력하는 프리디코더부(15)로 구성된다.

여기서 상기 콘트롤부(14)는 액티브 신호가 들어올 때는 인에블 신호(XEN)를 프리디코더부(15)와 로우디코더부(13)로 출력하지만 프리차아지 신호가 입력되면 리세트 신호(CLRxb)를 발생하여 상기 프리디코더부(15)에서 출력되는 프리디코딩 신호(PX)를 리세트시킨다.

상기와 같이 구성된 종래 기술의 반도체장치의 구동회로는 각 뱅크(11)에 콘트롤부(14)와 프리디코더부(15)를 각각 하나씩 구성된다.

그리고 상기 워드라인 구동부(12)는 래치(Latch)가 내장되어 있지 않아 워드라인이 계속 인에블(Enable)상태를 유지하기 위해서는 해당되는 프리디코딩 신호(PX)가 계속 유지되어야 한다.

이어, 프리차아지 및 워토-프리차아지 동작시는 콘트롤부(14)에서 워드라인 구동부(12)의 리세트 신호(CLRxb)가 프리디코더부(15)를 리세트시켜 프리디코딩 신호(PX)를 "Low"로 유지시킴으로써 래치가 없는 워드라인 구동부(12)를 리세트시킨다.

그러나 상기와 같은 종래 기술의 반도체 장치의 구동회로에 있어서 다음과 같은 문제점이 있었다.

즉, 복수개의 뱅크에 각각 콘트롤부와 프리디코더부가 구성됨으로 칩 면적이 커진다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 복수개의 뱅크에 하나의 콘트롤부와 프리디코더부를 공통으로 공유함으로써 칩 면적을 줄이도록 한 반도체 장치의 구동회로를 제공하는게 그 목적이 있다.

도 1은 종래 기술의 반도체 장치의 구동회로를 나타낸 구성 블록도

도 2는 본 발명에 의한 반도체 장치의 구동회로를 나타낸 구성 블록도

도 3은 본 발명에 의한 반도체 장치의 구동회호의 타이밍도

도면의 주요부분에 대한 부호의 설명

21 : 뱅크 22 : 워드라인 구동부

23 : 로우디코더부 24 : 콘트롤부

25 : 프리디코더부 26 : 뱅크 스테이트 머신부

27 : 논리 회로부 27a : AND 게이트

27b : 인버터 27c : OR 게이트

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 장치의 구동회로는 복수개의 뱅크들로 구성된 반도체 장치의 구동회로에 있어서, 상기 각 뱅크에 연결되어 뱅크를 구동하며 래치기능이 내재된 복수개의 워드라인 구동부와, 상기 워드라인 구동부에 연결되어 워드라인에 로우 어드레스를 출력하는 로우디코더부와, 컴맨드 신호를 받아 로우디코더부에 세트신호를 발생하고 워드라인 구동부에 리세트 신호를 발생하는 콘트롤부와, 로우 어드레스 및 클럭신호를 받아 셈플링하여 프리디코딩 신호를 출력하는 프리디코더부와, 각 뱅크에 해당하는 어드레스 신호를 받아 상기 각 뱅크마다 할당되어 있는 뱅크 억세스 신호를 발생하는 뱅크 스테이트 머신부와, 그리고 상기 각 뱅크가 인에블된 뱅크에 대해서만 워드라인 구동부가 세트 또는 리세트되고 그 이외의 뱅크의 워드라인 구동부는 그 전 상태를 그대로 유지시키는 논리 회로부를 포함하여 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 장치의 구동회로를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 반도체 장치의 구동회로를 나타낸 구성 블록도이다.

도 2에 도시한 바와 같이, 복수개의 뱅크(21)들과, 상기 각 뱅크(21)에 연결되어 뱅크를 구동하며 래치기능이 내재된 복수개의 워드라인 구동부(22)와, 상기 워드라인 구동부(22)에 연결되어 워드라인에 로우 어드레스를 출력하는 로우디코더부(23)와, 컴맨드 신호(액티브 신호, 프리차아지신호, 워토프리차아지 신호 등)를 받아 인에블 신호(XEN)와 리세트 신호(CLRxb)를 발생하는 콘트롤부(24)와, 로우 어드레스(Low Adress) 및 클럭신호(CLK)를 받아 셈플링(Sampling)하여 프리디코딩 신호(PX)를 출력한 후 다음번 액티브 신호 및 리프래쉬 컴맨드까지 유지시키는 프리디코더부(25)와, 뱅크 어드레스 신호를 받아 상기 각 뱅크(21)마다 할당되어 있는 뱅크 억세스 신호(XBANK)를 발생하는 뱅크 스테이트 머신부(Bank State Machine)(26)를 포함하여 구성된다.

그리고 상기 각 뱅크(21)가 인에블된 뱅크에 대해서만 워드라인이 세트(Set) 또는 리세트(Reset)되고, 그렇지 않은 뱅크의 워드라인은 그 전 상태를 그대로 유지하도록 논리 회로부(27)를 포함하여 구성된다.

여기서 상기 논리 회로부(27)의 구성 및 동작을 상세히 설명하면 다음과 같다.

먼저, 프리디코더부(25)의 프리디코딩 신호(PX)와 뱅크 스테이트 머신부(26)의 뱅크 억세스 신호(XBANK)를 받아 논리 연산하여 로우디코더부(23)에 세트신호(Set)를 출력하는 복수개의 AND 게이트(27a)와, 상기 뱅크 스테이트 머신부(26)의 뱅크 억세스 신호를 반전시키는 인버터(27b)의 출력신호와 콘트롤부(24)의 리세트 신호(Reset)를 받아 논리연산하여 워드라인 구동부(22)로 리세트신호를 출력하는 NOR 게이트(27c)로 구성된다.

도 3은 본 발명에 의한 반도체 장치의 구동회로의 타이밍도이다.

도 3에 도시한 바와 같이, 클럭신호(CLK)의 1번 타이밍에서 뱅크 0(21)을 동작시키는 액티브 컴맨드(ACT 0)가 로우 어드레스(R ADD)와 함께 들어오면, 프리디코더부(25)는 로우 어드레스를 셈플링하고 프리디코딩(Pre-decoding)하여 그 상태를 유지한다.

이어, 뱅크 스테이트 머신부(26)는 뱅크 0(21)의 억세스 신호인 XBANK<0>를 인에블시키고, 프리디코딩 신호(PX)는 뱅크 0(21)의 로우디코더부(23)를 억세스하여 해당하는 어드레스의 워드라인을 세트시킨다.

이때 워드라인 구동부(22)는 래치기능을 가지고 있으므로 세트되는 상태를 유지한다.

이어, 3번 타이밍에서 다음 액티브 컴맨드(ACTV1)가 입력되면 프리디코더부(25)는 프리티고딩 신호(PX)의 상태를 새로운 로우 어드레스의 디코딩 결과로 바꾸어서 유지시킨다.

한편, 뱅크 스테이트 머신부(26)는 XBANK<0>를 리세트시키고, XBANK(1)를 세트한다.

그리고 프리디코딩 신호(PX)를 XBANK<1>에 의해 뱅크 1(21)의 로우디코더부(23)에 가해져서 뱅크 1(21)에 해당하는 워드라인을 인에블시킨다.

이어, 4번 타이밍에서는 프리차아지 컴맨드로 뱅크 2(21)가 입력되면 콘트롤부(24)에서 리세트 신호(CLRXb) 펄스가 발생되고, 뱅크 스테이트 머신부(26)는 XBANK<2>를 인에블시킨다.

이어, 리세트 신호(CLRxb)는 뱅크 2(21)에 입력되어 프리디코딩 신호(PX)의 디코딩과는 상관없이 워드라인 구동부(22)를 리세트시키고, 워드라인 구동부(22)는 리세트된 상태를 계속 유지한다.

그리고 5번 타이밍에서 워토-프리차아지 0 컴맨드가 입력되면 뱅크 스테이트 머신부(26)는 XBANK<0>를 인에블시켜 XBANK<0>가 억세스되고, 콘트롤부(24)에서 발생된 리세트 신호(CLRxb)는 XBANK<0>의 워드라인을 리세트시킨다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 장치의 구동회로에 있어서 다음과 같은 효과가 있다.

첫째, 뱅크 억세스 제어신호를 사용하고 래치가 구성된 워드라인 구동부를 사용함으로써 프리디코더부의 출력을 프리차아지시 마다 리세트시킬 필요가 없으므로 전력소모를 줄일 수 있다.

둘째, 각 블록에 구성되는 콘트롤부와 프리디고더부를 공용으로 사용함으로써 칩 면적을 최소화시킬 수 있다.

Claims (5)

1. 복수개의 뱅크들로 구성된 반도체 장치의 구동회로에 있어서,

   상기 각 뱅크에 연결되어 뱅크를 구동하며 래치기능이 내재된 복수개의 워드라인 구동부와,

   상기 워드라인 구동부에 연결되어 워드라인에 로우 어드레스를 출력하는 로우디코더부와,

   컴맨드 신호를 받아 로우디코더부에 세트신호를 발생하고 워드라인 구동부에 리세트 신호를 발생하는 콘트롤부와,

   로우 어드레스 및 클럭신호를 받아 셈플링하여 프리디코딩 신호를 출력하는 프리디코더부와,

   각 뱅크에 해당하는 어드레스 신호를 받아 상기 각 뱅크마다 할당되어 있는 뱅크 억세스 신호를 발생하는 뱅크 스테이트 머신부와,

   상기 각 뱅크가 인에블된 뱅크에 대해서만 워드라인 구동부가 세트 또는 리세트되고 그 이외의 뱅크의 워드라인 구동부는 그 전 상태를 그대로 유지시키는 논리 회로부를 포함하여 구성됨을 특징으로 반도체 장치의 구동회로.
2. 제 1 항에 있어서,

   상기 논리 회로부는 프리디코딩된 신호와 뱅크 억세스 신호를 받아 논리 연산하여 상기 각 로우디코더부를 세트시키는 AND 게이트와,

   상기 워드라인 리세트신호와 뱅크 억세스 신호의 반전된 신호를 받아 논리연산하여 상기 각 워드라인 구동부를 리세트시키는 NOR 게이트를 포함하여 구성됨을 특징으로 하는 반도체 장치의 구동회로.
3. 제 1 항에 있어서,

   상기 프리디코더부는 프리디코딩한 후 다음번 컴맨드 신호 및 리프래쉬 컴맨드까지 프리디코딩 신호를 유지시킴을 특징으로 하는 반도체 장치의 구동회로.
4. 제 1 항에 있어서,

   상기 콘트롤부의 리세트 신호는 프리디코딩 신호화 무관하게 워드라인 구동부를 리세트시키는 것을 특징으로 반도체 장치의 구동회로.
5. 제 1 항에 있어서,

   상기 프리디코더부는 액티브 컴맨드나 리프래쉬 컴맨드시 입력되는 어드레스를 디코딩하여 저장함을 특징으로 하는 반도체 장칭의 구동회로.