KR19990071713A - 피처리 기판을 가열하면서 처리 가스를 이용하는반도체 처리방법 및 그 장치 - Google Patents

피처리 기판을 가열하면서 처리 가스를 이용하는반도체 처리방법 및 그 장치 Download PDF

Info

Publication number
KR19990071713A
KR19990071713A KR1019980703990A KR19980703990A KR19990071713A KR 19990071713 A KR19990071713 A KR 19990071713A KR 1019980703990 A KR1019980703990 A KR 1019980703990A KR 19980703990 A KR19980703990 A KR 19980703990A KR 19990071713 A KR19990071713 A KR 19990071713A
Authority
KR
South Korea
Prior art keywords
substrate
processed
processing
mounting surface
mounting
Prior art date
Application number
KR1019980703990A
Other languages
English (en)
Other versions
KR100387549B1 (ko
Inventor
하루노리 우시카와
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR19990071713A publication Critical patent/KR19990071713A/ko
Application granted granted Critical
Publication of KR100387549B1 publication Critical patent/KR100387549B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading

Abstract

반도체 웨이퍼(W)를 한 장씩 처리하기 위한 CVD 장치는, 처리실(2)과 탑재대(3)를 갖는다. 탑재대내에는 발열 저항선(31)이 매설되고, 탑재대의 상면은 웨이퍼를 탑재하기 위한 탑재면(3a)으로 이루어져 있다. 탑재대에는, 3개의 수직 리프터 핀(41, 42, 43)을 갖는 제 1 지지 수단(4)과, 3개의 수직 리프터 핀(51, 52, 53)을 갖는 제 2 지지 수단(5)이 내장된다. 웨이퍼는 탑재 이송 위치로부터 탑재면까지 제 2 지지 수단에 의해 내려진다. 탑재면상에서 웨이퍼는 처리 온도까지 접촉 가열되고, 다음에 제 1 지지 수단에 의해 탑재면으로부터 약간 부상한 처리 위치로 들어 올려진다. 처리 위치에 있어서, 웨이퍼는 탑재면으로부터의 복사열에 의해 피접촉 가열되어, 처리 온도로 유지된다. 이 상태에서, 처리 가스가 공급되어 웨이퍼상에 폴리실리콘막이 형성된다.

Description

피처리 기판을 가열하면서 처리 가스를 이용하는 반도체 처리 방법 및 그 장치
반도체 웨이퍼나 LCD 기판 등의 피처리 기판상에 반도체 장치를 제조하기 위하여, CVD 등의 퇴적 성막이나 열산화 등의 확산 성막이 이용된다. 이들 반도체 처리에서는, 피처리 기판이 가열되는 상태에서 처리 가스가 공급되어 소정의 처리가 행해진다.
예를 들면, 반도체 웨이퍼를 한 장씩 처리하는 종래의 CVD 장치에 있어서는, 처리실내에 배치된 탑재대내에 세라믹 히터 등의 발열체가 내장된다. 또한, 탑재대에 대하여 웨이퍼를 상하로 이동시키기 위하여 복수의 리프터 핀이 탑재대에 내장된다. 또한, 탑재대 윗쪽에 처리 가스를 공급하기 위한 샤워 헤드가 배치된다.
반송 아암으로부터 리프터 핀으로 인도된 웨이퍼는, 리프터 핀의 하강에 의해 탑재대 위에 탑재된다. 다음에, 웨이퍼가 탑재대 위에서 발열체에 의해 소정의 처리 온도로 가열된다. 이 상태에서, 처리실을 배기하면서 처리 가스가 공급되어, 웨이퍼상에 얇은 막이 퇴적 형성된다.
그러나, 상술한 종래의 장치에 있어서, 탑재대의 탑재면에는 발열체인 세라믹 히터의 발열 저항선 배선 패턴에 따른 온도 분포가 발생한다. 이 때문에, 웨이퍼에도 탑재면의 온도 분포 패턴이 전사되어, 온도에 편차가 발생한다. 그 결과, 형성된 박막의 막두께나 막의 질에 있어서의 면내 균일성이 저하된다.
또한, 상술한 종래 장치에서는, 웨이퍼의 바깥 둘레부로부터 탑재대의 표면에 연속적으로 얇은 막이 형성된다. 이 때문에, 박막이 형성된 후, 웨이퍼를 탑재대로부터 밀어 올릴 때, 웨이퍼 W와 탑재대 사이에서 박막이 떨어져나가 이물질이 발생된다.
한편, 일본 실용 공개 평성 제 5-33535 호에는, 서셉터상에 복수의 핀을 마련하여, 핀 위에 웨이퍼를 탑재한 채로 얇은 막을 형성하는 CVD 장치가 개시되어 있다. 그러나, 이 장치에서는 웨이퍼의 가열이 간접적이기 때문에, 처리 효율의 저하나 처리 에너지의 이용 효율의 저하를 초래한다.
발명의 개시
따라서, 본 발명의 목적은 피처리 기판을 가열하면서 처리 가스를 이용하는 반도체 처리 방법 및 그 장치에 있어서, 처리 효율의 저하나 처리 에너지의 이용 효율의 저하를 억제하면서, 피처리 기판에 대한 처리의 면내 균일성을 향상시키는 것이다.
본 발명의 제 1 측면에 따르면, 반도체 처리 방법이 제공되며, 이것은,
처리실내에 피처리 기판을 로드하여, 발열 부재에 의해 가열되는, 탑재대의 탑재면상에 상기 피처리 기판을 탑재하는 로드 공정과,
상기 피처리 기판의 이면을 상기 탑재면에 접촉시킨 상태로 상기 탑재면을 거쳐 상기 피처리 기판을 실질적으로 처리 온도까지 가열하는 접촉 가열 공정과,
상기 접촉 가열 공정에 계속하여, 상기 피처리 기판의 상기 이면과 상기 탑재면이 제 1 갭을 거쳐 대향하는 비접촉 상태로 되도록, 상기 피처리 기판과 상기 탑재면을 평행 상태에서 상대적으로 분리하되, 분리하는 동안 상기 분리 공정 중, 상기 피처리 기판의 상기 이면이 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열하는 분리 공정과,
상기 비접촉 상태에서 상기 피처리 기판의 상기 이면의 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열함으로써, 상기 피처리 기판을 실질적으로 상기 처리 온도로 유지하는 비접촉 가열 공정과,
상기 비접촉 가열 공정을 실시하면서 상기 처리실내에 처리 가스를 공급하여, 상기 피처리 기판에 상기 처리 가스를 이용한 주(主)처리를 실시하는 주 처리 공정을 구비한다.
본 발명의 제 2 측면에 따르면, 반도체 처리 장치가 제공되며, 이것은,
(a) 피처리 기판을 수납하기 위한 처리실과,
(b) 상기 탑재대는 상기 처리 기판을 탑재함과 동시에 가열하기 위한 탑재면을 갖는, 상기 처리실내에 배치된 탑재대와,
(c) 상기 탑재면을 가열하는 발열 부재와,
(d) 상기 피처리 기판의 이면과 상기 탑재면이 접촉하는 상태로부터, 상기 피처리 기판의 상기 이면과 상기 탑재면이 제 1 갭을 거쳐 대향하는 비접촉 상태로 되도록, 상기 피처리 기판의 실질적으로 상기 이면 전체를 노출시킨 상태로, 상기 피처리 기판과 상기 탑재면을 평행 상태에서 상대적으로 분리하는 분리 수단과,
(e) 상기 처리실내에 처리 가스를 공급하기 위한 가스 공급 수단과,
(f) 상기 발열 부재, 상기 분리 수단 및 상기 가스 공급 수단을 제어하기 위한 제어 수단으로서, 상기 제 1 측면에 따른 반도체 처리 방법을 실행하도록 설정되어 있는 상기 제어 수단을 구비한다.
본 발명에 따르면, 피처리 기판에 대한 탑재대측의 온도 분포의 영향을 완화시켜, 면내 균일성이 높은 처리를 실행할 수 있다. 또한, 예를 들어 폴리실리콘 등의 성막 처리를 실시하는 경우, 피처리 기판의 이면측에도 얇은 막을 형성할 수 있다.
본 발명은 CVD(Chemical Vapor Deposition), 확산 등의, 피처리 기판을 가열하면서 처리 가스를 이용하는 반도체 처리 방법과 그 장치에 관한 것이다. 여기서, 반도체 처리란, 반도체 웨이퍼나 LCD 기판 등의 피처리 기판상에 반도체 장치를 제조하기 위해 실시되는 여러가지 처리를 의미한다.
도 1은 본 발명의 실시예에 대한 반도체 처리 장치를 나타내는 단면도,
도 2는 도 1에 도시된 장치의 탑재대에 내장된 발열 저항선의 배선 패턴을 나타내는 평면도,
도 3은 도 1에 도시된 장치의 탑재대를 나타내는 사시도,
도 4는 도 1에 도시된 장치의 탑재대에 조립된 리프터 핀의 선단부를 나타내는 단면도,
도 5는 본 발명의 실시예에 대한 방법에 의해 폴리실리콘막을 성막한 Si 웨이퍼를 나타내는 단면도,
도 6a∼도 6e는 도 1에 도시한 장치를 이용한 성막 방법을 공정 순서대로 나타내는 단면도,
도 7a∼도 7e는 본 발명의 별도의 실시예에 관한 반도체 처리 장치를 이용한 성막 방법을 공정 순서대로 나타내는 단면도,
도 8은 본 발명의 다른 실시예에 대한 반도체 처리 장치의 주요부를 나타내는 사시도,
도 9a, 도 9b는 웨이퍼 이면의 폴리실리콘막의 막두께를 측정한 실험을 설명하기 위한 도면.
발명을 실시하기 위한 최선의 형태
도 1에 도시된 본 발명의 실시예에 따른 CVD 장치는, 반도체 웨이퍼를 한 장씩 처리하도록 구성된다. 이 장치는 피처리 기판을 수납하기 위한 기밀 구조의 처리실(2)을 갖는다. 처리실(2)의 저면에는 진공 펌프(24)가 배치된 배기관(23)이 접속된다. 진공 펌프(24)는 제어부(10)에 의해 제어된다. 제어부(10)의 제어하에, 처리실(2) 내부는 진공 펌프(24)에 의해, 예를 들면 10Torr 정도의 소정의 진공 분위기로 설정할 수 있게 된다.
처리실(2) 내부의 저면 중앙부에는, 발열체를 내장하는, 예를 들면 원기둥 형상의 탑재대(3)가 배치된다. 탑재대(3)의 상면은 웨이퍼 W를 탑재함과 동시에 가열하기 위한 평탄한 탑재면(3a)으로 구성되어 있다. 예를 들면, 탑재대(3)는 도 2에 도시한 바와 같은 패턴의 발열 저항선(31)이 세라믹체내에 내장된 세라믹 히터로서 구성된다. 세라믹체는 절연성, 또한 불투명한 재료로 채워진 층으로 이루어지고, 해당 층내에 발열 저항선(31)이 매립된다.
발열 저항선(31)은 처리실(2) 외부에 배치된 전원(32)에 접속된다. 전원(32)은 제어부(10)에 의해 제어된다. 제어부(10)의 제어하에서, 탑재면(3a)은 발열 저항선(31)에 의해 임의의 온도로 가열될 수 있게 된다.
탑재대(3)에는, 적어도 3개의 수직 리프터 핀(41, 42, 43)을 갖는 제 1 지지 수단(4)과, 적어도 3개의 수직 리프터 핀(51, 52, 53)을 갖는 제 2 지지 수단(5)이 내장된다. 제 1 및 제 2 지지 수단(4, 5)은, 도 3에 도시한 바와 같이, 탑재대(3)의 탑재면(3a)을 둘레 방향으로 6등분하는 위치에, 1개씩 걸러서 동일한 그룹의 핀이 위치되도록 배치된다. 웨이퍼 W는, 리프터 핀(41, 42, 43) 혹은 리프터 핀(51, 52, 53)의 최상부에 웨이퍼 이면을 3점이 지지된 상태로 탑재된다.
제 1 지지 수단(4)의 리프터 핀(41, 42, 43)은 대응하는 에어 실린더(4a)에 의해 동기하여 구동되며, 탑재면(3a)으로부터 돌출하는 상태와 탑재면(3a) 아래로 퇴피하는 상태 사이에서 수직으로 상하 이동이 가능하다. 또한, 제 2 지지 수단(5)의 리프터 핀(51, 52, 53)은 대응하는 에어 실린더(5a)에 의해 동기하여 구동되며, 탑재면(3a)으로부터 돌출하는 상태와 탑재면(3a) 아래로 퇴피하는 상태 사이에서 수직으로 상하 이동이 가능하다. 제 1 및 제 2 지지 수단(4, 5)의 에어 실린더(4a, 5a)는 제어부(10)에 의해 제어된다.
이들 리프터 핀의 구동시에, 리프터 핀(41, 42, 43)의 최상부에서 규정되는 평면과, 리프터 핀(51, 52, 53)의 최상부에서 규정되는 평면 모두, 탑재대(3)의 탑재면(3a)과 항상 평행 상태를 유지할 수 있도록 설정된다. 즉, 웨이퍼 W는 제 1 및 제 2 지지 수단(4, 5)에 의해 탑재면(3a)과 평행한 상태를 유지하면서 상하로 이동된다.
제 1 및 제 2 지지 수단(4, 5)은, 돌출했을 때의 선단부 위치가 서로 상이하도록 설정된다. 제 1 지지 수단(4)은 돌출 상태에 있어서, 웨이퍼 W를 비접촉 가열하기 위한 처리 위치에 지지한다. 이에 반하여, 제 2 지지 수단(5)은 돌출 상태에 있어서, 웨이퍼 W를 후술하는 반송 아암과의 사이에서 주고받기 위한 탑재 이송 위치로 지지한다. 처리 위치는 탑재 이송 위치와 탑재면(3a) 사이에 위치한다. 예를 들면, 탑재 이송 위치는 웨이퍼 W의 이면이 탑재면(3a)으로부터 4㎜∼10㎜, 바람직하게는 4㎜∼5㎜ 부상(浮上)한 위치이고, 처리 위치는 웨이퍼 W의 이면이 탑재면(3a)으로부터 5㎜ 이하, 바람직하게는 0.5㎜∼2㎜ 부상한 위치이다.
도 4에 도시하는 바와 같이, 제 1 지지 수단(4)의 리프터 핀(41, 42, 43)의 선단 내부에는, 열전쌍(45) 등의 온도 측정 수단의 단자가 배치된다. 리프터 핀(41, 42, 43)상에 웨이퍼 W가 탑재된 상태에 있어서, 웨이퍼 W의 온도는 열전쌍(45)을 거쳐 제어부(10)에 의해 모니터된다.
처리실(2)내에 처리 가스를 공급하기 위해서, 처리실(2)에 가스 공급 수단(6)이 접속된다. 가스 공급 수단(6)은, 탑재대(3)와 대향하도록 처리실(2)의 상부에 배치된 샤워 헤드(60)를 갖는다. 탑재면(3a)과 평행한 샤워 헤드(60)의 하면에는, 다수의 가스 분사 구멍(61)이 개구되어 있다. 가스 분사 구멍(61)은 웨이퍼 W의 전면에 걸쳐 대향하도록 배치된다.
샤워 헤드(60)에는, 가스 공급관(62, 63)을 거쳐 다른 가스, 예를 들면 모노실란 가스(SiH4) 및 포스핀 가스 (PH3)의 가스원(64, 65)이 접속된다. 가스 공급관(62, 63)으로부터의 가스는, 가스 분사 구멍(61)의 다른 구멍으로부터 분출된다. 가스 공급관(62, 63)상에는 유량을 조정하기 위한 매스플로우 콘트롤러(64a, 65a) 및 밸브(64b, 65b)가 각각 배치된다. 매스플로우 콘트롤러(64a, 65a)는 제어부(10)에 의해 제어된다.
처리실(2)에 인접하여 한 쌍의 반입 및 반출측 로드록실이 배치된다(도면에는, 반입측 로드록실(7)만을 도시함). 양 처리실(2)과 로드록실 사이의 웨이퍼 통로는, 게이트 밸브(21, 22)에 의해 기밀하게 개폐된다. 반입측 로드록실(7)내에는, 웨이퍼 W를 반송하기 위한 반송 아암(71)이 배치된다. 반출측 로드록실내에도 마찬가지로 반송 아암(73)(도 6e 참조)이 배치된다.
다음에, 도 1에 도시된 장치를 이용하여 제어부(10)의 제어하에 실행되는 반도체 처리 방법에 대하여 도 6a∼도 6e를 참조하여 설명한다. 여기서는, 전체를 SiO2막으로 피복한 Si 웨이퍼에 대하여, 모노실란 가스(SiH4) 및 포스핀 가스(PH3)를 처리 가스(성막 가스)로서 이용하여, 인(燐)이 도핑된 폴리실리콘막을 형성하는 성막 방법을 예시한다.
우선, 도 6a에 도시한 바와 같이, 반송 아암(71)에 의해 로드록실(7)로부터 처리실(2)내로 웨이퍼 W를 반입한다. 다음에, 탑재 이송 위치에 있어서 웨이퍼 W를 반송 아암(71)으로부터 제 2 지지 수단(5)상에 인도한다. 즉, 이 때 제 2 지지 수단(5)의 리프터 핀(51, 52, 53)은 탑재면(3a)으로부터 돌출되어 있다.
다음에, 도 6b에 도시하는 바와 같이, 반송 아암(71)을 로드록실(7)로 퇴피시키고, 로드록실(7)측의 게이트 밸브(21)를 폐쇄함으로써 처리실(2)내를 기밀 상태로 한다. 또한, 이와 동시에 제 2 지지 수단(5)을 하강시켜, 도 6c에 도시하는 바와 같이, 웨이퍼 W를 탑재대(3)의 탑재면(3a) 위에 탑재한다. 로드록실(7)로부터 탑재면(3a) 위까지의 웨이퍼 W의 반송은, 예컨대 약 15초가 소요된다.
웨이퍼 W의 이면이 탑재대(3)상의 탑재면(3a)에 면(面)접촉하는 도 6c에 도시한 상태에서, 탑재면(3a)을 거친 발열 저항선(31)으로부터의 열전도에 의해 웨이퍼 W를 실질적인 처리 온도, 예를 들면 약 640℃까지 가열한다. 이 접촉 가열에 의해 실온으로부터 약 640℃까지의 가열하는 데는, 예를 들면 약 60초가 소요된다. 또한, 접촉 가열에 의해 실질적으로 처리 온도까지 가열하는 공정에서는, 처리 온도 혹은 그것을 수 ℃ 넘도록 가열하는 것이 바람직하다. 그러나, 접촉 가열에 의해 실질적으로 처리 온도까지 가열한다고 하는 개념에는, 처리 온도보다 수 ℃ 낮은 온도까지 가열하는 경우도 포함된다.
계속해서, 도 6d에 도시하는 바와 같이, 웨이퍼 W와 탑재면(3a)을 평행 상태에서 상대적으로 분리한다. 구체적으로는, 제 1 지지 수단(4)의 리프터 핀(41, 42, 43)을 탑재면(3a)으로부터 돌출시켜, 웨이퍼 W를 탑재면(3a)으로부터 처리 위치까지 들어 올린다. 처리 위치에 있어서 웨이퍼 W의 이면과 탑재면(3a)은, 0.5㎜∼2㎜ 정도의 간극(gap)을 갖고 대향하는 비접촉 상태로 된다.
제 1 지지 수단(4)에 의해 웨이퍼 W를 들어 올리는 사이 및 웨이퍼 W를 처리위치에 배치한 상태에 있어서, 웨이퍼 W의 이면과 탑재면(3a)은 평행 상태로 유지된다. 또한, 리프터 핀(41, 42, 43)은 웨이퍼 W 이면의 3점에만 접촉되기 때문에, 웨이퍼 W를 들어 올리는 사이 및 웨이퍼 W를 처리 위치에 배치한 상태에 있어서, 웨이퍼 W의 이면의 실질적으로 전체를 탑재면(3a)으로부터의 복사열에 노출시켜 웨이퍼 W를 비접촉 가열할 수 있다. 이에 따라, 웨이퍼 W를 실질적으로 처리 온도, 예를 들면 약 640℃로 가열 유지할 수 있다.
또, 처리 위치에 있어서의 웨이퍼 W와 탑재면(3a)의 거리는 작기 때문에, 발열 저항선(3a)의 발열량을 변화시켜 탑재면(3a)의 온도를 조절하지 않더라도, 비접촉 가열시의 웨이퍼 W의 온도를 실질적으로 처리 온도로 유지할 수 있다. 그러나, 접촉 가열시와 비접촉 가열시의 웨이퍼 W의 온도차가 커지는 경우에는, 탑재면(3a)의 온도를 조절하여도 좋다. 이 경우, 도 1에 도시된 장치에서는, 제 1 지지 수단(4)의 핀(44, 42, 43)의 선단부내에 온도 측정 단자(45)가 배치되어 있기 때문에, 이들을 거쳐 웨이퍼 W의 온도를 제어부(10)에 의해 모니터하면서, 발열 저항선(3a)의 발열량을 피드백 제어할 수 있다.
탑재면(3a)으로부터의 복사열에 의한 비접촉 가열에 의해 처리 위치의 웨이퍼 W를 약 640℃로 가열 유지하면서, 도 6d에 도시한 바와 같이, CVD 성막을 실시한다. 즉, 각각 SiH4가스 및 PH3가스를 가스 공급 수단(6)을 거쳐 처리실(2)내로 도입하여, 웨이퍼 W 상에 인 도핑 폴리실리콘막을 형성한다. 이 때, SiH4가스 및 PH3가스는 각각, 예컨대 20O㏄/분 및 10㏄/분의 유량으로 공급한다. 처리실(2)내로의 처리 가스의 도입은, 웨이퍼 W의 이면이 탑재면(3a)으로부터 분리됨과 동시에 실행하거나, 혹은 웨이퍼 W를 처리 위치에 배치하는 것과 동시에 개시한다. 처리 가스를 흘려 보내면서 실행하는 웨이퍼 W 상의 CVD 성막은, 예를 들면 약 120초가 소요된다.
또, 처리 가스의 도입은, 처리실(2)내를 배기 펌프(24)에 의해 배기하면서 실행하며, 성막중에 처리실(2) 내부를, 예를 들면 약 10Torr의 압력으로 유지한다. 배기 펌프(24)에 의한 처리실(2)내의 진공 배기는, 도 6b에 도시한 바와 같이 반송 아암(71)을 퇴피시켜 게이트 밸브(21)를 폐쇄한 직후부터 개시할 수 있다.
성막후, 처리 가스의 공급을 정지함과 동시에, 처리실(2)내에 질소 가스 등의 불활성 가스를 도입한다. 처리실(2)내를 불활성 가스로 치환할 때까지, 웨이퍼 W는 제 1 지지 수단(4)에 의해 처리 위치에 지지된다. 이 불활성 가스에 의한 퍼지 공정은 약 60초가 소요된다.
다음에, 도 6e에 도시하는 바와 같이 제 2 지지 수단(5)을 상승시켜, 제 1 지지 수단(4)상의 웨이퍼 W를 제 2 지지 수단(5)으로 수취하고, 또한 탑재 이송 위치까지 들어 올린다. 웨이퍼 W를 제 2 지지 수단(5)으로 인도한 후, 제 1 지지 수단(4)을 탑재면(3a) 아래로 퇴피시킨다.
다음에, 탑재 이송 위치의 웨이퍼 W를 반출측의 반송 아암(73)으로 수취한다. 그리고, 반송 아암(73)에 의해 웨이퍼 W를 처리실(2)로부터 반출측 로드록실로 반출한다.
상술한 반도체 처리 방법에 있어서는, 웨이퍼 W를 처리실(2)내로 반입한 후, 처리 온도까지 가열하는 공정은, 웨이퍼 W의 이면을 탑재면(3a)에 면접촉시킨 접촉 가열에 의해 실행한다. 이 때문에, 웨이퍼 W는 탑재면(3a)으로부터의 열전도에 의해 가열되어, 처리 온도까지 빠른 속도로 승온된다. 만일 웨이퍼 W를 탑재대(3)에 접촉시키지 않고 가열하면 승온 속도가 지연된다. 실험에 의하면, 예를 들어 웨이퍼 W를 640℃ 정도로 가열하는 경우에는, 웨이퍼 W를 탑재면(3a)상에서 가열하는 것이 처리 위치에서 가열하는 것보다 승온 속도가 약 30초 빨라지는 것으로 판명되었다.
또한, 웨이퍼 W는 탑재면(3a)에서 약간 부상한 처리 위치에서 성막 처리가 실행된다. 처리 위치는 제 2 지지 수단(5)과 반송 아암(71) 사이에서 웨이퍼 W를 수수하기 위한 탑재 이송 위치보다도 낮다. 성막시에, 처리 위치의 웨이퍼 W는 탑재면(3a)으로부터의 복사열에 의해 비접촉 상태로 가열된다. 따라서, 접촉 가열시에 웨이퍼 W에 전사된, 발열 저항선(31)의 형상에 기인하는 탑재면(3a) 온도의 면내 불균일성은 비접촉 가열에 의해 해소된다. 이 때문에, 탑재면(3a)에 웨이퍼 W의 이면을 접촉시켜 성막을 실시하는 경우에 비해서 웨이퍼의 면내 온도 균일성이 높아진다.
즉, 이에 따라 형성된 막의 막두께에 대하여 높은 면내 균일성을 얻을 수 있다.
또한, 웨이퍼 W를 탑재대(3)로부터 부상시켜 성막을 실시하면, 웨이퍼 W의 바깥 둘레부와 탑재대(3) 상면에 걸쳐 연속된 박막이 형성되지 않게 된다. 이 때문에, 웨이퍼 W를 탑재대(3)로부터 제 2 지지 수단(5)에 의해 밀어 올릴 때, 상술한 연속된 박막이 박리됨으로 인한 이물질의 발생을 방지할 수 있다.
또한, 웨이퍼 W를 탑재대(3)로부터 부상시켜 처리를 실행하면, 처리 가스가 웨이퍼 W의 바깥 둘레부로부터 이면측으로 돌아 들어온다. 따라서, 웨이퍼 W의 상면측이나 바깥 둘레부 뿐만 아니라 이면측에도 폴리실리콘이 성막된다. 웨이퍼 W의 이면측에서는 그 바깥 둘레부보다는 막두께가 얇으면서 그 중앙부에도 어느 정도 두께의 폴리실리콘막이 형성된다. 즉, 도 5에 도시한 바와 같이, 웨이퍼 W의 SiO2막 전면상에 폴리실리콘막이 형성되어, 웨이퍼 W의 표면 전체가 폴리실리콘막으로 피복된 상태로 된다.
이와 같이 웨이퍼 W의 이면측에 소정의 두께로 폴리실리콘막이 형성되면, 게터링(gettering) 효과를 얻을 수 있다.
또한, 폴리실리콘막 위에 또다른 막을 피복하는 경우, 일반적으로 성막전에 불산(HF) 용액으로 세정을 하면, 자연 산화막을 제거할 수 있다. 이와 같이, 다음 공정에서 불산 용액에 의한 세정 처리를 실행하는 경우, 폴리실리콘막이 어느 정도의 두께이면, 웨이퍼 W의 이면측의 폴리실리콘막이 불산 용액의 침투로 인해 파손되어 버리는 일은 없다. 따라서, 폴리실리콘막으로 보호된 상태로 불산 용액에 의해 자연 산화막을 제거할 수 있다.
이에 반하여, 종래의 접촉 가열형 낱장식 CVD 장치에 의해, SiO2막 위에 폴리실리콘막을 형성한 경우, 다음 공정의 HF 세정이 곤란하게 된다. 즉, 웨이퍼 W의 이면측에서는, 탑재대와 웨이퍼 W의 간극을 통해 유입된 성막 가스에 의해 성막되는 것으로 되지만, 상기 간극을 통해 유입할 수 있는 성막 가스의 양은 대단히 적다. 이 때문에, 웨이퍼 W의 이면측 전체에 폴리실리콘막이 형성되기 어렵고, 또한 형성되었다고 하더라도 웨이퍼 W의 이면측 중앙부에 있어서의 폴리실리콘막의 막두께는 극히 얇아지게 된다.
즉, 종래의 접촉 가열형 낱장식 CVD 장치에 의해 폴리실리콘막을 형성한 경우, 이면측의 폴리실리콘막이 불산에 의해 파손되어 버려 내부의 SiO2막에 접하게 된다. SiO2막은 불산 용액에 견딜 수 없기 때문에, SiO2막이 파손되어 그 파손된 간극을 통해 불산 용액이 유입된다. 그리고, 불산이 SiO2막과 Si 사이를 따라 표면측까지 돌아 들어가고, 이에 따라 SiO2막이 Si로부터 박리된다. 이 결과 SiO2막이 폴리실리콘막과 함께 이면측으로부터 상면측에 걸쳐 박리되어 버린다고 하는 문제가 발생한다.
본 발명에 따른 반도체 처리 장치에 있어서, 웨이퍼 W의 처리 위치는, 웨이퍼 W의 이면을 탑재면(3a)으로부터 약간의 간극만큼 부상시킨 위치로 한다. 이 간극의 두께는 5㎜ 이하, 바람직하게는 0.5㎜∼2㎜로 한다. 간극이 상기 범위보다 작아지면 웨이퍼 W의 바깥 둘레부로부터 탑재면(3a)에 걸쳐 박막이 형성될 우려가 있다. 반대로, 간극이 상기 범위보다 커지면 접촉 가열시와 비접촉 가열시의 온도차가 커져, 웨이퍼 W의 온도 제어가 곤란하게 될 뿐만 아니라, 발열 저항선(31)의 발열 에너지가 낭비되게 된다.
도 7a∼도 7e는 본 발명의 다른 실시예에 대한 반도체 처리 장치를 이용한 성막 방법을 공정 순서대로 나타내는 단면도이다. 이 실시예에 대한 장치는 제 2 지지 수단(5)을 갖고 있지 않으며, 제 1 지지 수단(4)이 웨이퍼 W를 탑재 이송 위치 및 처리 위치에서 지지하도록, 2단계의 돌출 상태를 갖는다는 점에서 도 1에 도시한 장치와 다르다. 제 1 지지 수단(4)의 2단계의 돌출 상태는, 제어부(10)에 의해 에어실린더(4a)를 제어함으로써 얻을 수 있다. 또한 이 경우, 제 1 지지 수단(4)의 구동원을 에어 실린더(4a)대신에 볼나사 기구로 할 수 있다.
본 실시예의 성막 방법은, 제 1 지지 수단(4)이 제 2 지지 수단(5)의 기능도 겸한다는 점을 제외하고는, 도 6a∼도 6e에 도시한 방법과 동일하다. 따라서, 이 성막 방법을 도 7a∼도 7e를 참조하여 간단히 설명한다.
우선, 도 7a에 도시하는 바와 같이, 탑재 이송 위치에 있어서 웨이퍼 W를 반송 아암(71)으로부터 제 1 지지 수단(4)으로 인도한다.
다음에, 도 7b에 도시하는 바와 같이 제 1 지지 수단(4)을 하강시켜, 도 7c에 도시하는 바와 같이, 웨이퍼 W를 탑재대(3)의 탑재면(3a)상에 탑재한다.
다음에, 웨이퍼 W를 탑재면(3a)을 거쳐 접촉 가열하여 처리 온도까지 가열한다.
다음에, 제 1 지지 수단(4)을 상승시켜, 웨이퍼 W를 처리 위치까지 들어 올린다. 그리고, 이 위치에서, 도 6d에 도시하는 바와 같이 웨이퍼 W를 탑재면(3a)으로부터의 복사열에 의해 비접촉 가열하면서 처리 가스를 흘려보내 성막을 실행한다.
다음에, 처리실(2)내에 질소 가스 등의 불활성 가스를 흘려보내 처리실(2) 내부를 치환한다. 이 세정(purge) 공정중에 있어서, 웨이퍼 W는 처리 위치에 유지한다.
다음에, 제 1 지지 수단(4)을 더욱 상승시켜, 웨이퍼 W를 탑재 이송 위치까지 들어 올린다. 그리고, 도 7e에 도시하는 바와 같이, 반송 아암(73)으로 웨이퍼 W를 수취하여 처리실(2) 밖으로 반출한다.
이상과 같은 피막 방법에 따르면, 도 6a∼도 6e에 도시한 방법과 마찬가지의 효과를 얻을 수 있다. 또한, 제 2 지지 수단(5)을 생략하고 있기 때문에, 장치 구조가 간단하게 된다.
도 8은 본 발명의 또다른 실시예에 대한 반도체 처리 장치의 주요부를 나타내는 사시도이다.
본 실시예는, 도 7a∼도 7e에 도시하는 실시예와 마찬가지로, 1개의 지지 수단(8)이 웨이퍼 W를 탑재 이송 위치 및 처리 위치에서 지지하도록, 2단계의 돌출 상태를 갖는 구조인 것으로 한다. 지지 수단(8)은, 승강 기구(82)에 의해 승강 구동되는 링(81)을 갖는다. 링(81)에는, 그 내측에 수평으로 신장시키도록, 예를 들면 3개의 빔(83)이 연장되어 설치되고, 그 선단에 핀(84)이 수직으로 배치된다.
탑재대(3)의 탑재면(3a)에는 빔(83)에 대응하여 홈(85)이 형성된다. 홈(85)내에 빔(83)이 들어가도록, 링(81)이 내려가면, 핀(84)의 선단부는 탑재면(3a)보다 아래로 퇴피할 수 있다. 또한, 핀(84)의 선단부가 탑재면(3a)으로부터 돌출되는 상태는 2단계로 되어 있고, 각각은 웨이퍼 W를 탑재 이송 위치 및 처리 위치에서 지지하는 상태에 대응한다.
다음에, 도 1에 도시한 장치를 이용하여 실행한 실험에 대하여 설명한다. 실험에 있어서, 탑재면(3a)으로부터 웨이퍼 W를 부상시킨 상태로 성막 처리를 실행한 경우와 웨이퍼 W를 탑재면 a에 탑재하여 실행한 경우에 대하여, 웨이퍼 W 이면측의 폴리실리콘막의 막두께를 비교하였다. 성막 처리에 있어서, 처리실내를 1 OOOPa의 압력으로 유지하고, SiH4, PH3N2, BN2가스를 각각 400㏄/분, 32㏄/분, 568㏄/분, 500㏄/분의 유량으로 도입한 다음, 웨이퍼 W를 640℃로 가열하였다. 이러한 조건하에서, 웨이퍼 W의 상면에 두께 111㎚의 인 도핑 폴리실리콘막을 형성하였다.
성막 처리후, 도 9a, 도 9b에 도시하는 바와 같이 웨이퍼 W의 이면측의 주연부측 위치 A와 중앙부 위치 B에 대하여 폴리실리콘막의 막두께를 측정하였다. 그 결과, 도 9a에 도시한 웨이퍼를 부상시킨 경우, 위치 A에서는 78㎚, 위치 B에서는 17㎚이었다. 또한, 도 9b에 도시한 웨이퍼를 탑재한 경우, 위치 A에서는 70㎚, 위치 B에서는 6.8㎚이었다. 또한, 도 9a에 도시한 웨이퍼를 부상시킨 경우의 웨이퍼 W에 대하여 0.5% 불산 용액으로 세정 처리를 실시하였다. 그 결과, 폴리실리콘막이 박리되는 일 없이 세정 처리를 할 수 있었다.
상술한 바와 같이 본 발명은, 처리 가스의 열분해에 의해 제공된 재료가 피처리 기판상에 퇴적함으로써 얇은 막이 형성되는 여러가지 CVD 처리에 적용할 수 있게 된다. 예를 들면, CVD 처리의 다른 예는, 디클로로실란(SiH2Cl2)과 암모니아(NH3)를 이용하여 실리콘질화막(Si3N4)을 형성하는 처리이다.
또한, 본 발명은 처리 가스의 열분해에 의해 제공된 재료를 피처리 기판의 표면층내에 확산시키거나, 확산 재료와 표면층의 재료의 반응에 의해 성막하는 확산 처리에 적용할 수 있다. 예를 들면, Si 웨이퍼에 산소를 열확산시켜 Si 웨이퍼의 전면을 SiO2막으로 피복하는 산화 처리는 그 일례이다. 산화 처리는 웨이퍼의 표면 온도에 비례하기 때문에, 웨이퍼의 면내 온도 균일성을 높임으로써 산화막의 면내 균일성을 향상시킬 수 있다.
산화 처리를 실행하는 경우, 가스 공급 수단(6)으로부터 처리 가스로서 산소 가스, 혹은 수증기를 공급하는 것 이외에는, 도 6a∼도 6e, 혹은 도 7a∼도 7e에 도시한 공정과 동일한 공정으로 처리할 수 있다. 또, 산화 처리의 웨이퍼 온도는,건식 산화의 경우에는 통상 1000℃∼1100℃로 설정되고, 습식 산화의 경우에는 통상 900℃∼1000℃로 설정된다.
그 밖에, 본 발명은 피처리 기판상의 레지스트층을 전면적으로 에칭하기 위한 애싱(ashing) 처리나, 질소 가스나 수소 가스를 흘려 보내면서 피처리 기판을 가열 처리하는 어닐링 처리에도 적용할 수 있다.

Claims (20)

  1. 처리실내에 피처리 기판을 로드하여, 탑재대의 발열 부재에 의해 가열되는 탑재면상에 상기 피처리 기판을 탑재하는 로드 공정과,
    상기 피처리 기판의 이면을 상기 탑재면에 접촉시킨 상태로, 상기 탑재면을 거쳐 상기 피처리 기판을 실질적으로 처리 온도까지 가열하는 접촉 가열 공정과,
    상기 접촉 가열 공정에 계속해서, 상기 피처리 기판의 상기 이면과 상기 탑재면이 제 1 간극을 갖고 대향하는 비접촉 상태로 되도록, 상기 피처리 기판과 상기 탑재면을 평행 상태에서 상대적으로 분리하는 분리 공정으로서, 상기 분리 공정중, 상기 피처리 기판의 상기 이면의 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열하는 상기 분리 공정과,
    상기 비접촉 상태에 있어서 상기 피처리 기판의 상기 이면의 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열함으로써, 상기 피처리 기판을 실질적으로 상기 처리 온도로 유지하는 비접촉 가열 공정과,
    상기 비접촉 가열 공정을 실시하면서 상기 처리실내에 처리 가스를 공급하여, 상기 피처리 기판에 상기 처리 가스를 이용한 주(主)처리를 실시하는 주처리 공정
    을 포함하는 반도체 처리 방법.
  2. 제 1 항에 있어서,
    상기 분리 공정은, 상기 탑재면이 정지한 상태에서, 상기 피처리 기판을 처리 위치까지 들어 올리는 것에 의해 상기 비접촉 상태를 형성하는 반도체 처리 방법.
  3. 제 2 항에 있어서,
    상기 분리 공정에서, 상기 피처리 기판이 승강 가능한 제 1 지지 수단에 의해 들어 올려지고, 상기 피처리 기판은, 상기 제 1 지지 수단상에 상기 이면의 실질적으로 전체를 노출시킨 상태로 탑재되는 반도체 처리 방법.
  4. 제 3 항에 있어서,
    상기 로드 공정은, 탑재 이송 위치에 있는 상기 피처리 기판을 상기 제 1 지지 수단에 의해 수취하는 공정과, 상기 피처리 기판을 상기 제 1 지지 수단에 의해 지지하면서 상기 탑재면까지 강하시키는 공정을 포함하며, 상기 처리 위치는 상기 탑재면과 상기 탑재 이송 위치 사이에 위치하는 반도체 처리 방법.
  5. 제 3 항에 있어서,
    상기 로드 공정은, 탑재 이송 위치에 있는 상기 피처리 기판을, 상기 제 1 지지 수단으로부터 독립적으로 승강가능한 제 2 지지 수단에 의해 수취하는 공정과, 상기 피처리 기판을 상기 제 2 지지 수단에 의해 지지하면서 상기 탑재면 위까지 강하시키는 공정을 포함하며, 상기 처리 위치는 상기 탑재면과 상기 탑재 이송 위치 사이에 위치하는 반도체 처리 방법.
  6. 제 3 항에 있어서,
    상기 제 1 지지 수단은 적어도 3개소에서 상기 피처리 기판의 상기 이면에 접촉하는 반도체 처리 방법.
  7. 제 6 항에 있어서,
    상기 제 1 지지 수단은 상기 피처리체를 탑재하기 위한 3개 이상의 리프터 핀을 포함하고, 상기 리프터 핀은, 상기 탑재면에서 돌출하는 상태와 상기 탑재면 아래로 퇴피하는 상태 사이에서 상하 이동이 가능한 반도체 처리 방법.
  8. 제 7 항에 있어서,
    상기 리프터 핀의 적어도 1개의 선단에 온도 측정 단자가 배치되고, 상기 주처리 공정이, 상기 피처리 기판의 온도를 상기 온도 측정 단자를 거쳐 모니터하는 공정을 포함하는 반도체 처리 방법.
  9. 제 1 항에 있어서,
    상기 제 1 간극의 두께가 5㎜ 이하인 반도체 처리 방법.
  10. 제 9 항에 있어서,
    상기 제 1 간극의 두께가 0.5㎜∼2㎜인 반도체 처리 방법.
  11. 제 1 항에 있어서,
    상기 주처리 공정후, 상기 처리실 내부를 불활성 가스로 치환하는 세정 공정을 더 포함하고, 상기 세정 공정중에 상기 비접촉 상태를 유지하는 반도체 처리 방법.
  12. 제 1 항에 있어서,
    상기 주처리가 상기 피처리 기판상에 박막을 형성하기 위한 처리인 반도체 처리 방법.
  13. 제 12 항에 있어서,
    상기 처리 가스가 열분해에 의해 상기 박막의 재료를 제공하고, 상기 재료가 상기 피처리 기판상에 퇴적됨으로써 상기 박막이 형성되는 반도체 처리 방법.
  14. 제 12 항에 있어서,
    상기 처리 가스가 열분해에 의해 상기 피처리 기판내에 열확산하는 재료를 제공하며, 상기 재료와 상기 피처리 기판의 표면층의 재료의 반응에 의해 상기 박막이 형성되는 반도체 처리 방법.
  15. (a) 피처리 기판을 수납하기 위한 처리실과,
    (b) 상기 처리실내에 배치되며, 상기 피처리 기판을 탑재함과 동시에 가열하기 위한 탑재면을 갖는 탑재대와,
    (c) 상기 탑재면을 가열하는 발열 부재와,
    (d) 상기 피처리 기판의 이면과 상기 탑재면이 접촉하는 상태로부터, 상기 피처리 기판의 상기 이면과 상기 탑재면이 제 1 간극을 갖고 대향하는 비접촉 상태로 되도록, 상기 피처리 기판의 상기 이면의 실질적으로 전체를 노출시킨 상태로, 상기 피처리 기판과 상기 탑재면을 평행 상태에서 상대적으로 분리하는 분리 수단과,
    (e) 상기 처리실내에 처리 가스를 공급하기 위한 가스 공급 수단과,
    (f) 상기 발열 부재, 상기 분리 수단 및 상기 가스 공급 수단을 제어하기 위한 제어 수단을 포함하고,
    상기 제어 수단은,
    상기 피처리 기판의 상기 이면을 상기 탑재면에 접촉시킨 상태로, 상기 탑재면을 거쳐 상기 피처리 기판을 실질적으로 처리 온도까지 가열하는 접촉 가열 공정과,
    상기 접촉 가열 공정에 계속해서, 상기 비접촉 상태로 되도록 상기 피처리 기판과 상기 탑재면을 평행 상태에서 상대적으로 분리하는 분리 공정으로서, 상기 분리 공정중에 상기 피처리 기판의 상기 이면의 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열하는 상기 분리 공정과,
    상기 비접촉 상태에 있어서 상기 피처리 기판의 상기 이면의 실질적으로 전체를 상기 탑재면으로부터의 복사열에 노출시켜 상기 피처리 기판을 가열함으로써, 상기 피처리 기판을 실질적으로 상기 처리 온도로 유지하는 비접촉 가열 공정과,
    상기 비접촉 가열 공정을 실시하면서 상기 처리실내에 상기 처리 가스를 공급하여, 상기 피처리 기판에 상기 처리 가스를 이용한 주처리를 실시하는 주처리 공정
    을 실행하도록 설정되는 반도체 처리 장치.
  16. 제 15 항에 있어서,
    상기 분리 수단은, 상기 피처리 기판의 상기 이면의 실질적으로 전체를 노출시킨 상태로 상기 피처리 기판을 탑재함과 동시에 승강 가능한 제 1 지지 수단을 가지며, 상기 제 1 지지 수단에 의해 상기 피처리 기판을 처리 위치까지 들어 올리는 것에 의해 상기 비접촉 상태를 형성하는 반도체 처리 장치.
  17. 제 16 항에 있어서,
    상기 제 1 지지 수단은, 탑재 이송 위치에 있는 상기 피처리 기판을 수취하여, 상기 피처리 기판을 지지하면서 상기 탑재면까지 강하시킬 수 있으며, 상기 처리 위치는 상기 탑재면과 상기 탑재 이송 위치 사이에 위치하는 반도체 처리 장치.
  18. 제 16 항에 있어서,
    상기 제 1 지지 수단으로부터 독립적으로 승강 가능한 제 2 지지 수단을 더 포함하고, 상기 제 2 지지 수단은 탑재 이송 위치에 있는 상기 피처리 기판을 수취하여, 상기 피처리 기판을 지지하면서 상기 탑재면까지 강하시킬 수 있으며, 상기 처리 위치는 상기 탑재면과 상기 탑재 이송 위치 사이에 위치하는 반도체 처리 장치.
  19. 제 16 항에 있어서,
    상기 제 1 지지 수단이 상기 피처리체를 탑재하기 위한 3개 이상의 리프터 핀을 포함하며, 상기 리프터 핀은 상기 탑재면으로부터 돌출하는 상태와 상기 탑재면 아래로 퇴피하는 상태 사이에서 상하 이동이 가능한 반도체 처리 장치.
  20. 제 16 항에 있어서,
    상기 피처리 기판의 온도를 모니터하기 위하여, 상기 리프터 핀의 적어도 1개의 선단에 배치된 온도 측정 단자를 더 포함하는 반도체 처리 장치.
KR10-1998-0703990A 1995-11-28 1996-11-25 피처리기판을가열하면서처리가스를이용해반도체를처리하는방법및그장치 KR100387549B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP33407695 1995-11-28
JP95-334076 1995-11-28
JP20901896 1996-07-19
JP96-209018 1996-07-19

Publications (2)

Publication Number Publication Date
KR19990071713A true KR19990071713A (ko) 1999-09-27
KR100387549B1 KR100387549B1 (ko) 2003-08-19

Family

ID=26517180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0703990A KR100387549B1 (ko) 1995-11-28 1996-11-25 피처리기판을가열하면서처리가스를이용해반도체를처리하는방법및그장치

Country Status (5)

Country Link
US (1) US6140256A (ko)
EP (1) EP0935281A1 (ko)
KR (1) KR100387549B1 (ko)
TW (1) TW308710B (ko)
WO (1) WO1997020340A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084888A1 (en) * 2000-04-29 2001-11-08 Ibiden Co., Ltd. Ceramic heater and method of controlling temperature of the ceramic heater
EP1174910A3 (en) * 2000-07-20 2010-01-06 Applied Materials, Inc. Method and apparatus for dechucking a substrate
JP2002064132A (ja) * 2000-08-22 2002-02-28 Tokyo Electron Ltd 被処理体の受け渡し方法、被処理体の載置機構及びプローブ装置
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US6672864B2 (en) * 2001-08-31 2004-01-06 Applied Materials, Inc. Method and apparatus for processing substrates in a system having high and low pressure areas
JP4244555B2 (ja) 2002-02-25 2009-03-25 東京エレクトロン株式会社 被処理体の支持機構
JP4030787B2 (ja) * 2002-03-04 2008-01-09 東京エレクトロン株式会社 基板加熱方法、基板加熱装置及び塗布、現像装置
US6646233B2 (en) * 2002-03-05 2003-11-11 Hitachi High-Technologies Corporation Wafer stage for wafer processing apparatus and wafer processing method
US20030173346A1 (en) * 2002-03-18 2003-09-18 Renken Wayne Glenn System and method for heating and cooling wafer at accelerated rates
US20060102210A1 (en) * 2002-07-25 2006-05-18 Yasuhiro Chouno Substrate processing container
WO2004025710A2 (en) * 2002-09-10 2004-03-25 Axcelis Technologies, Inc. Method of heating a substrate in a variable temperature process using a fixed temperature chuck
US20040096636A1 (en) * 2002-11-18 2004-05-20 Applied Materials, Inc. Lifting glass substrate without center lift pins
US6954585B2 (en) * 2002-12-03 2005-10-11 Tokyo Electron Limited Substrate processing method and apparatus
US7651583B2 (en) * 2004-06-04 2010-01-26 Tokyo Electron Limited Processing system and method for treating a substrate
US20060005770A1 (en) * 2004-07-09 2006-01-12 Robin Tiner Independently moving substrate supports
US7434712B2 (en) * 2004-07-09 2008-10-14 Blackhawk Industries Product Group Unlimited Llc Hooded holster
US11587807B2 (en) * 2018-10-28 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Annealing apparatus and method thereof
CN111489949B (zh) * 2020-04-22 2023-12-22 北京北方华创微电子装备有限公司 半导体加工设备及其工艺控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34910A (en) * 1862-04-08 Improvement in piano-forte actions
JPS557008B2 (ko) * 1972-02-29 1980-02-21
US4507078A (en) * 1983-03-28 1985-03-26 Silicon Valley Group, Inc. Wafer handling apparatus and method
JPS6130237U (ja) * 1984-07-26 1986-02-24 日立電子エンジニアリング株式会社 ウエハ処理装置のウエハロ−ド機構
US5228501A (en) * 1986-12-19 1993-07-20 Applied Materials, Inc. Physical vapor deposition clamping mechanism and heater/cooler
JPH0353076A (ja) * 1989-07-17 1991-03-07 Fuji Electric Co Ltd Ｃｖｄ装置の半導体基板加熱制御機構
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
JPH0459131U (ko) * 1990-09-25 1992-05-21
US5411654A (en) * 1993-07-02 1995-05-02 Massachusetts Institute Of Technology Method of maximizing anharmonic oscillations in deuterated alloys
US5431700A (en) * 1994-03-30 1995-07-11 Fsi International, Inc. Vertical multi-process bake/chill apparatus
JP3052116B2 (ja) * 1994-10-26 2000-06-12 東京エレクトロン株式会社 熱処理装置
JP3276553B2 (ja) * 1995-01-19 2002-04-22 東京エレクトロン株式会社 処理装置及び処理方法
JPH08236533A (ja) * 1995-02-24 1996-09-13 Toshiba Corp ウエハ加熱冷却装置
US5697427A (en) * 1995-12-22 1997-12-16 Applied Materials, Inc. Apparatus and method for cooling a substrate
US5837555A (en) * 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
US5885353A (en) * 1996-06-21 1999-03-23 Micron Technology, Inc. Thermal conditioning apparatus

Also Published As

Publication number Publication date
TW308710B (ko) 1997-06-21
KR100387549B1 (ko) 2003-08-19
EP0935281A4 (ko) 1999-08-11
WO1997020340A1 (fr) 1997-06-05
EP0935281A1 (en) 1999-08-11
US6140256A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
KR100387549B1 (ko) 피처리기판을가열하면서처리가스를이용해반도체를처리하는방법및그장치
KR0139793B1 (ko) 막형성 방법
KR960003155B1 (ko) 멀티챔버방식의 cvd 장치 및 그 기판처리방법
JP3341619B2 (ja) 成膜装置
US20080226822A1 (en) Precoat film forming method, idling method of film forming device, loading table structure, film forming device and film forming method
CN106920760B (zh) 衬底处理装置及半导体器件的制造方法
JP4124543B2 (ja) 表面処理方法及びその装置
KR100605884B1 (ko) 표면 처리 방법 및 장치
JP3258885B2 (ja) 成膜処理装置
KR100745854B1 (ko) 화학 증착 방법
US9418866B2 (en) Gas treatment method
US10546753B2 (en) Method of removing silicon oxide film
JP3604522B2 (ja) 熱処理方法及びその装置
KR20010110291A (ko) 기판처리방법
JPH03148829A (ja) 熱処理装置
JP3804913B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH11204443A (ja) 枚葉式の熱処理装置
KR100502420B1 (ko) 반도체 소자 제조에 사용되는 증착 장치
KR20150088888A (ko) 후면 패시베이션을 위한 장치 및 방법
KR100239405B1 (ko) 반도체 제조장치
JP2005259902A (ja) 基板処理装置
KR100749375B1 (ko) 플라즈마 화학 증착 장치
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치
JP2008218877A (ja) 基板処理装置および半導体装置の製造方法
US20050150462A1 (en) Lift pin for used in semiconductor manufacturing facilities and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee