KR19990066077A - 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법 Download PDF

Info

Publication number
KR19990066077A
KR19990066077A KR1019980001695A KR19980001695A KR19990066077A KR 19990066077 A KR19990066077 A KR 19990066077A KR 1019980001695 A KR1019980001695 A KR 1019980001695A KR 19980001695 A KR19980001695 A KR 19980001695A KR 19990066077 A KR19990066077 A KR 19990066077A
Authority
KR
South Korea
Prior art keywords
thin film
laser beam
film transistor
liquid crystal
crystal display
Prior art date
Application number
KR1019980001695A
Other languages
English (en)
Other versions
KR100495812B1 (ko
Inventor
김현재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980001695A priority Critical patent/KR100495812B1/ko
Publication of KR19990066077A publication Critical patent/KR19990066077A/ko
Application granted granted Critical
Publication of KR100495812B1 publication Critical patent/KR100495812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Abstract

저온 다결정 규소를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함에 있어서, 비정질 규소를 다결정 규소로 만들기 위한 레이저 빔의 직사각형인 단면의 장방향을 제1 방향이라 하고, 레이저 빔의 스캔 방향은 제1 방향에 수직인 제2 방향이라 할 때, 레이저 빔에 조사되는 박막 트랜지스터용 비정질 규소층을 제1 방향을 따라 길게 배치한다. 비정질 규소층이 제1 방향을 따라 길게 배치됨으로 인해 박막 트랜지스터가 형성될 공간이 부족하게 되는 문제를 해결하기 위하여 박막 트랜지스터를 병렬로 배치할 수도 있다. 또한, 박막 트랜지스터의 반도체층의 배열을 레이저 빔 스캔 방향에 대하여 톱니 모양으로 꺾어 놓은 모양, 사행천 모양 등으로 형성할 수도 있다. 이렇게 하면, 패스 트랜지스터의 반도체층의 특성을 균일하게 만들 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조 방법
이 발명은 액정 표시 장치용 박막 트랜지스터의 제조 방법에 관한 것으로서, 더 자세하게는 데이터 구동 회로의 스위치 어레이(switch array)의 패스 트랜지스터(pass transistor)의 배열에 관한 것이다.
이제, 종래의 기술에 의한 저온 다결정 규소를 이용한 액정 표시 장치용 박막 트랜지스터에 관하여 설명한다.
저온 다결정 규소를 이용한 박막 트랜지스터는 비정질 규소를 이용한 박막 트랜지스터에 비하여 전자 및 정공의 이동도(mobilities)가 높아 우수한 성능을 발휘한다. 따라서, 박막 트랜지스터의 크기를 축소할 수 있어서 액정 표시 장치의 개구율과 화소 밀도를 증대할 수 있고, 구동 회로 등의 주변 회로를 활성 영역과 함께 하나의 기판에 형성할 수 있는 등의 이점이 있다.
이러한 저온 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 중 탑 게이트(top gate) 방식을 설명한다.
먼저, 기판에 비정질 규소를 증착하고, 레이저를 조사하여 다결정화를 진행하고, 패터닝(patterning)하여 반도체 패턴을 형성한다. PECVD(plasma enhanced chemical vapor deposition) 방법으로 수소화 비정질 규소를 증착한 경우에는 레이저를 조사하기 이전에 탈수소 과정을 거친다. 다음, 게이트 절연막을 형성하고, 게이트 금속을 증착하고 패터닝(patterning)하여 게이트 전극을 형성한 후, n형 박막 트랜지스터인 경우에는 붕소, p형 박막 트랜지스터인 경우에는 인을 다결정 규소층에 주입하여 소스 및 드레인 영역을 형성한다. 여기서, 게이트 전극의 재료로 금속 대신 다결정 규소를 사용하기도 한다.
이러한 저온 다결정 규소를 이용한 박막 트랜지스터 제조 기술에 있어서 핵심 공정이라 할 수 있는 레이저 결정화 과정에서 사용되는 레이저 빔은 장방향 200㎜, 단방향 1㎜ 이내의 긴 단면적을 가지는데, 이런 모양의 레이저 빔은 공간적으로 균일하지 못할뿐더러, 시간적으로도 완전히 안정된 에너지를 내지 못한다. 그런데 레이저 빔이 균일하지 않으면, 형성되는 규소 결정 또한 불균일하게 된다. 따라서, 균일화기(homogenizer)를 통하여 레이저 빔의 균일성을 향상시켜 사용하고 있으나, 여전히 레이저 빔 단면의 가장자리 부분으로 가면 균일성이 떨어지고, 연속하여 조사되는 레이저 빔이 충분히 안정적이지 못하여 다결정 규소의 결정이 균일하지 못하게 된다.
그런데 저온 다결정 규소 박막 트랜지스터를 이용한 액정 표시 장치의 주변 회로로서, 화소를 구동하는 박막 트랜지스터와 함께 형성되고, 데이터 신호를 순차적으로 데이터선에 인가하는 데이터 구동 회로의 스위치 어레이(switch array)의 패스 트랜지스터(pass transistor)는 길이가 100㎛에 이르는 상당히 긴 모양을 가진다. 이는 패스 트랜지스터가 충분한 동작 전류를 가질 수 있도록 하기 위하여, 반도체층을 길게 형성하고 소스 영역 및 드레인 영역을 반도체층의 장방향을 따라 길게 형성하기 때문이다. 그런데 종래에는 패스 트랜지스터의 반도체층을, 도 1에 나타낸 바와 같이, 레이저 빔(1)의 스캔 방향과 패스 트랜지스터의 반도체층(2)의 장방향이 직교하도록 형성한다. 이 때, 레이저 빔(1) 단면의 장방향은 스캔 방향과 수직이다. 따라서 패스 트랜지스터의 반도체층(2)의 모든 길이가 동시에 레이저 빔(1)을 받게 된다. 그런데 레이저 빔(1)은 빔 단면의 양끝으로 갈수록 균일성이 떨어지고, 패스 트랜지스터의 반도체층(2)의 전면을 스캔(scan)하는 동안 레이저 빔(1)이 균일하지 못하며, 특히 조사된 레이저 빔(1)의 에너지가 현저하게 기준에서 벗어나는 순간이 있었던 경우에는 그 순간에 레이저 빔(1)을 받은 부분 전체의 결정이 불균일하게 형성되어 패스 트랜지스터의 동작 전류(on current)가 일정치 않게 되고, 이것은 액정 표시 장치의 화질을 크게 훼손한다.
이러한 문제점을 해결하기 위하여 최근에 제안된 것이 도 2에 나타난 바와 같이 패스 트랜지스터의 반도체층(3)을 레이저 빔(1) 스캔 방향과 45°각도를 이루도록 형성하는 것이다. 이렇게 하면, 동시에 레이저 빔(1)을 받는 면적이 작아져서 빔(1)의 불균일이나 불안정으로 인하여 결정이 불균일하게 될 위험이 분산되고, 결과적으로 패스 트랜지스터의 동작 전류의 균일성이 향상된다. 그러나 이것도 패스 트랜지스터의 동작 전류의 불균일을 완전히 해소한 것은 아니며, 패스 트랜지스터가 형성될 가로 방향 공간을 확보해야 하는 문제점을 안고 있다.
다른 방안으로 레이저 빔의 스캔 방향을 변경하는 것도 생각할 수 있으나, 이것은 레이저 장비를 개조해야 할 뿐더러 스캔을 반복적으로 해야 하는 등의 또 다른 문제점을 발생시켜 패스 트랜지스터의 형태를 변경하는 것에 비해 불리하다.
본 발명의 목적은 박막 트랜지스터의 동작 전류의 균일성을 높여 액정 표시 장치의 화질을 향상시키고, 박막 트랜지스터가 형성될 공간을 확보한 저온 다결정 규소를 이용한 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
도 1은 종래의 기술에 따른 레이저 스캔 방향에 대한 패스 트랜지스터의 반도체층의 배열을 나타낸 개략도이고,
도 2는 도 1의 기술보다 개선된 종래의 기술에 따른 레이저 스캔 방향에 대한 패스 트랜지스터의 반도체층의 배열을 나타낸 개략도이고,
도 3과 도 4는 각각 본 발명의 제1 및 제2 실시예에 따른 레이저 스캔 방향에 대한 패스 트랜지스터의 배열을 나타낸 배치도이고,
도 5 내지 도 7은 본 발명의 기타 실시예에 따른 레이저 스캔 방향에 대한 패스 트랜지스터의 반도체층의 배열을 나타낸 개략도이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소를 다결정 규소로 만들기 위한 레이저 빔의 직사각형인 단면의 장방향을 제1 방향이라 하고, 레이저 빔의 스캔 방향은 제1 방향에 수직인 제2 방향이라 할 때, 레이저 빔에 조사되는 박막 트랜지스터용 비정질 규소층을 제1 방향을 따라 길게 배치한다. 비정질 규소층이 제1 방향을 따라 길게 배치됨으로 인해 박막 트랜지스터가 형성될 공간이 부족하게 되는 문제를 해결하기 위하여 박막 트랜지스터를 병렬로 배치할 수도 있다. 또한, 박막 트랜지스터의 반도체층의 배열을 레이저 빔 스캔 방향에 대하여 톱니 모양으로 꺾어 놓은 모양, 사행천 모양 등으로 형성할 수도 있다.
이제 첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 상세히 설명한다.
도 3과 도 4는 각각 본 발명의 제1 및 제2 실시예에 따른 패스 트랜지스터의 배열을 나타내는 배치도이다.
먼저, 도 3을 보면 레이저 빔(1)의 긴 단면이 세로로 길게 비쳐지도록 설치되어 좌에서 우로 스캔(scan)을 해 나가도록 되어 있다. 화상 신호가 입력되는 비디오 인(video in) 선(31)이 가로로 길게 형성되어 있고, 화상 신호가 출력되는 비디오 아웃(video out) 선(32)이 비디오 인 선(31)에 평행하게 형성되어 있으며, 비디오 인 선(31)과 비디오 아웃 선(32) 사이에는 패스 트랜지스터(20)가 일정한 간격으로 형성되어 있다. 패스 트랜지스터(20)는 게이트선(도시되어 있지 않음)의 가지가 위에서 아래로 뻗어 나와 반도체층(24)을 가로로 관통하여 이루어진 게이트 전극(21), 비디오 인 선(31)에 연결되어 있으며 반도체층(24)과 중첩되어 있는 소스 전극(22), 비디오 아웃 선(32)에 연결되어 있으며 게이트 전극(21)에 대하여 소스 전극(22)의 맞은 편에서 반도체층(24)과 중첩되어 있는 드레인 전극(23) 및 비정질 규소층에 레이저 빔을 조사하여 결정화시켜 다결정 규소로 만든 반도체층(24)으로 이루어져 있으며, 반도체층(24)은 가로보다 세로가 길다.
이처럼, 패스 트랜지스터(20)의 반도체층(24)을 레이저 빔(1)의 스캔 방향을 따라 길게 형성하면, 동시에 레이저 빔을 쬐는 면적이 작아져 불균일한 규소 결정이 형성될 위험을 분산시킬 수 있고, 또한 레이저 빔 단면 중앙의 균일한 레이저 빔 부분만을 받게 되어 한층 더 균일한 결정을 형성할 수 있다. 그러나 가로로 길게 형성된 패스 트랜지스터(20)가 스위치 어레이(switch array)의 가로 방향 공간을 많이 차지하게 되어, 필요한 양만큼의 동작 전류(on current)를 낼 수 있을 정도로 충분히 길게 패스 트랜지스터(20)를 형성하지 못할 수가 있다. 이러한 문제를 해결하기 위해 패스 트랜지스터(20)를 병렬로 형성한 구조가 도 4에 나타나 있다.
도 4를 보면, 레이저 빔(1)의 단면이 세로로 길게 비쳐지도록 설치되어 좌에서 우로 스캔을 해 나가도록 되어 있고, 비디오 인 선(310)과 비디오 아웃 선(320)이 서로 평행하게 가로로 길게 형성되어 있다. 비디오 인 선(310)과 비디오 아웃 선(320) 사이에는 세로보다 가로 길이가 길게 형성되어 있는 패스 트랜지스터(200)가 두 개씩 상하로 배치되어 병렬로 연결되어 있다. 게이트선(도시되지 않음)에서 아래로 뻗어 나온 게이트선 가지(211)로부터 두 트랜지스터(200)의 게이트 전극(210)이 서로 평행하게 가로로 연장되어 반도체층(240)을 가로지르고 있으며 비디오 인 선(310)에서 아래로 뻗어 나온 비디오 인 선의 가지(311)로부터 소스 전극(220) 두 개가 서로 평행하게 가로로 연장되어 반도체층(240)과 중첩되도록 형성되어 있으며, 비디오 아웃선(320)에서 위로 뻗어 나온 비디오 아웃 선의 가지(321)로부터 드레인 전극(230) 두 개가 서로 평행하게 가로로 연장되어 게이트 전극(210)에 대하여 소스 전극(220)의 맞은 편에서 반도체층(240)과 중첩되어 있어서 두 패스 트랜지스터(200)를 병렬 연결 상태로 만든다. 소스 전극(220), 드레인 전극(230), 비디오 인 선(310), 비디오 아웃 선(320)은 모두 같은 층에 형성되어 있고, 게이트 전극(210)과 게이트선은 소스 전극(220) 등과는 절연막에 의하여 분리된 다른 층에 형성되어 있다. 여기서, 병렬로 연결되는 패스 트랜지스터의 수는 반드시 2개일 필요는 없고, 더 많더라도 무방하다.
이렇게 하면, 패스 트랜지스터(200)를 레이저 빔의 스캔 방향을 따라 길게 형성함에 따른 가로 방향 공간의 부족 문제를 해결할 수 있다. 다만, 다결정 규소의 전자 및 정공의 이동도(mobility)가 충분히 양호하다면 굳이 패스 트랜지스터(200)를 병렬로 형성하지 않더라도 필요한 동작 전류를 얻을 수 있다.
규소 결정의 균일화를 도모하면서 가로 방향 공간의 부족 문제를 해결할 수 있는 다른 수단으로서 패스 트랜지스터를 도 5 내지 도 7에 나타난 모양으로 형성하는 방법이 있다.
도 5 내지 도 7은 본 발명의 기타 실시예에 따른 레이저 스캔 방향에 대한 패스 트랜지스터의 반도체층의 배열을 나타낸 개략도이다.
도 5를 보면, 세로 방향으로 긴 단면을 가지는 레이저 빔이 좌에서 우로 스캔을 해 나갈 때, 패스 트랜지스터의 반도체층은 톱니 모양으로 한 번 꺾여 있고, 도 6에서는 패스 트랜지스터의 반도체층이 톱니 모양으로 두 번 꺾여 있으며, 도 7에서는 패스 트랜지스터의 반도체층이 사행천 모양으로 굴곡을 이루고 있다. 여기서 꺾인 횟수나 굴곡진 횟수는 필요에 따라 증감될 수 있으므로 도 5 내지 도 7에 나타난 경우 이외에도 여러 가지 형태가 나올 수 있다.
도 5 내지 도 7에서는 패스 트랜지스터의 반도체층의 윤곽만을 나타냈고, 상세한 구조는 도시하지 않았다. 그러나 패스 트랜지스터의 기본적인 구조는 도 3에 나타난 패스 트랜지스터의 구조와 동일하다. 즉, 게이트 전극, 소스 및 드레인 전극, 다결정 규소층을 가지며, 소스 전극은 비디오 인 선과 연결되어 있고, 드레인 전극은 비디오 아웃 선과 연결되어 있다.
이상에서는 길이가 특히 긴 데이터 구동 회로의 스위치 어레이의 패스 트랜지스터를 주로 하여 설명하였으나, 본 발명은 이에 한정되지 않고 저온 다결정 규소를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 경우에 있어서의 모든 길쭉한 모양의 박막 트랜지스터에 적용할 수 있을 것이다.
이처럼, 패스 트랜지스터의 반도체층을 레이저 빔의 스캔 방향을 따라 길게 형성하면, 동시에 레이저 빔을 쬐는 면적이 최소로 되어 불균일한 규소 결정이 형성될 위험을 최대로 분산시킬 수 있고, 또한 길쭉한 레이저 빔 단면 중앙의 균일한 레이저 빔 부분만을 받게 되어 한층 더 균일한 결정을 형성할 수 있다. 이 때 발생할 수 있는 문제인 가로 방향 공간의 부족 문제는 패스 트랜지스터를 병렬로 형성함으로써 해결된다. 또, 패스 트랜지스터의 반도체층을 한 번 꺾인 모양, 두 번 꺾인 모양, 사행천 모양 등으로 형성하는 것을 통해서도 균일한 결정 형성과 함께 가로 방향 공간을 확보할 수 있다.

Claims (7)

  1. 비정질 규소를 다결정 규소로 만들기 위한 레이저 빔의 직사각형인 단면의 장방향을 제1 방향이라 하고, 상기 레이저 빔의 스캔 방향은 상기 제1 방향에 수직인 제2 방향인 경우, 상기 레이저 빔에 조사되는 박막 트랜지스터용 제1 비정질 규소층은 상기 제2 방향으로 길게 배치하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 박막 트랜지스터는 데이터 구동 회로의 스위치 어레이의 패스 트랜지스터인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 레이저 빔에 조사되는 제2 비정질 규소층을 상기 제1 방향을 따라 상기 제1 비정질 규소층과 평행하게, 그리고 상기 제2 방향으로 길게 배치하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 제1 비정질 규소층으로 이루어지는 박막 트랜지스터의 소스 전극 및 드레인 전극은 상기 제1 방향을 따라 배치하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 데이터 구동 회로의 스위치 어레이의 패스 트랜지스터의 반도체층이 굴곡형으로 형성된 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 패스 트랜지스터의 반도체층은 톱니 모양으로 형성된 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제5항에서,
    상기 패스 트랜지스터의 반도체층은 사행천 모양으로 형성된 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980001695A 1998-01-21 1998-01-21 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법 KR100495812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001695A KR100495812B1 (ko) 1998-01-21 1998-01-21 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001695A KR100495812B1 (ko) 1998-01-21 1998-01-21 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법

Publications (2)

Publication Number Publication Date
KR19990066077A true KR19990066077A (ko) 1999-08-16
KR100495812B1 KR100495812B1 (ko) 2005-09-30

Family

ID=37305093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001695A KR100495812B1 (ko) 1998-01-21 1998-01-21 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법

Country Status (1)

Country Link
KR (1) KR100495812B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
KR100627267B1 (ko) * 2004-05-20 2006-09-25 삼성에스디아이 주식회사 발광 표시 장치
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR100767380B1 (ko) * 2001-12-05 2007-10-17 삼성전자주식회사 박막 트랜지스터
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825515B2 (ja) * 1996-01-17 2006-09-27 株式会社東芝 液晶表示装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
US6714274B2 (en) 1999-12-08 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus and TFT panel
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
KR100767380B1 (ko) * 2001-12-05 2007-10-17 삼성전자주식회사 박막 트랜지스터
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
KR100627267B1 (ko) * 2004-05-20 2006-09-25 삼성에스디아이 주식회사 발광 표시 장치
US9660012B2 (en) 2012-08-02 2017-05-23 Samsung Display Co., Ltd. Organic light emitting diode display
US9450040B2 (en) 2012-08-02 2016-09-20 Samsung Display Co., Ltd. Organic light emitting diode display
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US9899464B2 (en) 2012-08-02 2018-02-20 Samsung Display Co., Ltd. Organic light emitting diode display
US10204976B2 (en) 2012-08-02 2019-02-12 Samsung Display Co., Ltd. Organic light emitting diode display
US10483342B2 (en) 2012-08-02 2019-11-19 Samsung Display Co., Ltd. Organic light emitting diode display
US10734470B2 (en) 2012-08-02 2020-08-04 Samsung Display Co., Ltd. Organic light emitting diode display
US10985234B2 (en) 2012-08-02 2021-04-20 Samsung Display Co., Ltd. Organic light emitting diode display
US11574988B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with scan line between storage capacitor and voltage line
US11574990B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with curved channel region
US11574991B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with semiconductor layer having bent portion
US11574989B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with thin film transistors in portions of curved semiconductor layer
US11690266B2 (en) 2012-08-02 2023-06-27 Samsung Display Co., Ltd. Organic light emitting diode display with plurality of thin film transistors in portions of curved semiconductor layer

Also Published As

Publication number Publication date
KR100495812B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
KR100572519B1 (ko) 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
US6667198B2 (en) Method and photo mask for manufacturing an array substrate
US7781765B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP4443646B2 (ja) 多結晶半導体膜の製造方法
US7791076B2 (en) Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
JPH11121753A (ja) 半導体装置及びその製造方法
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
JP2001166326A (ja) 液晶表示装置およびｔｆｔパネル
KR100495812B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
US7084020B2 (en) Manufacturing method of a thin-film semiconductor device
US7229860B2 (en) Method for manufacturing a thin film transistor using poly silicon
KR100975523B1 (ko) 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
KR100706136B1 (ko) 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
JPH07302907A (ja) アクティブマトリクス表示素子およびその製造方法
US7545451B2 (en) Liquid crystal display device with improved heat dissipation properties and fabrication method thereof, having dummy contact hole between channels
JP3550805B2 (ja) 薄膜半導体装置の製造方法
KR101026796B1 (ko) 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
KR20060016421A (ko) 순차적 측면 고상화용 마스크와 이를 이용한박막트랜지스터의 제조방법
KR100491990B1 (ko) 어레이기판을 제조하는 방법 및 포토마스크
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JPH11298005A (ja) 薄膜トランジスタ及び液晶表示装置の製造方法
KR100296141B1 (ko) 비정질 실리콘 박막의 선택적 실리콘 이온주입 및 레이저 결정화를 이용한 박막 트랜지스터 제조방법
KR20060010562A (ko) 순차적 측면 고상화용 마스크와 이를 이용한박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee