KR19990065829A - 반도체소자의 제조 방법 - Google Patents

반도체소자의 제조 방법 Download PDF

Info

Publication number
KR19990065829A
KR19990065829A KR1019980001291A KR19980001291A KR19990065829A KR 19990065829 A KR19990065829 A KR 19990065829A KR 1019980001291 A KR1019980001291 A KR 1019980001291A KR 19980001291 A KR19980001291 A KR 19980001291A KR 19990065829 A KR19990065829 A KR 19990065829A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
interlayer insulating
insulating film
semiconductor device
Prior art date
Application number
KR1019980001291A
Other languages
English (en)
Other versions
KR100269617B1 (ko
Inventor
정재관
박정권
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980001291A priority Critical patent/KR100269617B1/ko
Publication of KR19990065829A publication Critical patent/KR19990065829A/ko
Application granted granted Critical
Publication of KR100269617B1 publication Critical patent/KR100269617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조 방법에 관한 것으로서, 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀을 덮는 다결정실리콘을 증착하고 에치백하여 상기 콘택홀의 내부에만 잔류하는 플러그를 형성하는 공정과, 상기 콘택홀의 측면에 측벽을 형성하는 공정과, 상기 층간절연막 상에 상기 플러그와 연결되는 비트 라인을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체소자의 제조 방법은 도그본을 삭제한 일반적인 라인 패턴을 사용하여 광 마진을 증가시키는 한편, 콘택홀의 측면에 질화물 측벽을 형성하여 정렬 마진을 확보하는 이점이 있다.

Description

반도체소자의 제조 방법
본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히, 비트 라인(Bit line)을 형성할 때 광 마진을 증가시킬 수 있는 반도체소자의 제조 방법에 관한 것이다.
반도체소자의 집적도가 커짐에 따라, 또, 디자인 룰(Design Rule)이 감소되어 감에 따라, 배선의 선폭 역시 감소하게 되었다.
때문에 상기 배선을 하부의 불순물영역, 또는, 하부 도전층과 연결하기 위해 형성한 콘택홀과의 정렬 마진(Align margin)을 확보하기 위해 일반적인 라인의 형태를 변형하여 상기 콘택홀과 접촉되는 부분의 배선을 볼록하게 형성하여 상기 콘택홀과 비트 라인의 접촉 면적을 늘려 정렬 마진을 확보하는 방법이 연구되고 있다. 상기에서 라인이 콘택홀과 접촉되는 부분을 부분적으로 볼록하게 형성한 부분을 이하 도그본(dog-bone) 영역이라 칭한다.
도 1은 종래 기술에 따른 반도체소자의 평면도이다.
종래 기술에 따른 반도체소자는 도 1에서 보는 바와 같이 층간절연막(13)이 콘택홀(14)에 의해 불순물영역(도시되지 않음)을 제외한 기판의 나머지 부분을 덮도록 형성된다. 그리고, 층간절연막(13) 상에 띠 형상의 비트 라인(17)이 길게 형성된다. 상기 비트 라인(17)은 콘택홀(14)을 통해 상기 불순물영역과 접촉되어 전기적으로 연결된다. 상기에서 비트 라인(17)은 불순물영역과 정렬 마진을 증가시키기 위해 콘택홀(14)과 접촉되는 부분에 부분적으로 볼록한 도그본 영역(19)이 형성된다.
도 2a 내지 도 2c는 도 1에 도시된 종래 기술에 따른 반도체소자를 A-A′선을 따라 제조하는 공정도이다.
종래에는 도 2a에 나타낸 바와 같이 불순물영역(12)이 형성된 기판(11) 상에 층간절연막(13)을 형성하고, 상기 층간절연막(13)을 패터닝하여 상기 기판(11)에 형성된 불순물영역(13)의 소정 부분을 노출시키는 콘택홀(14)을 형성한다.
그리고, 도 2b에 나타낸 바와 같이 상기 층간절연막(13) 상에 상기 콘택홀(14)의 표면을 덮는 다결정실리콘(Polysilicon)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 다결정실리콘층(15)을 형성하고, 상기 다결정실리콘층(15) 상에 WF6, SiH4, 그리고, H2등의 가스를 이용한 CVD 방법으로 텅스턴 실리사이드층(16)을 형성한다. 상기에서 다결정실리콘층(15)의 스텁 커버리지(Step coverage) 특성이 상기 실리사이드층(16)보다 좋기 때문에 실리사이드층(16)을 형성하기 전에 상기 콘택홀(14)을 덮도록 형성한다.
그런 후에, 도 2c에 나타낸 바와 같이 상기 실리사이드층(16)을 포토리쏘그래피 방법으로 패터닝하여 상기 콘택홀(14)과 대응하는 부분의 실리사이드층(16)을 잔존시켜 비트 라인(17)을 형성한다. 상기 비트 라인(17)은 도 1의 평면도에서 보는 바와 같이 콘택홀(15)이 있는 부분에서는 상기 도그본 영역(19)에 의해 정렬 마진을 갖도록 형성한다.
상술한 바와 같이, 종래에는 비트 라인을 형성할 때, 상기 비트 라인과 불순물영역의 정렬 마진을 증가시키기 위해 콘택홀과 접촉하는 부분을 나머지 다른 부분 보다 넓힌 도그본 영역을 갖도록 형성하였다.
그러나, 상기 정렬 마진을 증대시키고자 형성한 도그본 영역에 의해 비트 라인을 패터닝하기위한 포토리쏘그래피 공정시 인접하는 비트 라인의 형성을 위한 포토레지스트의 광 마진(Photo margin)이 감소하므로 패터닝시 비트 라인 끼리 서로 연결되는 브리지(Bridge) 현상이 일어나는 문제점이 있었다.
따라서, 본 발명의 목적은 비트 라인의 형성시에 도그본 영역을 갖지 않도록 형성하여 광 마진을 증가시키면서도 정렬 마진이 감소되는 것을 방지할 수 있는 반도체소자의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조 방법은 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀을 덮는 다결정실리콘을 증착하고 에치백하여 상기 콘택홀의 내부에만 잔류하는 플러그를 형성하는 공정과, 상기 콘택홀의 측면에 측벽을 형성하는 공정과, 상기 층간절연막 상에 상기 플러그와 연결되는 비트 라인을 형성하는 공정을 구비한다.
도 1은 종래 기술에 따라 제조된 반도체소자의 평면도.
도 2a 내지 도 2c는 도 1에 도시된 종래 기술에 따른 반도체소자를 A-A′선을 따라 제조하는 공정도이다.
도 3은 본 발명의 실시 예에 따라 제조된 반도체소자의 평면도.
도 4a 내지 도 4d는 도 3에 도시된 본 발명에 따른 반도체소자를 B-B′선을 따라 제조하는 공정도이다.
도면의 주요 부분에 대한 부호의 간단한 설명
41 : 기판 43 : 층간절연막
45 : 플러그 47 : 측벽
49 : 비트 라인
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 3은 본 발명의 실시 예에 따라 제조된 반도체소자의 평면도이다.
본 방법에 따른 반도체소자는 도 3에서 보는 바와 같이 층간절연막(23)이 콘택홀(24)에 의해 노출되는 불순물영역(도3에 도시되지 않음)의 소정 부분을 제외한 기판의 나머지 부분을 덮도록 형성된다. 콘택홀(24) 내에 불순물영역과 접촉되게 플러그(도3에 도시되지 않음)가 형성되며, 이 플러그 상의 콘택홀(24)의 측면에 측벽(27)이 형성된다. 그리고, 층간절연막(23) 상에 띠 형상의 비트 라인(29)이 길게 형성된다. 상기 비트 라인(29)은 상기 콘택홀(24)을 통해 플러그와 접촉되어 전기적으로 연결된다.
도 4a 내지 도 4d는 도 3에 도시된 본 발명에 따른 반도체소자를 B-B′선을 따라 제조하는 공정도이다.
본 방법에서는 도 4a에 나타낸 바와 같이 불순물영역(22)이 형성된 기판(21) 상에 층간절연막(23)을 형성하고, 상기 층간절연막(23)을 패터닝하여 상기 기판(21)에 형성된 상기 불순물영역(22)의 소정 부분을 노출시키는 콘택홀(24)을 형성한다.
그리고, 도 4b에 나타낸 바와 같이 상기 층간절연막(23) 상에 상기 콘택홀(24)의 표면을 덮도록 CVD 방법으로 다결정실리콘을 증착하고 상기 콘택홀(24)의 하부에만 잔류하도록 에치백(Etch-back)하여 플러그(25)를 형성한다. 상기에서 다결정실리콘을 에치백할 때 식각 가스나 식각 속도 등을 조절하여 플러그(25)가 상기 콘택홀(24) 내의 하부에만 형성되도록 한다.
그런 후에, 도 4c에 나타낸 바와 같이 상기 층간절연막(23) 상에 상기 콘택홀(24) 내의 플러그(25)를 덮도록 질화물을 증착하고 층간절연막(23) 및 플러그(25)의 상부가 노출되도록 에치백하여 상기 콘택홀(24)의 측면에 측벽(27)을 형성한다. 상기에서 측벽(27)으로 형성하는 물질은 질화물 뿐만 아니라 상기 층간절연막(23) 및 플러그(25)와 식각선택비가 다른 절연 물질로 형성할 수도 있다.
그리고, 도 4d와 같이 상기 층간절연막(23) 상에 상기 측벽(27) 및 다결정실리콘(25)의 노출된 부분을 덮도록 WF6, SiH4및 H2등의 가스를 이용한 CVD 방법으로 텅스턴 실리사이드층을 형성한다. 그리고, 상기 텅스텐 실리사이드층을 상기 콘택홀(24)과 대응하는 부분에만 잔류하도록 포토리쏘그래피 방법으로 패터닝하여 비트 라인(29)을 형성한다.
상술한 바와 같이 본 발명에서는 콘택홀의 내부의 소정 높이 까지 플러그를 형성한 후, 층간절연막의 측면에 질화물 측벽을 형성하고 실리사이드층을 형성하였다. 그런 후에 상기 도그본 영역을 형성하지 않은 일반적인 라인의 형태를 갖도록 비트 라인을 형성하였다.
따라서, 본 발명에 따른 반도체소자의 제조 방법은 비트 라인의 형성시에 도그본 영역을 갖지 않도록 형성하여 광 마진을 증가시키면서 도그본 영역 대신에 콘택홀의 측면에 측벽을 형성하여 정렬 마진을 확보할 수 있는 이점이 있다.

Claims (1)

  1. 불순물영역이 형성된 기판 상에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 불순물영역의 소정 부분을 노출시키는 콘택홀을 형성하는 공정과,
    상기 층간절연막 상에 상기 콘택홀을 덮는 다결정실리콘을 증착하고 에치백하여 상기 콘택홀의 내부에만 잔류하는 플러그를 형성하는 공정과,
    상기 콘택홀의 측면에 측벽을 형성하는 공정과,
    상기 층간절연막 상에 상기 플러그와 연결되는 비트 라인을 형성하는 공정을 구비하는 반도체소자의 제조 방법.
KR1019980001291A 1998-01-17 1998-01-17 반도체소자의 제조 방법 KR100269617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001291A KR100269617B1 (ko) 1998-01-17 1998-01-17 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001291A KR100269617B1 (ko) 1998-01-17 1998-01-17 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990065829A true KR19990065829A (ko) 1999-08-05
KR100269617B1 KR100269617B1 (ko) 2000-10-16

Family

ID=19531676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001291A KR100269617B1 (ko) 1998-01-17 1998-01-17 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100269617B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506053B1 (ko) * 2000-12-28 2005-08-05 주식회사 하이닉스반도체 다층 배선 형성 방법
KR100714313B1 (ko) * 2000-11-30 2007-05-02 주식회사 하이닉스반도체 메탈성 하부전극 패턴 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240467A (ja) * 1994-03-01 1995-09-12 Sony Corp 配線の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714313B1 (ko) * 2000-11-30 2007-05-02 주식회사 하이닉스반도체 메탈성 하부전극 패턴 형성 방법
KR100506053B1 (ko) * 2000-12-28 2005-08-05 주식회사 하이닉스반도체 다층 배선 형성 방법

Also Published As

Publication number Publication date
KR100269617B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100231134B1 (ko) 반도체장치의 배선 형성 방법
US6251790B1 (en) Method for fabricating contacts in a semiconductor device
US6462395B1 (en) Semiconductor device and method of producing the same
US6309960B1 (en) Method of fabricating a semiconductor device
JPS60124967A (ja) 集積回路構造体
US6274482B1 (en) Semiconductor processing methods of forming a contact opening
US5994779A (en) Semiconductor fabrication employing a spacer metallization technique
KR100471401B1 (ko) 반도체소자의 콘택 패드 형성 방법
US20050277284A1 (en) Method for manufacturing a semiconductor device
KR100269617B1 (ko) 반도체소자의 제조 방법
US20050012218A1 (en) [semiconductor device and fabricating method thereof]
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
KR100240613B1 (ko) 반도체장치의 배선들의 접촉 방법
JPH069221B2 (ja) 半導体素子の形成方法
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100385803B1 (ko) 반도체 장치 및 그 제조 방법
KR20040059816A (ko) 반도체 소자의 제조방법
KR100249018B1 (ko) 접촉홀 형성 방법
KR19990081383A (ko) 금속 배선층 형성 방법
KR100280528B1 (ko) 반도체 장치의 내부배선 형성방법
KR0122506B1 (ko) 반도체소자의 콘택홀 제조방법
KR100923763B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
CN118053807A (zh) 半导体结构及其制备方法
KR960011250B1 (ko) 반도체 접속장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee