KR19990060920A - Method for forming charge storage electrode of semiconductor device - Google Patents

Method for forming charge storage electrode of semiconductor device Download PDF

Info

Publication number
KR19990060920A
KR19990060920A KR1019970081166A KR19970081166A KR19990060920A KR 19990060920 A KR19990060920 A KR 19990060920A KR 1019970081166 A KR1019970081166 A KR 1019970081166A KR 19970081166 A KR19970081166 A KR 19970081166A KR 19990060920 A KR19990060920 A KR 19990060920A
Authority
KR
South Korea
Prior art keywords
forming
charge storage
storage electrode
semiconductor device
oxide film
Prior art date
Application number
KR1019970081166A
Other languages
Korean (ko)
Other versions
KR100274347B1 (en
Inventor
은용석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970081166A priority Critical patent/KR100274347B1/en
Publication of KR19990060920A publication Critical patent/KR19990060920A/en
Application granted granted Critical
Publication of KR100274347B1 publication Critical patent/KR100274347B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

1.청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 특히 실린더형 전하저장전극의 구조를 변화 시켜 정전용량을 향상 시키는 반도체 소자의 전하저장전극 형성방법에 관한 것이다.The present invention relates to a method of forming a charge storage electrode of a semiconductor device, and more particularly, to a method of forming a charge storage electrode of a semiconductor device for improving capacitance by changing the structure of a cylindrical charge storage electrode.

2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve

반도체 소자의 고집적화로 인한 반도체 소자의 전하저장전극의 전하저장용량을 증가 시키고자 한다.It is intended to increase the charge storage capacity of the charge storage electrode of the semiconductor device due to the high integration of the semiconductor device.

3.발명의 해결방법의 요지3. Summary of the solution of the invention

본 발명은 전하저장전극의 표면적이 증가 되도록 캐패시터의 하부 전극구조를 웨니브 힐(Wave Hill) 실린더 구조로 형성하여 정전용량을 증가 시킨다.The present invention increases the capacitance by forming the lower electrode structure of the capacitor in a weave hill cylinder structure so as to increase the surface area of the charge storage electrode.

4.발명의 중요한 용도4. Important uses of the invention

반도체 소자 제조에 적용된다.Applied in semiconductor device manufacturing.

Description

반도체 소자의 전하저장전극 형성방법Method for forming charge storage electrode of semiconductor device

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 특히 실린더형 전하저장전극의 구조를 변화 시켜 정전용량을 향상 시키는 반도체 소자의 전하저장전극 형성방법에 관한 것이다.The present invention relates to a method of forming a charge storage electrode of a semiconductor device, and more particularly, to a method of forming a charge storage electrode of a semiconductor device for improving capacitance by changing the structure of a cylindrical charge storage electrode.

일반적으로, 반도체 소자의 고집적화가 진행되어 단위 셀(Cell)의 크기는 작아지고, 소자 동작에 필요한 충전용량은 약간씩 증가하는 것이 일반적인 경향이다. 현재 64M DRAM 이상의 소자에서 필요로 하는 전하저장용량은 단위 셀당 22pF 이상이며, 종래 3 차원 캐패시터(Capacitor) 구조인 핀(Fin), 실린더(Cylinder) 타입에 변형을 가미한 변형 캐패시터 구조를 통해 충전용량을 증가 시킨다.In general, as the integration of semiconductor devices proceeds, the size of unit cells becomes smaller, and the charging capacity required for device operation tends to increase slightly. At present, the charge storage capacity required for devices larger than 64M DRAM is over 22pF per unit cell, and the charge capacity is increased through the modified capacitor structure in which the fin and cylinder types, which are conventional three-dimensional capacitor structures, are modified. To increase.

캐패시터의 충전용량을 증대시키는 방법은 아래 [수학식]을 참조하여 설명하면 다음과 같다.The method of increasing the charging capacity of the capacitor will be described with reference to [Equation] below.

[수학식][Equation]

Q = (ε0ε1×A)/dQ = (ε 0 ε 1 × A) / d

여기서 Q는 전하저장용량, ε0는 유전상수(공기), ε1는 유전물질 1의 유전상수, A는 캐패시턴스의 면적, d는 막의 두께를 나타낸다.Where Q is the charge storage capacity, ε 0 is the dielectric constant (air), ε 1 is the dielectric constant of dielectric material 1, A is the capacitance area, and d is the thickness of the film.

첫째, 유전상수가 높은 물질을 사용하는 것인데, 일반적으로 이러한 물질은 누설전류가 많다는 점과 물질의 생성(Ta2O5, PZT등)을 조절하기 어렵다는 단점이 있다. 일반적으로 반도체 소자에서 사용하는 유전물질은 실리콘 산화막과 실리콘 질화막으로 형성되는 ONO구조를 사용하고 있다.First, the use of a high dielectric constant material, in general, such a material has the disadvantages that there is a lot of leakage current and it is difficult to control the production (Ta 2 O 5 , PZT, etc.) of the material. In general, the dielectric material used in the semiconductor device uses an ONO structure formed of a silicon oxide film and a silicon nitride film.

둘째, 유전물질의 두께를 줄이는 것이다. 그러나, 현재 사용하고 있는 ONO구조에서 Tox(옥사이드 환산 두께)를 약 40Å 이하로 줄이는 것은 누설전류가 발생하여 쉽게 브레이크 다운(Break Down)되어 안정적으로 전하저장용량을 유지하기가 어렵다.Second, to reduce the thickness of the dielectric material. However, reducing the Tox (oxide conversion thickness) to about 40 kW or less in the ONO structure that is currently used makes it difficult to maintain a stable charge storage capacity because a leakage current occurs and breaks down easily.

셋째, 캐패시터의 면적을 늘이는 방법으로, 대부분의 경우 3차원 구조로 캐패시터를 형성하여 표면적을 증대시키고 있다. 이러한 캐패시터로는 도 1a의 실린더형과 도 1b의 핀형이 대표적이다. 그러나, 소자의 집적도가 증대됨에 따라 단위 면적당 충전용량이 증대되어 변형된 3차원 캐패시터 구조가 사용되고 있다. 이러한 구조는 도 1c의 MPS(Meta-stable Poly Silicon)형과 도 1d의 빌로우즈(Bellows)구조가 있다. MPS구조는 MPS 형성에 변수(열처리조건, 도핑 레벨, MPS 균일도 등)가 많아 형성이 힘든 담점이 있고, 빌로우즈 구조는 다층 증착 후 식각시 식가비에 따라 빌로우즈 균일도가 변화되고, 마지막으로 도핑 또는 열공정시 도프 폴리 실리콘층의 도핑 레벨이 불균일한 형성이 발생된다.Third, as a method of increasing the area of the capacitor, in most cases, the capacitor is formed in a three-dimensional structure to increase the surface area. Such capacitors are typical of the cylinder of FIG. 1A and the fin of FIG. 1B. However, as the integration degree of the device increases, the charge capacity per unit area increases, and thus a modified three-dimensional capacitor structure is used. Such a structure includes a meta-stable polysilicon (MPS) type of FIG. 1C and a bellows structure of FIG. 1D. The MPS structure has a problem that it is difficult to form because there are many variables (heat treatment conditions, doping level, MPS uniformity, etc.) in the formation of MPS. Alternatively, formation of non-uniform doping levels of the dope polysilicon layer occurs during the thermal process.

따라서, 본 발명은 캐패시터의 전하저장전극 표면에 요철을 형성하는 변형된 실린더 캐패시터 구조인 웨이브 힐(Wave Hill) 전하저장전극을 형성하므로써 전하저장용량을 향상 시키는 반도체 소자의 전하저장전극 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a method of forming a charge storage electrode of a semiconductor device which improves charge storage capacity by forming a wave hill charge storage electrode, a modified cylinder capacitor structure that forms irregularities on the surface of the charge storage electrode of the capacitor. Its purpose is to.

상기한 목적을 달성하기 위한 본 발명은 반도체 소자를 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판상에 층간절연막을 형성한 후, 상기 기판이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 상기 층간 절연막상에 제 1 폴리실리콘층을 형성한 후, 상기 제 1 폴리실리콘층상에 질화막 증착 및 패터닝 공정으로 다수의 질화막 패턴을 형성하는 단계와, 상기 질화막 패턴을 산화 장벽층으로 한 열산화 공정으로 상기 제 1 폴리실리콘층의 노출 부분에 산화막을 형성하는 단계와, 상기 질화막 패턴 및 산화막을 제거하여 상기 제 1 폴리실리콘층의 표면이 웨이브 힐 구조가 되도록 한 후, 산화막 증착 및 패터닝 공정으로 코아 산화막을 형성하는 단계와, 코아 산화막을 포함한 상기 제 1 폴리실리콘층상에 제 2 폴리실리콘층을 형성하는 단계와, 상기 제 2 및 1 폴리실리콘층을 전면 식각하여 실린더 구조의 전하저장전극을 형성한 후, 코아 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a contact hole in which a substrate is exposed after forming an interlayer insulating film on a substrate on which various elements for forming a semiconductor device are formed. Forming a first polysilicon layer on the interlayer insulating film including the first polysilicon layer; forming a plurality of nitride film patterns on the first polysilicon layer by a nitride film deposition and patterning process; and thermal oxidation using the nitride film pattern as an oxide barrier layer Forming an oxide film on an exposed portion of the first polysilicon layer, removing the nitride film pattern and the oxide film so that the surface of the first polysilicon layer has a wave hill structure, and then depositing and patterning the oxide film. Forming a core oxide film, and forming a second polysilicon layer on the first polysilicon layer including the core oxide film After the etching the front system and the second and first polysilicon layer to form a charge storage electrode of the cylinder structure, characterized by comprising the step of removing the oxide core.

도 1a 내지 도 1d는 종래 반도체 소자의 전하저장전극을 설명하기 위한 소자의 단면도.1A to 1D are cross-sectional views of a device for describing a charge storage electrode of a conventional semiconductor device.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 설명하기 위한 소자의 단면도.2A to 2F are cross-sectional views of devices for explaining a method of forming a charge storage electrode of a semiconductor device according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1 : 기판 2 : 층간 절연막1 substrate 2 interlayer insulating film

3 : 콘택 홀 4 : 제 1 폴리실리콘층3: contact hole 4: first polysilicon layer

5 : 질화막 패턴 6 : 산화막5: nitride film pattern 6: oxide film

7 : 코아 산화막 8 : 제 2 폴리실리콘층7: core oxide film 8: second polysilicon layer

10 : 전하저장전극10: charge storage electrode

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 설명하기 위한 소자의 단면도이다.2A to 2F are cross-sectional views of devices for describing a method of forming a charge storage electrode of a semiconductor device according to the present invention.

도 2a를 참조하면, 필드산화막, 게이트 옥사이드, 워드라인 및 비트라인 등과 같은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1) 상에 층간 절연막(2)이 형성된다. 층간 절연막(2)의 선택된 부분을 식각하여 기판(1)이 노출되는 콘택 홀(3)이 형성된다.Referring to FIG. 2A, an interlayer insulating film 2 is formed on a substrate 1 having a structure in which various elements for forming semiconductor devices such as a field oxide film, a gate oxide, a word line and a bit line are formed. Selected portions of the interlayer insulating film 2 are etched to form contact holes 3 through which the substrate 1 is exposed.

상기에서, 층간 절연막(2)은 표면 평탄화를 위해 BPSG막이 적용되는데, BPSG막은 800 내지 900℃의 고온에서 리플로우(Reflow)공정을 실시하여 표면 평탄화를 이룬다. 이때 사용되는 가스는 He, Ne, Ar, N2등의 불활성 가스 또는 비반응성 가스를 사용한다.In the above, the interlayer insulating film 2 is applied to the BPSG film for planarization of the surface, the BPSG film is subjected to the reflow process at a high temperature of 800 to 900 ℃ to achieve the surface planarization. At this time, the gas used is an inert gas such as He, Ne, Ar, N 2 or a non-reactive gas.

도 2b를 참조하면, 콘택 홀(3)을 형성한 후에 BOE 세정 작업을 실시하고, 콘택 홀(3)을 포함한 층간 절연막(2) 상에 제 1 폴리실리콘층(4)이 형성된다. 제 1 폴리실리콘층(4) 상에는 질화막 패턴(5)이 다수개 형성된다.Referring to FIG. 2B, the BOE cleaning operation is performed after the contact hole 3 is formed, and the first polysilicon layer 4 is formed on the interlayer insulating film 2 including the contact hole 3. A plurality of nitride film patterns 5 are formed on the first polysilicon layer 4.

상기에서, 제 1 폴리실리콘층(4)은 언도프트 노말 폴리실리콘을 증착한 후 POCl3도핑처리를 하는 방법과, 인-시투(In-situ)로 도프트 폴리실리콘층을 증착하는 방법이 있다. 인-시투 도프트 폴리실리콘층을 증착하는 원료 가스는 PH3/SiH4또는 PH3/Si2H6를 사용한다. 다수의 질화막 패턴(5)은 500 내지 950℃의 온도 및 0.05 내지 10 Torr의 압력하에서 NH3및 SiH2Cl2혼합가스를 이용하여 500 내지 1000Å의 두께로 질화막을 증착한 후, 감광막 패턴(도시 안됨)을 이용한 식각공정으로 CF4등의 F 계열의 식각 가스를 사용하여 형성되는데, 추후에 형성될 전하저장전극의 표면에 요철을 형성하는 국부적 산화공정에서 산화 장벽층 역할을 한다. 질화막 패턴(5)은 라인(Line) 및 스페이스(Space)의 형태로 단순하게 만들 수 있으며, 불규칙한 형태로 만들 수도 있다.In the above, the first polysilicon layer 4 includes a method of depositing undoped normal polysilicon followed by POCl 3 doping and a method of depositing a doped polysilicon layer in-situ. . The source gas for depositing the in-situ dope polysilicon layer uses PH 3 / SiH 4 or PH 3 / Si 2 H 6 . The plurality of nitride film patterns 5 are formed by depositing a nitride film with a thickness of 500 to 1000 kPa using NH 3 and SiH 2 Cl 2 mixed gas at a temperature of 500 to 950 ° C. and a pressure of 0.05 to 10 Torr. It is formed using an F-type etching gas such as CF 4 as an etching process, and serves as an oxidation barrier layer in the local oxidation process to form irregularities on the surface of the charge storage electrode to be formed later. The nitride film pattern 5 may be simply made in the form of a line and a space, or may be made in an irregular shape.

한편, 질화막의 굴절률은 1.465 내지 2.100 이고, 질화막은 화학기상증착방법으로 형성하거나 또는 CVD-산화막에 NH3가스를 이용한 열공정으로 질화처리하여 형성하고, 열산화 공정으로 형성된 산화막에 NH3가스를 이용한 열공정으로 질화처리하여 형성할 수도 있다.On the other hand, the refractive index of the nitride film is 1.465 to 2.100, the nitride layer is an NH 3 gas to the oxide film formed by a chemical vapor deposition method in forming or thermal CVD- process as formed by the nitriding process, and a thermal oxidation process using NH 3 gas to the oxide film It can also be formed by nitriding by the thermal process used.

도 2c를 참조하면, 다수의 질화막 패턴(5)을 산화 장벽층으로 이용한 산화공정으로 제 1 폴리실리콘층(4)의 노출된 부분을 국부적으로 산화하여 산화막(6)이 형성된다.Referring to FIG. 2C, an oxide film 6 is formed by locally oxidizing an exposed portion of the first polysilicon layer 4 by an oxidation process using a plurality of nitride film patterns 5 as an oxide barrier layer.

상기에서, 산화막(6)은 650 내지 1200℃의 온도 및 0.2 Torr 내지 5 atm의 압력하에서 습식, 건식 및 습식/건식 혼합 산화방법 중 어느 하나로 100 내지 6000Å 두께로 형성한다. 그리고, 산화 성장비를 낮추기 위하여 희석 산화(Dilute Oxidation)방법을 이용할 수도 있다. 산화공정시 반응 가스로는 O2, O2/O3, O2/H2및 O2/O3/H2혼합가스 중 어느 하나를 사용하며, 산화비를 낮추기 위하여 불활성 가스와 비반응성 가스를 혼합하여 사용한다. 불활성 가스로는 He, Ne, Ar, Kr, Xe, Rn 가스를 사용하며, 비반응 가스로는 N2가스를 사용한다. 불활성가스 및 비반응성 가스의 혼합가스와 반응가스의 혼합비는 1: 0.012 내지 100으로 한다. 그리고, 산화막(6)은 추후에 실시된 산화막(6) 식각공정시 효율적으로 제거하기 위하여 굴절률이 1.44 내지 1.47 정도가 되도록 하는 것이 바람직하다.In the above, the oxide film 6 is formed to a thickness of 100 to 6000 Pa by any one of wet, dry and wet / dry mixed oxidation methods at a temperature of 650 to 1200 ° C. and a pressure of 0.2 Torr to 5 atm. In addition, a dilute oxidation method may be used to lower the oxidation growth ratio. In the oxidation process, any one of O 2 , O 2 / O 3 , O 2 / H 2 and O 2 / O 3 / H 2 mixed gases is used as the reaction gas, and inert gas and non-reactive gas are used to reduce the oxidation ratio. Use by mixing. He, Ne, Ar, Kr, Xe, Rn gas is used as the inert gas, and N 2 gas is used as the non-reactive gas. The mixing ratio of the mixed gas of the inert gas and the non-reactive gas and the reactive gas is 1: 0.012 to 100. In addition, the oxide film 6 preferably has a refractive index of about 1.44 to about 1.47 in order to efficiently remove the oxide film 6 during the etching process of the oxide film 6 that is performed later.

도 2d를 참조하면, 질화막 패턴(5) 및 산화막(6)을 제거하여, 이로 인하여 제 1 폴리실리콘층(4)의 표면이 웨이브 힐(wave hill) 형태가 된다.Referring to FIG. 2D, the nitride film pattern 5 and the oxide film 6 are removed, so that the surface of the first polysilicon layer 4 is in the shape of a wave hill.

도 2e를 참조하면, 웨이브 힐 형태를 갖는 제 1 폴리시릴콘층(4)상에 산화막 증착 및 패터닝 공정을 통해 콘택홀(3) 윗부분에 코아 산화막(7)이 형성된다. 코아 산화막(7)을 포함한 제 1 폴리실리콘층(4)상에 제 2 폴리실리콘층(8)이 형성된다.Referring to FIG. 2E, a core oxide film 7 is formed on the contact hole 3 through the oxide film deposition and patterning process on the first polysilicon layer 4 having a wave hill shape. The second polysilicon layer 8 is formed on the first polysilicon layer 4 including the core oxide film 7.

상기에서 코아 산화막(7)은 BPSG, PSG, TEOS 산화막 등으로 2000 내지 6500Å의 두께로 형성된다. 제 2 폴리실리콘층(8)은 언도프트 노말 폴리실리콘을 증착한 후 POCl3도핑 처리를 하는 방법과, PH3/SiH4또는 PH3/Si2H6혼합가스를 원료가스로 하는 인시투 도프트 폴리실리콘을 증착하는 방법으로 1000 내지 2500Å의 두께로 형성된다.The core oxide film 7 is formed of a BPSG, PSG, TEOS oxide film or the like to a thickness of 2000 to 6500 kPa. The second polysilicon layer 8 is a method of performing POCl 3 doping after depositing undoped normal polysilicon, and an in-situ dope using a PH 3 / SiH 4 or PH 3 / Si 2 H 6 mixed gas as a raw material gas. It is formed to a thickness of 1000 to 2500Å by a method of depositing polysilicon.

도 2f를 참조하면, 전면 식각(blanket etch) 공정으로 제 2 및 제 1 폴리실리콘층(8 및 4)을 식각한 후, 코아 산화막(7)을 제거하여 실린더 구조를 갖는 전하저장 전극(10)이 형성된다. 전면 식각 공정에 의해 제 1 폴리실리콘층(4)은 패터닝되어 전하저장전극(10)의 하부층을 이루고, 제 2 폴리실리콘층(8)은 스페이서(spacer)형태가 되어 전하저장전극(10)의 실린더 바(cylinder bar)가 된다.Referring to FIG. 2F, after etching the second and first polysilicon layers 8 and 4 by a blanket etch process, the core oxide layer 7 is removed to form a charge storage electrode 10 having a cylindrical structure. Is formed. The first polysilicon layer 4 is patterned to form a lower layer of the charge storage electrode 10 by a front surface etching process, and the second polysilicon layer 8 is formed as a spacer to form the charge storage electrode 10. It becomes a cylinder bar.

이후, 전체 상부면에 유전체막 및 플래이트 전극을 형성하여 캐패시터가 완성된다.Subsequently, a capacitor is completed by forming a dielectric film and a plate electrode on the entire upper surface.

상술한 바와 같이, 본 발명은 전하저장전극의 표면을 웨이브 힐 구조가 되도록 하여 유효 표면적을 증대시키므로써, 캐패시터의 정전 용량을 충분히 확보할 수 있어 소자의 전기적 특성 및 신뢰성을 향상시키면서 소자의 고집적화를 실현시킬 수 있다.As described above, the present invention increases the effective surface area by making the surface of the charge storage electrode a wave hill structure, thereby sufficiently securing the capacitance of the capacitor, thereby improving the device's electrical characteristics and reliability while improving the integration of the device. It can be realized.

Claims (10)

반도체 소자를 형성하기 위한 여러 요소가 형성된 기판상에 층간절연막을 형성한 후, 상기 기판이 노출되는 콘택홀을 형성하는 단계와,Forming an interlayer insulating film on a substrate on which various elements for forming a semiconductor device are formed, and then forming a contact hole through which the substrate is exposed; 상기 콘택홀을 포함한 상기 층간 절연막상에 제 1 폴리실리콘층을 형성한 후, 상기 제 1 폴리실리콘층상에 질화막 증착 및 패터닝 공정으로 다수의 질화막 패턴을 형성하는 단계와,Forming a first polysilicon layer on the interlayer insulating film including the contact hole, and then forming a plurality of nitride film patterns on the first polysilicon layer by a nitride film deposition and patterning process; 상기 질화막 패턴을 산화 장벽층으로 한 열산화 공정으로 상기 제 1 폴리실리콘층의 노출 부분에 산화막을 형성하는 단계와,Forming an oxide film on an exposed portion of the first polysilicon layer by a thermal oxidation process using the nitride film pattern as an oxide barrier layer; 상기 질화막 패턴 및 산화막을 제거하여 상기 제 1 폴리실리콘층의 표면이 웨이브 힐 구조가 되도록 한 후, 산화막 증착 및 패터닝 공정으로 코아 산화막을 형성하는 단계와,Removing the nitride layer pattern and the oxide layer to form a wave hill structure on the surface of the first polysilicon layer, and forming a core oxide layer through an oxide layer deposition and patterning process; 코아 산화막을 포함한 상기 제 1 폴리실리콘층상에 제 2 폴리실리콘층을 형성하는 단계와,Forming a second polysilicon layer on the first polysilicon layer including a core oxide film; 상기 제 2 및 1 폴리실리콘층을 전면 식각하여 실린더 구조의 전하저장전극을 형성한 후, 코아 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 전자저장전극 형성방법.And etching the entire second and first polysilicon layers to form a charge storage electrode having a cylindrical structure, and then removing the core oxide layer. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 500 내지 950℃의 온도 및 0.05 내지 10Torr의 압력하에서 NH3및 SiH2Cl2혼합 가스를 이용하여 500 내지 1000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법The nitride film is deposited to a thickness of 500 to 1000 kW using a mixture of NH 3 and SiH 2 Cl 2 at a temperature of 500 to 950 ° C. and a pressure of 0.05 to 10 Torr. 제 1 항에 있어서,The method of claim 1, 상기 질화막의 굴절률은 1.465 내지 20100인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The refractive index of the nitride film is a method of forming a charge storage electrode of a semiconductor device, characterized in that 1.465 to 20100. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 화학기상증착방법으로 형성된 산화막에 NH3가스를 이용한 열공정으로 질화처리하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The nitride layer is formed by nitriding a thermal process using NH 3 gas in an oxide film formed by a chemical vapor deposition method. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 열산화 공정으로 형성된 산화막에 NH3가스를 이용한 열공정으로 질화처리하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The nitride film is a method of forming a charge storage electrode of a semiconductor device, characterized in that formed on the oxide film formed by the thermal oxidation process by the nitriding process using a NH 3 gas. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 650 내지 1200℃의 온도 및 0.2Torr 내지 5atm의 압력에서 100 내지 6000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The oxide film is a charge storage electrode forming method of a semiconductor device, characterized in that formed in a thickness of 100 to 6000Å at a temperature of 650 to 1200 ℃ and a pressure of 0.2 Torr to 5 atm. 제 1 항에 있어서,The method of claim 1, 상기 산화막의 굴절률은 1.44 내지 1.47인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The refractive index of the oxide film is a method of forming a charge storage electrode of a semiconductor device, characterized in that 1.44 to 1.47. 제 1 항에 있어서,The method of claim 1, 상기 산화막 형성시 반응 가스로 O2, O2/O3, O2/H2및 O2/O3/H2혼합가스 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.Method for forming a charge storage electrode of a semiconductor device, characterized in that any one of O 2 , O 2 / O 3 , O 2 / H 2 and O 2 / O 3 / H 2 mixed gas is used as the reaction gas when forming the oxide film . 제 1 항에 있어서,The method of claim 1, 상기 산화막 형성시 산화비를 낮추기 위하여 불활성 가스와 비반응성 가스를 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of forming a charge storage electrode of a semiconductor device, characterized in that for mixing the inert gas and non-reactive gas to reduce the oxidation ratio when forming the oxide film. 제 1 항에 있어서,The method of claim 1, 상기 산화막 형성시 불활성 가스 및 비반응성 가스의 혼합가스와 반응가스의 혼합비는 1 : 0.012 내지 100 인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of forming a charge storage electrode of a semiconductor device, characterized in that the mixing ratio of the inert gas and the non-reactive gas mixed gas and the reaction gas when forming the oxide film is 1: 0.012 to 100.
KR1019970081166A 1997-12-31 1997-12-31 Method of forming a storage node in a semiconductor device KR100274347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081166A KR100274347B1 (en) 1997-12-31 1997-12-31 Method of forming a storage node in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081166A KR100274347B1 (en) 1997-12-31 1997-12-31 Method of forming a storage node in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19990060920A true KR19990060920A (en) 1999-07-26
KR100274347B1 KR100274347B1 (en) 2000-12-15

Family

ID=19530501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081166A KR100274347B1 (en) 1997-12-31 1997-12-31 Method of forming a storage node in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100274347B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054223A (en) * 1995-12-16 1997-07-31 김주용 Method for forming charge storage electrode of semiconductor device

Also Published As

Publication number Publication date
KR100274347B1 (en) 2000-12-15

Similar Documents

Publication Publication Date Title
KR100655774B1 (en) Etching stop structure, method of manufacturing the etching stop structure, semiconductor device having the etching stop structure and method of manufacturing the semiconductor device
US5364813A (en) Stacked DRAM poly plate capacitor
KR100418573B1 (en) Method for fabricating semiconductor device
KR100401503B1 (en) Method for fabricating capacitor of semiconductor device
KR0180779B1 (en) Method for manufacturing semiconductor capacitor
US8623725B2 (en) Methods of forming capacitors
KR100323832B1 (en) Method for manufacturing capacitor having high storage capacitance and method for fabricating semiconductor device using the same
KR20050091120A (en) Method for forming capacitor of semiconductor device
KR100548553B1 (en) method for fabricating capacitor
KR19990060920A (en) Method for forming charge storage electrode of semiconductor device
KR20040059889A (en) Method for fabrication of capacitor
KR0148332B1 (en) Multi-layer storage electrode fabrication method of capacitor
US20020058376A1 (en) Capacitor of a semiconductor device and method of manufacturing the same
KR100240891B1 (en) Lower electrode fabricating method for capacitor of semiconductor device
KR100399915B1 (en) Method for fabricating capacitor of semiconductor device to increase surface area of lower electrode and improve capacitance
KR100434708B1 (en) Method for forming capacitor of semiconductor device
KR100574473B1 (en) Capacitor Manufacturing Method of Semiconductor Device_
KR100268782B1 (en) Method for manufacturing capacitor of semiconductor device
KR100445063B1 (en) Formation method for capacitor in semiconductor device
KR100280503B1 (en) How to Form Storage Nodes for Cell Capacitors
KR100267218B1 (en) capacitor and method for fabricating the same
CN113517171A (en) Semiconductor device with high depth-width ratio structure and manufacturing method thereof
KR20000045273A (en) Method for manufacturing capacitor
KR20040039592A (en) Method of manufacturing a capacitor of a semiconductor device
KR20010008584A (en) Method of forming capacitor in high integrated semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee