KR19990059291A

KR19990059291A - 교환기에서의 타임 스위치 이중화 제어 방법

Info

Publication number: KR19990059291A
Application number: KR1019970079490A
Authority: KR
Inventors: 이일렬
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 1999-07-26

Abstract

본 발명은 교환기에서의 타임 스위치 이중화 제어 방법에 관한 것으로, 특히 메인 파워가 보드의 실장과 동시에 인가되는 구조의 이중화시 보드의 완전한 실장을 판단하여 이중화를 제어함으로써, 데이터와 중요한 클럭의 유실을 방지할 수 있도록 하는 교환기에서의 타임 스위치 이중화 제어 방법에 관한 것이다.

종래 교환기에서의 타임 스위치 이중화 제어는 보드의 실탈장시에 일시적으로 두 개의 보드가 액티브 상태로 천이하여 정상 이중화 제어되거나, 이중 액티브 상태로 계속적으로 유지되어 데이터의 유실과 중요한 클럭 유실로 교환기에서의 타임 스위치에 심각한 기능 장애를 야기하는 문제점이 있다.

본 발명은 교환기내 이중화된 보드가 실탈장되는 경우, 해당 보드의 실장 상태를 감지하여 완전한 실장 상태가 되면 정상적인 이중화 제어를 할 수 있도록 함으로써, 데이터의 유실과 중요한 클럭 유실을 최소화 할 수 있어 이중화가 필요한 타임 스위치의 신뢰도를 향상시킬 수 있게 된다.

Description

교환기에서의 타임 스위치 이중화 제어 방법

일반적으로, 타임 스위치는 한 개의 시분할 다중화된 통신로의 한 가운데에 메모리를 설치하고 각 타임 슬롯의 정보를 일차적으로 이 메모리에 넣고 목적으로 하는 타임 슬롯의 타이밍에서 그것을 읽어내는 것으로 타임 슬롯 사이의 교환을 달성한다. 이러한 타임 스위치의 특징은 타임 슬롯 타이밍 자신을 넣어 바꿔 교환하는 것과 공간형 스위치와 같이 다른 타이밍의 타임 슬롯으로 동일한 메모리의 내용(들어오는 쪽의 동일 타임 슬롯)을 읽어내는 것으로 방송형식의 교환을 실현하는 것이다.

한편, 종래의 타임 스위치내의 이중화된 보드는 첨부된 도면 도 1에 도시된 바와 같이, 파워 리셋부(11a, 11b), 이중화 제어부(12a, 12b), 송수신부(13a, 13b)를 구비하여 이루어진다.

파워 리셋부(11a, 11b)는 해당 보드에 파워가 인입될 때에 자체 회로의 리셋 및 이중화 제어부(12a, 12b)에서 초기의 이중화 상태를 제어하기 위해서 사용되는데, 일정 시간동안 유지되는 리셋 신호를 발생시켜 이중화 제어부(12a, 12b)에 인가한다.

이중화 제어부(12a, 12b)는 최초의 상태를 인지하여 상대방 보드와의 이중화 제어 신호를 송수신부(13a, 13b)를 통하여 주고 받으며, 파워 리셋부(11a, 11b)로부터 리셋 신호가 인가되는 동안 상대방 보드로 현재 상태를 비정상 상태로 송신하고 파워 리셋부(11a, 11b)로부터 인가되는 리셋 신호가 종료되는 순간부터 정상적인 이중화 제어를 시작하여 보드를 이중화시킨다.

송수신부(13a, 13b)는 이중화 제어부(12a, 12b)로부터 인가되는 이중화 제어 신호를 상대방 보드로 송출하거나 상대방 보드로부터의 이중화 제어 신호를 수신하여 해당 이중화 제어부(12a, 12b)로 이중화 제어 신호를 인가한다.

전술한 바와 같이 구성된 종래의 타임 스위치내의 이중화 보드에 있어서, 타임 스위치 이중화 제어 동작은 다음과 같이 수행된다.

먼저, 보드 A와 보드 B가 실장되어 있는 상태에서 보드 A에 메인 파워가 인입되어 보드 A의 파워가 온(ON) 되면, 파워 리셋부(11a)는 리셋 신호를 발생시켜 이중화 제어부(12a)에 인가하고, 해당 이중화 제어부(12a)는 파워 리셋부(11a)로부터 리셋 신호가 인가되는 일정한 시간동안 자신의 상태를 비정상 상태로 인식하므로 비정상 상태신호를 송수신부(13a) 측에 인가한다. 이후, 송수신부(13a)는 인가된 비정상 상태신호를 백보드(Backboard)를 통해 상대쪽 보드 B의 송수신부(13b)에 송출한다. 이때, 보드 B의 파워가 온(ON) 상태가 아니라면 보드 A의 리셋 신호가 인가된 상태에서 보드 A의 이중화 제어부(12a)는 상대쪽 보드 B의 송수신부(13b)로부터의 탈장 신호가 송수신부(13a)를 통해 수신되면 해당 보드 B로부터의 탈장 신호에 의해 보드 A는 액티브 상태로의 천이가 발생한다.

이후, 보드 A가 액티브한 상태에서 보드 B의 파워가 온(ON)되면, 해당 보드 B에서도 보드 A에서와 같은 현상이 발생하게 되는데, 먼저 보드 B의 파워 리셋부(11b)에서 리셋신호를 발생시켜 이중화 제어부(12b)에 인가하고, 해당 이중화 제어부(12b)는 파워 리셋부(11b)로부터 리셋 신호가 인가되는 일정한 시가동안 자신의 상태를 비정상 상태로 인식하므로 비정상 상태신호를 송수신부(13b) 측에 인가한다. 이후, 송수신부(13b)는 인가된 비정상 상태신호를 백보드를 통해 상대쪽 보드 A의 송수신부(13a)에 송출한다. 동시에 이중화 신호들의 백보드와의 정합부인 해당 송수신부(13b)에서 상대쪽 보드 A로부터 수신한 보드 A의 이중화 결정 상태신호와 보드 A의 알람 상태신호(정상인지 비정상인지를 나타내는 신호)를 수신하여 이중화 제어부(12b)로 송신한다. 이들 신호에 의해서 자신의 리셋 신호가 지나가더라도 상대쪽 보드 A가 액티브인 것을 수신하였으므로 스탠드 바이(Stand-by) 상태로 천이하여 동작을 이룬다.

전술한 바와 같은 종래 교환기에서의 타임 스위치 이중화 제어는 보드의 실탈장시에 일시적으로 두 개의 보드가 액티브 상태로 천이하여 정상 이중화 제어되거나, 이중 액티브 상태로 계속적으로 유지되어 데이터의 유실과 중요한 클럭 유실로 교환기에서의 타임 스위치에 심각한 기능 장애를 야기하는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 교환기내 이중화된 보드가 실탈장되는 경우, 해당 보드의 실장 상태를 감지하여 완전한 실장 상태가 되면 정상적인 이중화 제어를 할 수 있도록 함으로써, 데이터의 유실과 중요한 클럭 유실을 최소화 할 수 있어 이중화가 필요한 타임 스위치의 신뢰도를 향상시킬 수 있도록 하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 교환기에서의 타임 스위치 이중화 제어 방법에 있어서, 운영자에 의해 하나의 보드가 실장되는 상태에서 해당 보드의 파워가 온 되면 파워 리셋부에 의해 리셋 신호가 발생되어 이중화 제어부에 인가됨과 동시에 실탈장 모니터부에서 상기 보드가 완전히 실장되는가를 판단하는 제 1과정과; 상기 제 1과정에서 상기 보드가 완전히 실장되지 않았으면 상기 이중화 제어부에 탈장 신호를 인가하는 제 2과정과; 상기 제 2과정이후, 상기 이중화 제어부에서 탈장 신호를 상기 파워 리셋부에 인가하면, 상기 파워 리셋부에서 탈장 신호에 따른 리셋 신호를 발생시켜 상기 이중화 제어부에 인가하는 제 3과정과; 상기 제 3과정이후, 상기 이중화 제어부에서 비정상 상태 신호를 송수신부를 통해 다른 하나의 보드에 송출한 후, 상기 제 1과정으로 귀환하여 반복 동작을 수행하는 제 4과정과; 상기 제 1과정에서 상기 보드가 완전히 실장되면 상기 이중화 제어부에 실장 신호를 인가하는 제 5과정과; 상기 제 5과정이후, 상기 이중화 제어부에서 실장 신호를 상기 파워 리셋부에 인가하면, 상기 파워 리셋부에서 상기 이중화 제어부에 인가하던 리셋 신호를 종료하여 상기 이중화 제어부가 정상적인 이중화 제어를 시작하도록 하는 제 6과정을 포함하는데 있다.

도 1은 종래의 타임 스위치내의 이중화된 보드의 구성 블록도.

도 2는 본 발명에 따른 타임 스위치내의 이중화된 보드의 구성 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

11a, 11b, 21a, 21b : 파워 리셋부 12a, 12b, 22a, 22b : 이중화 제어부

13a, 13b, 24a, 24b : 송수신부 23a, 23b : 실탈장 모니터부

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명에 따른 타임 스위치내의 이중화된 보드는 첨부된 도면 도 2에 도시된 바와 같이, 파워 리셋부(21a, 21b), 이중화 제어부(22a, 22b), 실탈장 모니터부(23a, 23b), 송수신부(14a, 14b)를 구비하여 이루어진다.

파워 리셋부(21a, 21b)는 해당 보드에 파워가 인입될 때에 자체 회로의 리셋 및 이중화 제어부(22a, 22b)에서 초기의 이중화 상태를 제어하기 위해서 사용되는데, 일정 시간동안 유지되는 리셋 신호를 발생시켜 이중화 제어부(22a, 22b)에 인가하며, 이중화 제어부(22a, 22b)로부터 탈장신호가 인가되는 경우 전원 공급과는 별도로 불완전한 실장상태에 의한 리셋 신호를 발생시켜 이중화 제어부(22a, 22b) 측으로 인가한다.

이중화 제어부(22a, 22b)는 최초의 상태를 인지하여 상대방 보드와의 이중화 제어 신호를 송수신부(24a, 24b)를 통하여 주고 받으며, 파워 리셋부(21a, 21b)로부터 리셋 신호가 인가되는 동안 상대방 보드로 현재 상태를 비정상 상태로 송신하고, 파워 리셋부(22a, 22b)로부터 인가되는 리셋 신호가 종료되는 순간부터 정상적인 이중화 제어를 시작하여 보드를 이중화시키며, 실탈장 모니터부(23a, 23b)로부터의 탈장 또는 실장 신호를 파워 리셋부(21a, 21b)에 인가한다.

실탈장 모니터부(23a, 23b)는 이중화 제어에 필요한 제어신호 중에서 자신의 보드가 백보드로부터 탈장 상태로 천이하는지를 모니터링하는 기능을 수행하는데, 모니터링 방법은 각 보드의 백보드에 실장될 때 서로간의 데이터 송수신 뿐만 아니라 이중화를 위한 자신의 실장 신호를 커넥터의 사각 에지(edge) 핀(커넥터의 사각 가장자리에 위치한 핀)을 신호 핀으로 할당하는 방법으로 실장시에는 이들 각 핀으로부터의 실장 신호 중에서 하나라도 정상이 아니면 탈장으로 판단하여 이중화 제어부(22a, 22b)에 탈장 신호를 송신하며, 탈장시에는 한 핀이라도 탈장이라면 해당 보드의 탈장으로 판단하여 이중화 제어부(22a, 22b)에 탈장 신호를 송신한다.

송수신부(24a, 24b)는 이중화 제어부(22a, 22b)로부터 인가되는 이중화 제어 신호를 상대방 보드로 송출하거나 상대방 보드로부터의 이중화 제어 신호를 수신하여 해당 이중화 제어부(22a, 22b)로 이중화 제어 신호를 인가한다.

이와 같이 구성된 본 발명에 따른 타임 스위치내의 이중화 보드에 있어서, 타임 스위치 이중화 제어 동작은 다음과 같이 수행된다.

먼저, 보드 A에 메인 파워가 인입된 경우 보드 A의 파워가 온(ON) 되면, 파워 리셋부(21a)는 리셋 신호를 발생시켜 이중화 제어부(22a)에 인가하고, 이때, 보드 A가 실장되는 상태에 따라서 실탈장 모니터부(23a)에서 완전히 실장될 때까지 탈장 신호를 이중화 제어부(22a)에 인가하며, 해당 이중화 제어부(22a)는 실탈장 모니터부(23a)로부터 인가되는 탈장 신호를 파워 리셋부(21a)에 인가한다. 이에 따라, 파워 리셋부(21a)는 운영자에 의해서 실장시에 생기는 파워 인입과는 별도로 실탈장 모니터부(23a)로부터의 탈장 신호에 따라 불완전한 실장상태에 의한 리셋 신호를 발생시켜 계속적으로 이중화 제어부(22a)에 인가하게 된다. 이후, 이중화 제어부(22a)는 파워 리셋부(21a)로부터 리셋 신호가 계속적으로 인가됨에 따라 자신의 상태를 비정상 상태로 계속 인식하여 비정상 상태신호를 송수신부(24a)를 통해 상대쪽 보드 B의 송수신부(24b)에 송출한다. 그러한 후에, 운영자에 의해 보드 A가 완전한 접속이 이루어지면, 해당 실탈장 모니터부(24a)는 이중화 제어부(22a)에 실장 신호를 인가하며, 해당 이중화 제어부(22a)는 실장 신호를 파워 리셋부(21a)에 인가한다. 이에 따라, 파워 리셋부(21a)는 이중화 제어부(22a)에 인가하던 리셋 신호를 종료하게 되고, 해당 이중화 제어부(22a)는 정상적인 이중화 제어를 시작하여 보드 A내의 자체 상태가 정상상태로 천이하고, 이때 보드 B는 파워가 온(ON) 상태가 아니라면 해당 보드 B의 송수신부(24b)로부터의 탈장 신호에 의해 해당 보드 A는 액티브 상태로의 천이가 발생한다.

한편, 보드 A가 액티브한 상태에서 보드 B의 실장에 의해 파워가 온(ON)되면, 해당 보드 B에서도 보드 A에서와 같은 현상이 발생하게 되는데, 보드 B는 자신이 완전히 접속되기 전까지는 보드 A로 비정상 상태 신호를 송출한다.

이와 같이, 본 발명은 보드를 실장하는 순간에 순간적인 보드 접점의 미비로 즉, 파워가 온(ON)되어 발생되는 리셋 신호가 다른 보드의 이중화 제어부로부터의 이중화 제어 신호보다 먼저 지나가는 실수로 인하여 해당 보드가 액티브되는 현상을 방지할 수 있게 된다.

이상과 같이, 본 발명은 교환기내 이중화된 보드가 실탈장되는 경우, 해당 보드의 실장 상태를 감지하여 완전한 실장 상태가 되면 정상적인 이중화 제어를 할 수 있도록 함으로써, 데이터의 유실과 중요한 클럭 유실을 최소화 할 수 있어 이중화가 필요한 타임 스위치의 신뢰도를 향상시킬 수 있게 된다.

Claims

교환기에서의 타임 스위치 이중화 제어 방법에 있어서,

운영자에 의해 하나의 보드가 실장되는 상태에서 해당 보드의 파워가 온 되면 파워 리셋부에 의해 리셋 신호가 발생되어 이중화 제어부에 인가됨과 동시에 실탈장 모니터부에서 상기 보드가 완전히 실장되는가를 판단하는 제 1과정과; 상기 제 1과정에서 상기 보드가 완전히 실장되지 않았으면 상기 이중화 제어부에 탈장 신호를 인가하는 제 2과정과; 상기 제 2과정이후, 상기 이중화 제어부에서 탈장 신호를 상기 파워 리셋부에 인가하면, 상기 파워 리셋부에서 탈장 신호에 따른 리셋 신호를 발생시켜 상기 이중화 제어부에 인가하는 제 3과정과; 상기 제 3과정이후, 상기 이중화 제어부에서 비정상 상태 신호를 송수신부를 통해 다른 하나의 보드에 송출한 후, 상기 제 1과정으로 귀환하여 반복 동작을 수행하는 제 4과정과; 상기 제 1과정에서 상기 보드가 완전히 실장되면 상기 이중화 제어부에 실장 신호를 인가하는 제 5과정과; 상기 제 5과정이후, 상기 이중화 제어부에서 실장 신호를 상기 파워 리셋부에 인가하면, 상기 파워 리셋부에서 상기 이중화 제어부에 인가하던 리셋 신호를 종료하여 상기 이중화 제어부가 정상적인 이중화 제어를 시작하도록 하는 제 6과정을 포함하는 것을 특징으로 하는 교환기에서의 타임 스위치 이중화 제어 방법.