KR19990059092A - 반도체 소자의 콘택 홀 형성 방법 - Google Patents
반도체 소자의 콘택 홀 형성 방법 Download PDFInfo
- Publication number
- KR19990059092A KR19990059092A KR1019970079289A KR19970079289A KR19990059092A KR 19990059092 A KR19990059092 A KR 19990059092A KR 1019970079289 A KR1019970079289 A KR 1019970079289A KR 19970079289 A KR19970079289 A KR 19970079289A KR 19990059092 A KR19990059092 A KR 19990059092A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- semiconductor device
- etched
- gate electrode
- forming
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것으로, 특히 콘택 홀 식각시 상단부는 수직하게 식각하고, 게이트 전극이 형성된 부분의 하단부는 구배지게 식각하여, 콘택 마스크가 오정렬 되어도 콘택 식각시 게이트 전극 및 필드 산화막이 손상되지 않도록하는 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
콘택 홀 식각시 마스크로 사용되는 감광막 패턴의 오정렬로 인하여 게이트 전극 및 필드 산화막이 손상을 입게되고, 이에 따라 누설 전류가 유발되는 등의 문제점이 발생함.
3. 발명의 해결 방법의 요지
반도체 소자의 콘택 홀 식각시 상단부는 수직하게 식각하고, 게이트 전극이 형성된 부분의 하단부는 구배지게 식각하여 위와 같은 문제점을 해결함.
4. 발명의 중요한 용도
반도체 소자의 콘택 홀 형성 공정.
Description
본 발명은 반도체 소자의 콘택 홀(contact hole) 형성 방법에 관한 것으로, 특히 콘택 홀 식각시 상단부는 수직하게 식각하고, 게이트 전극이 형성된 부분의 하단부는 구배지게 식각하여, 콘택 마스크가 오정렬(misalign) 되어도 콘택 식각시 게이트 전극 및 필드 산화막이 손상(damage)되지 않도록하는 방법에 관한 것이다.
도면을 참조하여 종래 기술의 문제점을 상세히 설명하고자 한다.
도 1(a) 내지 도 1(c)는 종래의 기술에 의한 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 도시한 단면도이다.
도 1(a)는 반도체 기판(11) 상부의 선택된 영역에 아이솔레이션(isolation) 공정으로 필드 산화막(12)을 형성하고, 게이트 전극(13) 및 층간 절연막(14)을 순차로 형성한 다음, 층간 절연막(14) 상부의 선택된 영역에 콘택 홀을 형성하기 위한 마스크로 감광막 패턴(15)을 형성한 단면도이다.
감광막 패턴(15) 형성시 어느 정도의 오정렬이 발생할 수 있게 되는데, 이러한 오정렬이 심한 경우, 콘택 홀 형성을 위한 식각 과정에서 게이트 전극(13) 및 필드 산화막(12)이 손상을 입게된다. 즉, 도 1(b)에 도시된 것과 같이, 감광막 패턴(15)을 마스크로 하여 층간 절연막(14)을 식각하되, 플르오린(F) 계열의 가스를 이용한 건식 식각을 실시하여 콘택 홀을 형성하게 되는데, 감광막 패턴(15)이 심하게 오정렬 된 경우, 콘택 홀 형성 과정에서 게이트 전극(13) 및 필드 산화막(12)이 노출되게 되어 식각 손상(A 및 B)을 입게된다. 이와 같이 손상(A 및 B)을 입은 영역은 누설 전류(leakage current)가 발생하게 되어 반도체 소자의 특성을 떨어뜨리는 요인이 된다.
또한 콘택 홀 형성 및 감광막 패턴(15) 제거 공정 후, 도 1(c)에 도시된 것과 같이, 콘택 홀 내부에 형성될 도전층(도시 안됨)과 게이트 전극(13)과의 절연을 위해 스페이서 절연막(16)을 형성하면, 콘택 홀 내에 형성될 도전층과 게이트 전극(13)의 절연은 할 수 있으나, 위의 도전층과 필드 산화막(12)의 어택(attact)은 방지할 수 없기 때문에 리프레쉬 타임(refresh time)을 감소 시키게 된다.
본 발명은 반도체 소자의 제조 공정 중 마스크 패턴이 오정렬되어도 게이트 전극 및 필드 산화막에 손상 없이 콘택 홀을 형성하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법은, 반도체 기판 상의 선택된 영역에 필드 산화막, 게이트 전극 및 층간 절연막을 순차로 형성한 후 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 층간 절연막을 건식 식각 방법으로 식각하되, 상기 층간 절연막의 상부 일부 영역은 수직하게 식각하고, 상기 게이트 전극 및 필드 산화막이 형성된 부근의 나머지 하부 영역은 폴리머의 발생량이 많은 혼합 가스를 이용하여 폴리머 발생량을 제어하면서 구배지게 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 종래의 기술에 의한 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 도시한 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11 및 21 : 반도체 기판 12 및 22 : 필드 산화막
13 및 23 : 게이트 전극 14 및 24 : 층간 절연막
15 및 25 : 감광막 패턴 16 및 26 : 스페이서 절연막
27 : 폴리머
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법을 설명하기 위해 도시한 단면도이다.
도 2(a)는 반도체 기판(21) 상부의 선택된 영역에 필드 산화막(22)을 형성하고, 게이트 전극(23) 및 층간 절연막(24)을 순차로 형성한 다음, 층간 절연막(24) 상부의 선택된 영역에 콘택 홀을 형성하기 위한 마스크로 감광막 패턴(25)을 형성한 단면도이다. 층간 절연막(24)은 여러 가지 물질을 복합적으로 사용하여 적층되도록 형성할 수 있다. 즉, 층간 절연막(24)의 하부 영역은 MTO, HTO, LTO 및 TEOS 등과 같은 언도프트 산화막(undoped oxide)를 사용하고, 상부 영역은 BPSG 및 PSG 등과 같은 도프트 실리콘 산화막(doped silicon oxide)을 사용하여 형성한다.
도 2(b)는 감광막 패턴(25)을 마스크로 하여, 층간 절연막(24)을 식각하되 콘택 홀이 형성될 영역의 상부만을 CF4및 CHF3혼합 가스 또는 C2F6가스 등을 이용하여 수직하게 건식 식각한 단면도이다.
이후 공정으로 도 2(c)에 도시된 것과 같이, 게이트 전극(23) 및 필드 산화막(22)이 노출되는 콘택 홀 하부 영역은, 폴리머(26)의 발생량이 많은 C3F8및 CO 혼합 가스를 이용하여 구배지게 식각한다. 이 때 가스량, 온도, 압력 및 식각시 이용하는 고주파 플라즈마 식각 장치의 파워(power)를 제어하여 발생하는 폴리머(26)의 양을 조절할 수 있다. 이에 의하여 콘택 홀 하부 영역의 구배 각도를 제어한다. 즉 예를 들어 설명하자면, 층간 절연막(24)의 도프트 산화막으로 이루어진 상부 영역의 식각은 220 ℃ ∼ 290 ℃의 온도 범위에서 C2F6가스를 20 sccm ∼ 60 sccm의 비율로 흘려주면서 고주파 플라즈마 식각 장치의 파워(power)를 1,600 W 내지 2,800 W, 바이어스 고주파 파워를 600 W 내지 1,800 W로 걸어주어 수직하게 식각한다. 한편 층간 절연막(24)의 언도프트 산화막으로 이루어진 하부 영역의 식각은 220 ℃ ∼ 290 ℃의 온도 범위에서 C3F8와 CO 혼합 가스가 1 : 0.5 ∼ 1 : 5의 비율로 유입되도록 하면서 고주파 플라즈마 식각 장치의 파워(power)를 1,600 W 내지 2,800 W, 바이어스 고주파 파워를 600 W 내지 1,800 W로 걸어주어 구배지게 식각한다. 위와 같은 방법을 이용하여 층간 절연막(24)의 상부 영역 및 하부 영역의 식각 깊이 비율을 제어할 수 있다.
도 2(d)는 콘택 홀 형성이 완료된 후, 감광막 패턴(25)을 제거한 단면도이다.
상술한 바와 같이 본 발명에 의하면, 콘택 홀 식각시 콘택 마스크가 오정렬 되어도 게이트 전극 및 필드 산화막의 손상 없이 콘택 홀을 형성할 수 있으므로, 종래의 기술과 같은 게이트 전극 및 필드 산화막 손상 부분의 누설 전류 및 리프레쉬 타임 특성등을 개선할 수 있는 탁월한 효과가 있다.
Claims (4)
- 반도체 기판 상의 선택된 영역에 필드 산화막, 게이트 전극 및 층간 절연막을 순차로 형성한 후 감광막 패턴을 형성하는 단계와,상기 감광막 패턴을 마스크로 하여 상기 층간 절연막을 건식 식각 방법으로 식각하되, 상기 층간 절연막의 상부 일부 영역은 수직하게 식각하고, 상기 게이트 전극 및 필드 산화막이 형성된 부근의 나머지 하부 영역은 폴리머의 발생량이 많은 혼합 가스를 이용하여 폴리머 발생량을 제어하면서 구배지게 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막은 언도프트 산화막 및 도프트 산화막이 순차로 적층된 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서,상기 혼합 가스는 C3H8및 CO 가스가 1 대 0.5 내지 1 대 5의 비율로 혼합된 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서,상기 폴리머 발생량의 제어는 고주파 플라즈마 식각 장치의 고주파 파워, 온도, 압력 및 유입되는 가스량으로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079289A KR19990059092A (ko) | 1997-12-30 | 1997-12-30 | 반도체 소자의 콘택 홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079289A KR19990059092A (ko) | 1997-12-30 | 1997-12-30 | 반도체 소자의 콘택 홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990059092A true KR19990059092A (ko) | 1999-07-26 |
Family
ID=66180644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970079289A KR19990059092A (ko) | 1997-12-30 | 1997-12-30 | 반도체 소자의 콘택 홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990059092A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370159B1 (ko) * | 2000-10-11 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100434710B1 (ko) * | 2002-09-19 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 비아홀 형성방법 |
-
1997
- 1997-12-30 KR KR1019970079289A patent/KR19990059092A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370159B1 (ko) * | 2000-10-11 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100434710B1 (ko) * | 2002-09-19 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 비아홀 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340879B1 (ko) | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| KR100458360B1 (ko) | 고체디바이스에서높은에스팩트의콘택홀에칭방법 | |
| KR19990059092A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR100534172B1 (ko) | 반도체 소자의 게이트 스패이서 형성 방법_ | |
| KR100324933B1 (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| KR100275340B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100474541B1 (ko) | 반도체소자의비트라인형성방법 | |
| KR100532954B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100376985B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100672761B1 (ko) | 콘택 플러그 형성방법 | |
| KR100274752B1 (ko) | 반도체장치제조방법 | |
| KR19980077122A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20020032697A (ko) | 반도체 소자의 측벽 스페이서 형성 방법 | |
| KR100505442B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100386454B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000008838A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100200308B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 | |
| KR100265010B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR20010058545A (ko) | 반도체 소자 제조를 위한 자기정렬콘택 식각 방법 | |
| KR100524812B1 (ko) | 불화아르곤 전사법을 이용한 비트라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |