KR19990052409A - 액정 표시 소자의 증착막 두께 모니터링 방법 - Google Patents

액정 표시 소자의 증착막 두께 모니터링 방법 Download PDF

Info

Publication number
KR19990052409A
KR19990052409A KR1019970071873A KR19970071873A KR19990052409A KR 19990052409 A KR19990052409 A KR 19990052409A KR 1019970071873 A KR1019970071873 A KR 1019970071873A KR 19970071873 A KR19970071873 A KR 19970071873A KR 19990052409 A KR19990052409 A KR 19990052409A
Authority
KR
South Korea
Prior art keywords
monitoring
film
gate metal
thickness
metal film
Prior art date
Application number
KR1019970071873A
Other languages
English (en)
Inventor
유삼주
이승규
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970071873A priority Critical patent/KR19990052409A/ko
Publication of KR19990052409A publication Critical patent/KR19990052409A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 별도의 모니터링 유리의 투입없이, 공정시 사용되는 금속막을 이용하여 증착되는 막의 두께를 모니터링함으로써 생산단가를 감소시킬 수 있는 액정 표시 소자의 증착막 두께 모니터링 방법을 제공한다.
본 발명에 따른 액정 표시 소자의 증착막 두께 모니터링 방법은 다음과 같다. 화소영역과 이 화소영역 이외의 여분의 주변영역이 정의된 기판을 제공하고, 상기 기판 상에 게이트용 금속막을 증착한 다음, 상기 게이트용 금속막을 패터닝하여 상기 화소영역에 게이트를 형성함과 동시에, 상기 주변영역의 소망의 측정위치에 모니터링용 게이트 금속막 패턴을 형성하여, 상기 모니터링용 게이트 금속막 패턴 상에 증착되는 막들의 두께를 측정함으로서, 증착막 두께를 모니터링한다. 여기서, 상기 모니터링용 게이트 금속막 패턴은 약 3mm 내지 1㎝× 3mm 내지 1㎝의 크기로 형성하고, 상기 모니터링용 게이트 금속막 패턴 상에서 측정가능한 막들의 두께는 약 7,000 내지 9,000 Å이다. 또한, 상기 모니터링용 게이트 금속막 패턴 상에서 다층막, 바람직하게 3 내지 4층의 두께 측정이 가능하다.

Description

액정 표시 소자의 증착막 두께 모니터링 방법
본 발명은 액정 표시 소자의 증착막 두께 모니터링 방법에 관한 것으로, 생산단가를 감소시킬 수 있는 액정 표시 소자의 증착막 두께 모니터링 방법에 관한 것이다.
액정 표시 소자를 제조함에 있어서, 증착막의 두께를 모니터링하기 위하여, 종래에는 증착의 진행시 모니터링용 유리(glass)를 투입하여, 각각의 단일 막을 층착한 후 모니터링용 유리에 증착된 막의 두께를 모니터링함으로써, 소자가 형성되는 유기 기판 상의 막 두께의 이상 유무를 판단하였다.
그러나, 상기한 바와 같은 종래의 두께 모니터링 방법은, 과다한 모니터링용 유리의 소모로 인하여 생산 단가가 높아지는 문제가 있었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 별도의 모니터링 유리의 투입없이, 공정시 사용되는 금속막을 이용하여 증착되는 막의 두께를 모니터링함으로써 생산단가를 감소시킬 수 있는 액정 표시 소자의 증착막 두께 모니터링 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 액정 표시 소자의 증착막 두께 모니터링 방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
A : 화소영역 B : 주변영역
10 : 유리기판 11 : 게이트
11a : 모니터링용 게이트 금속 패턴
12, 18 : SiN막 13a : 게이트 절연막
14a : 반도체층 15a : 에치스톱퍼
16a : 오믹층 17a, 17b : 소오스/드레인
상기 목적을 달성하기 위한 본 발명에 따른 액정 표시 소자의 증착막 두께 모니터링 방법은 다음과 같다. 화소영역과 이 화소영역 이외의 여분의 주변영역이 정의된 기판을 제공하고, 상기 기판 상에 게이트용 금속막을 증착한 다음, 상기 게이트용 금속막을 패터닝하여 상기 화소영역에 게이트를 형성함과 동시에, 상기 주변영역의 소망의 측정위치에 모니터링용 게이트 금속막 패턴을 형성하여, 상기 모니터링용 게이트 금속막 패턴 상에 증착되는 막들의 두께를 측정함으로서, 증착막 두께를 모니터링한다.
여기서, 상기 모니터링용 게이트 금속막 패턴은 약 3mm 내지 1㎝× 3mm 내지 1㎝의 크기로 형성하고, 상기 모니터링용 게이트 금속막 패턴 상에서 측정가능한 막들의 두께는 약 7,000 내지 9,000 Å이다.
또한, 상기 모니터링용 게이트 금속막 패턴 상에서 다층막, 바람직하게 3 내지 4층의 두께 측정이 가능하다.
상기한 본 발명에 의하면, 게이트의 형성시 기판의 화소영역을 제외한 주변영역에, 게이트 금속을 이용하여 모니터링용 게이트 금속막 패턴을 형성하여, 별도의 모니터링용 유리를 투입하는 것 없이, 모니터링용 게이트 금속막 패턴 상에 형성되는 막들의 두께를 모니터링함으로써, 생산 단가를 감소시킬 수 있다. 또한, 금속막 패턴 상에서 금속상에서 증착막의 두께를 측정하게 되면 반사율 신호(reflectance signal)이 풍부하기 때문에, 측정시의 오차를 최대한 줄일 수 있을 뿐만 아니라, 3 내지 4층의 다층막에 대한 두께 측정이 가능한 효과가 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
본 발명에서는, 별도의 모니터링용 유리를 사용하지 않고, 실제의 액정 표시 소자가 형성되는 유리기판 상에서 게이트 금속막을 이용하여 증착막의 두께 모니터링을 가능하도록 한다. 즉, 금속상에서 증착막의 두께를 측정하게 되면 반사율 신호(reflectance signal)이 풍부하기 때문에, 측정시의 오차를 최대한 줄일 수 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 액정 표시 소자의 증착막 두께 모니터링 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 화소영역(B)과 이 화소영역 이외의 여분의 주변영역(B)이 정의된 유리기판(10)상에 게이트용 금속막을 약 3,500Å의 두께로 증착하고 패터닝하여, 화소영역(B)에 게이트(11)를 형성함과 동시에, 주변영역(B)의 소망의 측정위치에 모니터링용 게이트 금속막 패턴(11a)를 형성한다. 이때, 모니터링용 게이트 금속막 패턴(11a)은 약 3mm 내지 1㎝× 3mm 내지 1㎝의 크기를 형성한다. 그런 다음, 기판 전면에 약 3,500Å 두께의 SiON막, 약 500Å 두께의 SiN막, 약 500Å 두께의 비정질 실리콘막, 및 약 3,000Å 두께의 SiN막의 4막을 순차적으로 증착하고, 모니터링용 게이트 금속막 패턴(11a) 상에서, 상기 SiON막(12)/SiN막(13)/비정질 실리콘막(14)/SiN막(15)의 막들의 두께를 동시에 측정한다. 여기서, 모니터링용 게이트 금속막 패턴(11a) 상에서 측정 가능한 막의 두께는 약 7,000 내지 9,000Å 정도이고, 측정 가능한 막의 수는 대략 3 내지 4 정도이다.
도 1b를 참조하면, SiN막을 패터닝하여 화소영역(B)에 에치스톱퍼(15a)를 형성하고, 기판 전면에 약 500Å 두께의 N＋비정질 실리콘막(16)을 증착한다. 그런 다음, 모니터링용 게이트 금속막 패턴(11a) 상에서 SiON막(12)/SiN막(13)/비정질 실리콘막(14)/N＋비정질 실리콘막(16)의 막들의 두께를 동시에 측정한다.
도 1c를 참조하면, N＋비정질 실리콘막(16), 비정질 실리콘막(14), SiN막(13), 및 SiON막(12)을 패터닝하여, 화소영역(B)에 게이트 절연막(13a), 반도체층(14a), 및 오믹층(16a)을 형성한다.
도 1d를 참조하면, 도시되지는 않았지만, 기판 전면에 ITO막을 증착하고 패터닝하여 화소영역(B)에 화소전극을 형성하고, 패드 오픈 공정을 진행한다. 이때, 주변영역(A)의 모니터링용 게이트 금속막 패턴(11a) 상의 SiON막(12)을 동시에 제거한다.
도 1e를 참조하면, 기판 전면에 약 500Å 두께의 제 1 Mo막(17-1), 약 3,500Å 두께의 Al(17-2)막, 및 500Å 두께의 제 2 Mo막(17-3)을 순차적으로 증착한다. 도 1f를 참조하면, 제 2 Mo막(17-3), Al막(17-2), 및 제 1 Mo막(17-2)을 패터닝하여, 화소영역(B)에 소오스 및 드레인(17a, 17b)을 형성하고, 기판 전면에 보호막으로서 약 2,000Å의 두께로 SiN막(18)을 증착한다. 그런 다음, 모니터링용 게이트 금속 패턴(11a) 상의 SiN막(18)의 두께를 측정한다.
상기한 본 발명에 의하면, 게이트의 형성시 기판의 화소영역을 제외한 주변영역에, 게이트 금속을 이용하여 모니터링용 게이트 금속막 패턴을 형성하여, 별도의 모니터링용 유리를 투입하는 것 없이, 모니터링용 게이트 금속막 패턴 상에 형성되는 막들의 두께를 모니터링함으로써, 생산 단가를 감소시킬 수 있다. 또한, 금속막 패턴 상에서 금속상에서 증착막의 두께를 측정하게 되면 반사율 신호(reflectance signal)이 풍부하기 때문에, 측정시의 오차를 최대한 줄일 수 있을 뿐만 아니라, 3 내지 4층의 다층막에 대한 두께 측정이 가능한 효과가 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 증착되는 막 두께의 이상 유무를 판단하기 위한 액정 표시 소자의 증착막 두께 모니터링 방법에 있어서,
    화소영역과 여분의 주변영역이 정의된 기판을 제공하는 단계;
    상기 기판 상에 게이트용 금속막을 증착하는 단계;
    상기 게이트용 금속막을 패터닝하여 상기 화소영역에 게이트를 형성함과 동시에, 상기 주변영역의 소망의 측정위치에 모니터링용 게이트 금속막 패턴을 형성하는 단계; 및,
    상기 모니터링용 게이트 금속막 패턴 상에 증착되는 막들의 두께를 측정하는 단계를 포함하는 것을 특징으로 하는 액정 표시 소자의 증착막 두께 모니터링 방법.
  2. 제 1 항에 있어서, 상기 모니터링용 게이트 금속막 패턴은 약 3mm 내지 1㎝× 3mm 내지 1㎝의 크기로 형성하는 것을 특징으로 하는 액정 표시 소자의 증착막 두께 모니터링 방법.
  3. 제 1 항에 있어서, 상기 모니터링용 게이트 금속막 패턴 상에서 측정가능한 막들의 두께는 약 7,000 내지 9,000 Å인 것을 특징으로 하는 액정 표시 소자의 증착막 두께 모니터링 방법.
  4. 제 1 항에 있어서, 상기 모니터링용 게이트 금속막 패턴 상에서 다층막의 두께 측정이 가능한 것을 특징으로 하는 액정 표시 소자의 증착막 두께 모니터링 방법.
  5. 제 4 항에 있어서, 상기 모니터링용 게이트 금속막 패턴 상에서 측정 가능한 막의 수는 약 3 내지 4층인 것을 특징으로 하는 액정 표시 소자의 증착막 두께 모니터링 방법.
KR1019970071873A 1997-12-22 1997-12-22 액정 표시 소자의 증착막 두께 모니터링 방법 KR19990052409A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071873A KR19990052409A (ko) 1997-12-22 1997-12-22 액정 표시 소자의 증착막 두께 모니터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071873A KR19990052409A (ko) 1997-12-22 1997-12-22 액정 표시 소자의 증착막 두께 모니터링 방법

Publications (1)

Publication Number Publication Date
KR19990052409A true KR19990052409A (ko) 1999-07-05

Family

ID=66091505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071873A KR19990052409A (ko) 1997-12-22 1997-12-22 액정 표시 소자의 증착막 두께 모니터링 방법

Country Status (1)

Country Link
KR (1) KR19990052409A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119292A (ja) * 1991-10-29 1993-05-18 Sharp Corp 液晶表示基板の分断方法
KR960026123A (ko) * 1994-12-31 1996-07-22 김준성 액정분자 배열을 위한 박막 제조 장치 및 방법
KR970023772A (ko) * 1995-10-13 1997-05-30 에스오아이 (soi) 구조를 갖는 본드 결합된 기판 및 그 제조 방법
JPH09152597A (ja) * 1995-11-28 1997-06-10 Sharp Corp 反射型液晶表示装置およびその製造方法
KR19990035316A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로 조절 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119292A (ja) * 1991-10-29 1993-05-18 Sharp Corp 液晶表示基板の分断方法
KR960026123A (ko) * 1994-12-31 1996-07-22 김준성 액정분자 배열을 위한 박막 제조 장치 및 방법
KR970023772A (ko) * 1995-10-13 1997-05-30 에스오아이 (soi) 구조를 갖는 본드 결합된 기판 및 그 제조 방법
JPH09152597A (ja) * 1995-11-28 1997-06-10 Sharp Corp 反射型液晶表示装置およびその製造方法
KR19990035316A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로 조절 장치

Similar Documents

Publication Publication Date Title
KR100303134B1 (ko) 액정표시소자및그제조방법.
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
JP3734891B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US8253941B2 (en) Apparatus for manufacturing display panel and method for manufacturing the same
KR100232177B1 (ko) 액정 표시 장치의 쇼팅바 및 그의 제조방법
KR100333180B1 (ko) Tft-lcd제조방법
JPH07199227A (ja) 薄膜トランジスタからなるマトリクスを製造するための方法
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
US6188461B1 (en) Method for manufacturing a liquid crystal display utilizing an etching end point detection part in a non-display area of the substrate
US6391499B1 (en) Light exposure mask and method of manufacturing the same
JPH03283539A (ja) 薄膜半導体装置の製造方法
KR100288150B1 (ko) 액정표시장치의 제조방법
GB2312073A (en) Method for manufacturing a liquid crystal display
KR100591902B1 (ko) 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
KR19990052409A (ko) 액정 표시 소자의 증착막 두께 모니터링 방법
JPH11326941A (ja) アクティブマトリクス表示装置
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPS61145582A (ja) 表示装置
US6204082B1 (en) Method of manufacturing liquid crystal display device
JPH0488641A (ja) 薄膜トランジスタの製造方法
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010005223A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
JP3528388B2 (ja) トランジスタアレイの製造方法
KR100552289B1 (ko) 반사형액정표시장치및그제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971222

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020322

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971222

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050311

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050521

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050311

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I