KR19990035316A - 박막형 광로 조절 장치 - Google Patents

박막형 광로 조절 장치 Download PDF

Info

Publication number
KR19990035316A
KR19990035316A KR1019970057111A KR19970057111A KR19990035316A KR 19990035316 A KR19990035316 A KR 19990035316A KR 1019970057111 A KR1019970057111 A KR 1019970057111A KR 19970057111 A KR19970057111 A KR 19970057111A KR 19990035316 A KR19990035316 A KR 19990035316A
Authority
KR
South Korea
Prior art keywords
layer
pattern
active matrix
lower electrode
upper electrode
Prior art date
Application number
KR1019970057111A
Other languages
English (en)
Inventor
조경화
박철수
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019970057111A priority Critical patent/KR19990035316A/ko
Publication of KR19990035316A publication Critical patent/KR19990035316A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

액츄에이터를 구동하는 각 층들의 두께를 정확하게 측정할 수 있는 모니터링 패턴을 갖는 박막형 광로 조절 장치가 개시된다. 테스트 패턴은 액티브 매트릭스로만 구성된 제1 패턴, 액티브 매트릭스 상에 순차적으로 적층된 지지층 및 하부 전극으로 구성된 제2 패턴, 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극 및 변형층으로 구성된 제3 패턴, 그리고 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극, 변형층 및 상부 전극으로 구성된 제4 패턴을 갖는다. 제1 패턴, 제2 패턴, 그리고 제3 패턴은 서로 인접하게 형성되며, 제4 패턴은 상기 제1 패턴, 제2 패턴 및 제3 패턴을 둘러싸도록 형성된다. 상기 구조를 갖는 테스트 패턴을 이용하여 액츄에이터를 구성하는 각 층들 간의 계면 효과에 의해 야기되는 두께의 변화를 측정할 수 있으므로, 각 층들의 두께를 정확하게 모니터링할 수 있다.

Description

박막형 광로 조절 장치
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 액츄에이터를 구동하는 각 층들의 두께를 정확하게 측정할 수 있는 모니터링 패턴을 갖는 박막형 광로 조절 장치에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.
도 1a 및 도 1b는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.
상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
상기 액츄에이터(60)는 상기 식각 방지층(15) 중에서 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 수평하게 적층된 멤브레인(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50)의 내부에 상기 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.
상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 상부 전극(45) 중 변형층(40)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사 되는 것을 방지한다.
이하, 상기 박막형 광로 조절 장치의 제조 방법을 설명한다.
도 1a를 참조하면, n형으로 도핑된 실리콘 웨이퍼로 이루어지며 M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(PSG)를 사용하여 보호층(10)을 형성한다. 보호층(10)은 화학 기상 증착(CVD) 방법을 이용하여 1．0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 식각 방지층(15)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.
상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터(60)의 지지부인 앵커(anchor)를 만든다.
도 1b를 참조하면, 상기 노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에는 멤브레인(30)이 적층된다. 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다.
하부 전극(35)은 상기 멤브레인(30)의 상부에 적층된다. 하부 전극(35)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 사진 식각 공정을 통해 상기 하부 전극(35)을 각 화소별로 분리시킴으로써 각 화소들에 독자적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-cutting 공정). 상기 하부 전극(35)에는 외부로부터 액티브 매트릭스(1)에 내장된 MOS 트랜지스터를 통하여 제1 신호가 인가된다.
상기 하부 전극(35)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(40)이 적층된다. 변형층(40)은 졸-겔(sol-gel)법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛, 바람직하게는, 0．4㎛ 정도의 두께를 가지도록 형성한다. 그리고, 상기 변형층(40)을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
상부 전극(45)은 상기 변형층(40)의 상부에 적층된다. 상부 전극(45)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 상기 상부 전극(45)은 전기 전도성 및 반사성을 동시에 갖고 있으므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이이서, 상기 상부 전극(45)으로부터 순차적으로 상부 전극(45), 변형층(40), 그리고 하부 전극(35)을 소정의 화소 형상으로 패터닝한다. 이 때, 상기 상부 전극(45)의 일측에는 상부 전극(45)의 작동을 균일하게 하여 광원으로부터 입사되는 빛의 난반사를 방지하는 스트라이프(46)가 형성된다.
계속하여, 상기 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 차례로 식각하여 비어 홀(50)을 형성한다. 따라서, 상기 비어 홀(50)은 상기 변형층(40)의 일측으로부터 상기 드레인 패드(5)까지 형성된다. 그리고, 상기 비어 홀(50)의 내부에 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(55)을 형성한다.
비어 컨택(55)은 상기 드레인 패드(5) 및 하부 전극(35)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 이어서, 상기 멤브레인(30)을 소정의 화소 형상으로 패터닝한다.
계속하여, 상기 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 제거함으로써 에어 갭(25)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 또한, 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치의 제조 방법에 의하면, 액츄에이터를 구성하는 각 층들의 두께를 측정할 때 각각의 모니터링 웨이퍼를 이용하여 그 두께를 측정한다. 즉, 각각의 모니터링 웨이퍼 상에는 하나의 층만이 형성되므로 각각의 층들이 적층됨에 따라 발생하는 각 층간의 계면 효과에 의해 변형되는 두께를 관찰하기 어렵다. 특히, PZT와 같은 압전 물질로 이루어진 변형층은 그 자체의 물리적 특성이 층간 계면 특성에 의해 좌우되므로, 하부 전극과 변형층, 그리고 변형층과 상부 전극 사이에서 발생하는 계면의 영향을 고려하지 않을 경우 정확하고 실제적인 두께의 측정이 어렵게 된다.
따라서, 본 발명의 목적은, 액츄에이터를 구동하는 각 층들의 두께를 정확하게 모니터링할 수 있는 테스트 패턴을 갖는 박막형 광로 조절 장치를 제공하는 것이다.
도 1a 및 도 1b는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 단면도이다.
도 3은 도 2에 도시한 장치에 있어서 액츄에이터를 구성하는 각 층들의 두께를 모니터링하기 위한 테스트 패턴을 도시한 평면도이다.
도 4는 도 3에 도시한 패턴을 A-A' 선으로 자른 단면도이다.
도 5a 내지 도 8은 도 2 및 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 액티브 매트릭스 155 : 제1 금속층
160 : 제1 보호층 165 : 제2 금속층
170 : 제2 보호층 175 : 식각 방지층
185 : 지지층 190 : 하부 전극
195 : 변형층 200 : 상부 전극
205 : 액츄에이터 210 : 비어 홀
215 : 비어 컨택 220 : 스트라이프
225 : 에어 갭 230 : 테스트 패턴
상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스, 상기 액티브 매트릭스의 패널 부위의 상부에 형성된 액츄에이터, 그리고 상기 액티브 매트릭스의 주변부에 형성된 테스트 패턴을 포함하는 박막형 광로 조절 장치를 제공한다. 상기 액츄에이터는, ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스에 대하여 수평하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, 그리고 ⅳ) 상기 변형층의 상부에 형성된 상부 전극을 포함한다. 상기 테스트 패턴은 액티브 매트릭스로만 구성된 제1 패턴, 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층 및 하부 전극으로 구성된 제2 패턴, 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극 및 변형층으로 구성된 제3 패턴, 그리고 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극, 변형층 및 상부 전극으로 구성된 제4 패턴을 포함한다.
본 발명에 따른 박막형 광로 조절 장치에 의하면, 액츄에이터를 구성하는 각 층의 두께를 측정하기 위하여 실제 액츄에이터 형성 공정을 진행하면서 상기 액츄에이터와 동일 구조의 층을 적층하여 각 층의 두께를 모니터링할 수 있는 테스트 패턴을 형성한다.
상기 테스트 패턴은 액티브 매트릭스로만 구성된 제1 패턴, 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층 및 하부 전극으로 구성된 제2 패턴, 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극 및 변형층으로 구성된 제3 패턴, 그리고 상기 액티브 매트릭스 상에 순차적으로 적층된 지지층, 하부 전극, 변형층 및 상부 전극으로 구성된 제4 패턴을 구비한다. 그러므로, 상술한 구조를 갖는 테스트 패턴을 이용하여 액츄에이터를 구성하는 각 층들 간의 계면 효과에 의해 야기되는 두께의 변화를 측정할 수 있으므로, 각 층들의 두께를 정확하게 모니터링할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 단면도를 도시한 것이다.
도 2를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는, 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(205)를 포함한다.
상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)를 액티브 영역과 필드 영역으로 구분하기 위한 소자 분리막(120)과, 상기 액티브 영역에 게이트(115), 소오스(110) 및 드레인(105)을 갖고 형성된 M×N(M, N 은 정수) 개의 P-MOS 트랜지스터를 포함한다.
또한, 상기 액티브 매트릭스(100)는 상기 P-MOS 트랜지스터의 상부에 적층되고 상기 소오스(110) 및 드레인(105)에 각각 접속되도록 패터닝된 제1 금속층(155), 제1 금속층(155)의 상부에 적층된 제1 보호층(160), 제1 보호층(160)의 상부에 적층된 제2 금속층(165), 제2 금속층(165)의 상부에 적층된 제2 보호층(170), 그리고 제2 보호층(170)의 상부에 적층된 식각 방지층(175)을 포함한다.
상기 제1 금속층(155)은 제1 신호(화상 신호)의 전달을 위하여 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하며, 상기 제2 금속층(165)은 티타늄(Ti)층 및 질화 티타늄(TiN)층으로 이루어진다.
상기 액츄에이터(205)는, 상기 식각 방지층(175) 중 아래에 제1 금속층(155)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 수평하게 형성된 지지층(185), 지지층(185)의 상부에 형성된 하부 전극(190), 하부 전극(190)의 상부에 형성된 변형층(195), 변형층(195)의 상부에 형성된 상부 전극(200), 그리고 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170) 및 제1 보호층(160)을 통하여 상기 제1 금속층(155)의 드레인 패드까지 수직하게 형성된 비어 홀(210)의 내부에 상기 하부 전극(190)과 드레인 패드가 서로 연결되도록 형성된 비어 컨택(215)을 포함한다.
상기 지지층(185)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.
상기 상부 전극(200)의 일부에는 상부 전극(200)을 균일하게 작동시켜 상부 전극(200) 중 변형층(195)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 광이 난반사 되는 것을 방지하기 위한 스트라이프(220)가 형성된다.
도 3은 도 2에 도시한 장치에 있어서 액츄에이터를 구성하는 각 층들의 두께를 모니터링하기 위한 패턴을 도시한 평면도이고, 도 4는 도 3에 도시한 패턴을 A-A' 선으로 자른 단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 테스트 패턴(230)은 하부의 기판(즉, 액티브 매트릭스(100))으로 구성된 제1 패턴(B), 상기 기판(100) 상에 순차적으로 적층된 지지층(185) 및 하부 전극(190)으로 구성된 제2 패턴(C), 상기 기판(100) 상에 순차적으로 적층된 지지층(185), 하부 전극(190) 및 변형층(195)으로 구성된 제3 패턴(D), 그리고 상기 기판(100) 상에 순차적으로 적층된 지지층(185), 하부 전극(190), 변형층(195) 및 상부 전극(200)으로 구성된 제4 패턴(E)을 포함한다.
바람직하게는, 상기 제1 패턴(B) 내지 제3 패턴(D)은 서로 인접하게 형성되며, 상기 제4 패턴(E)은 상기 제1 패턴(B) 내지 제3 패턴(D)을 둘러싸도록 형성된다. 또한, 상기 테스트 패턴(230)은 액티브 매트릭스(100)의 상부 중 액츄에이터(205)가 형성된 영역인 패널의 외곽부인 액티브 매트릭스(100) 상의 주변부에 형성되는 것이 바람직하다.
따라서, 상기 테스트 패턴(230) 중 제2 패턴(C)과 제3 패턴(D)을 비교 관찰하여 변형층(195)과 하부 전극(190) 간의 계면 효과에 따른 두께의 변화를 모니터링할 수 있으며, 상기 제3 패턴(D)과 제4 패턴(E)을 비교 관찰하여 변형층(195)과 상부 전극(200) 간의 계면 효과에 따른 두께의 변화를 모니터링할 수 있다.
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 5a 내지 도 8은 도 2 및 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 8에 있어서, 도 2 및 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 5a 및 도 5b를 참조하면, n형으로 도핑된 실리콘(Si) 웨이퍼로 이루어진 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예들 들면 실리콘 부분 산화법(LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(120)을 형성한다.
이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 방법을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, M×N(M, N은 정수) 개의 P-MOS 트랜지스터를 형성한다.
상기 P-MOS 트랜지스터가 형성된 액티브 매트릭스(100)의 상부에 산화물로 이루어진 절연막(125)을 형성한 후, 사진 식각 공정으로 상기 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화 티타늄 및 텅스텐(W) 등으로 이루어진 제1 금속층(155)을 증착한 후 상기 제1 금속층(155)을 사진 식각 공정으로 패터닝한다. 상기와 같이 패터닝된 제1 금속층(155)은 상기 MOS 트랜지스터의 드레인(105)으로부터 후에 액츄에이터(205)의 지지부인 앵커(anchor)까지 연장되는 드레인 패드를 포함한다. 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 P-MOS 트랜지스터 및 제1 금속층(155)의 드레인 패드를 통하여 하부 전극(190)에 전달된다.
상기 P-MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부에는 제1 보호층(160)이 형성된다. 제1 보호층(160)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 8000Å 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(160)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.
상기 제1 보호층(160)의 상부에는 제2 금속층(165)이 형성된다. 제2 금속층(165)을 형성하기 위하여, 먼저 티타늄을 스퍼터링하여 300Å 정도의 두께로 티타늄층을 형성한 후, 티타늄층의 상부에 질화 티타늄을 물리 기상 증착(PVD) 방법을 사용하여 적층하여 질화 티타늄층을 형성한다.
상기 제2 금속층(165)은 광원으로부터 입사되는 광이 반사층인 상부 전극(200) 뿐만 아니라, 상부 전극(200)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흐르게 되는 것을 방지한다. 이어서, 상기 제2 금속층(165) 중 후속 공정에서 비어 컨택(215)이 형성될 위치를 고려하여 사진 식각 공정을 통해 제2 금속층(165)을 식각하여 제2 금속층(165)에 개구부(166)를 형성한다.
상기 제2 금속층(165)의 상부에는 제2 보호층(170)이 형성된다. 제2 보호층(170)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께를 갖도록 형성한다. 상기 제2 보호층(170) 역시 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100) 및 액티브 매트릭스(100) 상에 형성된 결과물들이 손상을 입게 되는 것을 방지한다.
상기 제2 보호층(170)의 상부에는 식각 방지층(175)이 형성된다. 식각 방지층(175)은 상기 제2 보호층(170) 및 액티브 매트릭스(100)가 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(175)은 질화물을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.
상기 식각 방지층(175)의 상부에는 희생층(180)이 형성된다. 희생층(180)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 ２．0∼３．3㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(180)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다.
따라서, 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 상기 희생층(180)이 1．1㎛ 정도의 두께가 되도록 상기 희생층(180)의 표면을 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(180) 중 아래에 제2 금속층(165)의 개구부(166)가 형성된 부분을 식각하여 상기 식각 방지층(175)의 일부를 노출시킴으로써 액츄에이터(205)의 지지부인 앵커를 형성한다.
지지층(185)은 상기 노출된 식각 방지층(175)의 상부 및 희생층(180)의 상부에 형성된다. 지지층(185)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다.
하부 전극(190)은 상기 지지층(185)의 상부에 형성된다. 하부 전극(190)은 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속 전기 전도성을 갖는 금속 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 하부 전극(190)을 각 화소별로 분리시킴으로써 각각의 화소들에 독립적인 제1 신호가 인가되도록 한다(Iso-cutting 공정). 상기 하부 전극(190)에는 외부로부터 액티브 매트릭스(100)에 내장된 MOS 트랜지스터를 통하여 전달된 제1 신호가 인가된다.
계속하여, 사진 식각 방법을 이용하여 액티브 매트릭스(100) 상의 액츄에이터(205)가 형성될 영역인 패널의 외곽부인 액티브 매트릭스(100)의 주변부 상에 형성될 테스트 패턴(230) 영역의 상기 하부 전극(190) 및 지지층(185)을 패터닝함으로써 하부의 기판(즉, 액티브 매트릭스(100))이 노출된 제1 패턴(B)과, 상기 기판 상에 지지층(185)과 하부 전극(190)이 순차적으로 적층되어 이루어진 제2 패턴(C)을 형성한다.
도 6a 및 도 6b를 참조하면, 상기 하부 전극(190)의 상부에 PZT 또는 PLZT 등의 압전 물질로 이루어진 변형층(195)을 형성한다. 변형층(195)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다.
그리고, 상기 변형층(195)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(195)은 상부 전극(200)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(190)에 제1 신호가 인가되어 상부 전극(200)과 하부 전극(190) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
이어서, 사진 식각 공정을 통해 상기 테스트 패턴(230) 영역의 변형층(195)을 패터닝함으로써, 기판 상에 지지층(185), 하부 전극(190) 및 변형층(195)이 순차적으로 적층되어 이루어진 제3 패턴(D)을 형성한다.
도 7a 및 도 7b를 참조하면, 상부 전극(200)을 상기 변형층(195)의 상부에 형성한다. 상부 전극(200)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(200)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 상기 상부 전극(200)은 전기 전도성 및 반사성을 동시에 가지므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 사진 식각 공정을 통해 상기 테스트 패턴(230) 영역의 상부 전극(200)을 패터닝함으로써, 기판 상에 지지층(185), 하부 전극(190), 변형층(195) 및 상부 전극(200)이 순차적으로 적층되어 이루어진 제4 패턴(E)을 형성한다.
도 8을 참조하면, 상기 상부 전극(200)의 상부로부터 순차적으로 상부 전극(200), 변형층(195), 및 하부 전극(190)을 각기 소정의 화소 형상을 갖도록 패터닝한다. 이때, 상기 상부 전극(200)의 일부에는 상부 전극(200)의 작동을 균일하게 하여 상부 전극(200) 중 변형층(195)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 광이 난반사 되는 것을 방지하는 스트라이프(220)가 형성된다.
계속하여, 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170) 및 제1 보호층(160)을 차례로 식각하여 비어 홀(210)을 형성한다. 따라서, 비어 홀(210)은 상기 변형층(195)의 일측으로부터 제2 금속층(165)의 개구부(166)를 통하여 상기 제1 금속층(155)의 드레인 패드까지 형성된다. 이어서, 상기 비어 홀(210) 내에 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(215)을 형성한다.
상기 비어 컨택(215)은 상기 제1 금속층(155)의 드레인 패드와 하부 전극(190)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 드레인 패드 및 비어 컨택(215)을 통하여 하부 전극(190)에 인가된다. 이어서, 상기 지지층(185)을 소정의 화소 형상으로 패터닝한다. 그리고, 상기 희생층(180)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(225)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(155)의 드레인 패드 및 비어 컨택(215)을 통해 하부 전극(190)에 인가된다. 동시에, 외부로부터 공통 전극선을 통하여 상부 전극(200)에는 제2 신호가 인가되어 상부 전극(200)과 하부 전극(190) 사이에 전기장이 발생하게 된다.
이러한 전기장에 의하여 상부 전극(200)과 하부 전극(190) 사이에 형성된 변형층(195)이 변형을 일으킨다. 변형층(195)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(205)는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극(200)은 액츄에이터(205)의 상부에 형성되어 있으므로 액츄에이터(205)와 함께 경사진다. 이에 따라서, 상부 전극(200)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치에 의하면, 액츄에이터를 구성하는 각 층의 두께를 측정하기 위하여 실제 액츄에이터 형성 공정을 진행하면서 상기 액츄에이터와 동일 구조의 층을 적층하여 각 층의 두께를 모니터링할 수 있는 테스트 패턴을 형성한다.
상기 테스트 패턴은 하부의 기판으로 구성된 제1 패턴, 상기 기판 상에 순차적으로 적층된 지지층 및 하부 전극으로 구성된 제2 패턴, 상기 기판 상에 순차적으로 적층된 지지층, 하부 전극 및 변형층으로 구성된 제3 패턴, 그리고 상기 기판 상에 순차적으로 적층된 지지층, 하부 전극, 변형층 및 상부 전극으로 구성된 제4 패턴을 포함한다.
그러므로, 상기한 구조를 갖는 테스트 패턴을 이용하여 액츄에이터를 구성하는 각 층들 간의 계면 효과에 의해 야기되는 두께의 변화를 측정할 수 있으므로, 각 층들의 두께를 정확하게 모니터링할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (2)

  1. M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인(105)으로부터 연장되는 드레인 패드를 갖는 제1 금속층(155)을 포함하는 액티브 매트릭스(100);
    ⅰ) 상기 액티브 매트릭스(100)의 상부에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 상기 액티브 매트릭스(100)에 대하여 수평하게 형성된 지지층(185), ⅱ) 상기 지지층(185)의 상부에 형성된 하부 전극(190), ⅲ) 상기 하부 전극(190)의 상부에 형성된 변형층(195), 및 ⅳ) 상기 변형층(195)의 상부에 형성된 상부 전극(200)을 갖는 액츄에이터(205); 그리고
    상기 액티브 매트릭스(100)의 일부로 구성된 제1 패턴(B), 상기 액티브 매트릭스(100) 상에 순차적으로 적층된 지지층(185) 및 하부 전극(190)으로 구성된 제2 패턴(C), 상기 액티브 매트릭스(100) 상에 순차적으로 적층된 지지층(185), 하부 전극(190) 및 변형층(195)으로 구성된 제3 패턴(D), 그리고 상기 액티브 매트릭스(100) 상에 순차적으로 적층된 지지층(185), 하부 전극(190), 변형층(195) 및 상부 전극(200)으로 구성된 제4 패턴(E)을 가지며, 상기 액티브 매트릭스(100)의 주변부 상에 형성된 테스트 패턴(230)을 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  2. 제1항에 있어서, 상기 제1 패턴(B), 상기 제2 패턴(C), 그리고 상기 제3 패턴(D)은 서로 인접하게 형성되며, 상기 제4 패턴(E)은 상기 제1 패턴(B), 상기 제2 패턴(C) 및 상기 제3 패턴(D)을 둘러싸도록 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.
KR1019970057111A 1997-10-31 1997-10-31 박막형 광로 조절 장치 KR19990035316A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057111A KR19990035316A (ko) 1997-10-31 1997-10-31 박막형 광로 조절 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057111A KR19990035316A (ko) 1997-10-31 1997-10-31 박막형 광로 조절 장치

Publications (1)

Publication Number Publication Date
KR19990035316A true KR19990035316A (ko) 1999-05-15

Family

ID=66086349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057111A KR19990035316A (ko) 1997-10-31 1997-10-31 박막형 광로 조절 장치

Country Status (1)

Country Link
KR (1) KR19990035316A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052409A (ko) * 1997-12-22 1999-07-05 김영환 액정 표시 소자의 증착막 두께 모니터링 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052409A (ko) * 1997-12-22 1999-07-05 김영환 액정 표시 소자의 증착막 두께 모니터링 방법

Similar Documents

Publication Publication Date Title
KR19990004774A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035316A (ko) 박막형 광로 조절 장치
KR100257606B1 (ko) 변위 측정 부재를 장착한 박막형 광로 조절 장치 및 그 제조 방법
KR100256874B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256876B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256873B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256791B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256877B1 (ko) 박막형 광로 조절 장치
KR100256881B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256793B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035322A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035328A (ko) 박막형 광로 조절 장치
KR19990019076A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990019077A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990084641A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035321A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035317A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990055235A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990012822A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990002351A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19990035320A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000003887A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990043711A (ko) 박막형 광로 조절 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid