KR100256791B1 - 박막형 광로 조절 장치의 제조 방법 - Google Patents

박막형 광로 조절 장치의 제조 방법 Download PDF

Info

Publication number
KR100256791B1
KR100256791B1 KR1019970056262A KR19970056262A KR100256791B1 KR 100256791 B1 KR100256791 B1 KR 100256791B1 KR 1019970056262 A KR1019970056262 A KR 1019970056262A KR 19970056262 A KR19970056262 A KR 19970056262A KR 100256791 B1 KR100256791 B1 KR 100256791B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
forming
lower electrode
etch stop
Prior art date
Application number
KR1019970056262A
Other languages
English (en)
Other versions
KR19990034627A (ko
Inventor
엄민식
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970056262A priority Critical patent/KR100256791B1/ko
Publication of KR19990034627A publication Critical patent/KR19990034627A/ko
Application granted granted Critical
Publication of KR100256791B1 publication Critical patent/KR100256791B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

상부 전극과 하부 전극간의 전기적인 단락(short)을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시된다. 제1 및 제2 금속층이 형성된 액티브 매트릭스의 상부에 지지층, 하부 전극, 변형층 및 상부 전극을 포함하는 액츄에이터를 형성한다. 상기 하부 전극의 일측과 제1 금속층을 연결하는 제1 비어 컨택을 형성한다. 상부 전극과 하부 전극의 타측을 분리시키는 절연층을 형성한 후, 상부 전극과 제2 금속층을 연결하는 제2 비어 컨택을 형성한다. 절연층은 실리카, 아몰퍼스 실리콘, 또는 폴리 실리콘을 사용하여 형성한다. 절연층을 사용하여 제2 비어 홀 부위의 상부 전극과 하부 전극을 서로 분리시킴으로써, 비록 제2 비어 컨택 부위의 변형층에 균열이 발생하더라도 상부 전극과 하부 전극이 연결되어 상부 전극과 하부 전극 사이에 전기적인 단락(short)이 발생하는 것을 방지할 수 있다. 또한, 절연층을 개재시킴으로써 제2 비어 컨택을 통해 상부 전극을 보다 용이하게 제2 금속층에 연결하여 상부 전극과 하부 전극 사이에 안정적인 전기장을 발생시킬 수 있다.

Description

박막형 광로 조절 장치의 제조 방법
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 상부 전극을 제2 금속층에 연결시키고 상부 전극이 제2 금속층과 연결되는 부분의 상부 전극과 하부 전극 사이에 절연층(isolation layer)을 형성함으로써 상부 전극과 하부 전극간의 전기적인 단락(short)을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 이러한 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 그리고 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA 내에 장착된 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 상기 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1997년 4월 30일 대한민국 특허청에 특허 출원한 특허 출원 제97-16715호(발명의 명칭: 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 2는 도 1에 도시한 장치 중 'A' 부분을 확대한 평면도이며, 도 3a는 도 1에 도시한 장치를 B-B' 선으로 자른 단면도이며, 도 3b는 도 1에 도시한 장치를 C-C' 선으로 자른 단면도이며, 도 3c는 도 1에 도시한 장치를 D-D' 선으로 자른 단면도이다.
도 1 내지 도 3c를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(10)와 액티브 매트릭스(10)의 상부에 형성된 액츄에이터(90)를 포함한다.
M×N(M, N은 정수) 개의 MOS 트랜지스터(13)가 내장된 상기 액티브 매트릭스(10)는, 그 상부에 형성된 제1 금속층(15), 제1 금속층(15)의 상부에 형성된 제1 보호층(20), 제1 보호층(20)의 상부에 형성된 제2 금속층(25), 제2 금속층(25)의 상부에 형성된 제2 보호층(30), 그리고 제2 보호층(30)의 상부에 형성된 식각 방지층(35)을 포함한다. 제1 금속층(15)은 제1 신호(화상 신호)를 전달하기 위하여 상기 MOS 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드를 포함한다. 제2 금속층(25)은 티타늄층 및 질화 티타늄층으로 이루어진다.
상기 액츄에이터(90)는, 상기 식각 방지층(35) 중 아래에 제1 금속층(15)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(95)을 개재하여 식각 방지층(35)과 평행하게 형성된 지지층(45), 지지층(45)의 상부에 형성된 하부 전극(50), 하부 전극(50)의 상부에 형성된 변형층(55), 그리고 변형층(55)의 상부에 형성된 상부 전극(60)을 포함한다. 상기 상부 전극(60)의 일부에는 스트라이프(65)가 형성된다. 상기 스트라이프(65)는 상부 전극(60)을 균일하게 작동시켜 광원으로부터 입사되는 빛이 상기 상부 전극(60) 중 변형층(55)의 변형에 따라 변형을 일으키는 부분과 변형되지 않는 부분의 경계에서 난반사 되는 것을 방지한다.
도 3c를 참조하면, 상기 지지층(45) 중 상기 식각 방지층(35)에 접촉되는 부분의 일측에는 상부 전극(60)으로부터 변형층(55), 지지층(45), 식각 방지층(35) 및 제2 보호층(30)을 통하여 상기 제2 금속층(25)까지 수직하게 제1 비어 홀(70)이 형성된다. 제1 비어 홀(70)의 내부에는 상기 상부 전극(60)과 제2 금속층(25)을 서로 연결하는 제1 비어 컨택(75)이 형성된다. 따라서, 상부 전극(60)은 제2 금속층(25)을 통하여 이웃하는 액츄에이터의 상부 전극과 연결된다.
또한, 상기 지지층(45) 중 아래에 상기 식각 방지층(35)에 접촉되는 부분의 타측에는 상기 하부 전극(50)으로부터 지지층(45), 식각 방지층(35), 제2 보호층(30) 및 제1 보호층(20)을 통하여 상기 제1 금속층(15)의 드레인 패드까지 수직하게 제2 비어 홀(80)이 형성된다. 제2 비어 홀(80)의 내부에는 상기 하부 전극(50)과 상기 제1 금속층(15)의 드레인 패드를 서로 연결하는 제2 비어 컨택(85)이 형성된다. 따라서, 하부 전극(50)에는 액티브 매트릭스(10)에 내장된 MOS 트랜지스터, 제1 금속층(15)의 드레인 패드 및 제2 비어 컨택(85)을 통하여 제1 신호(화상 신호)가 인가된다.
도 2는 도 1에 도시한 장치 중 'A' 부분을 확대한 단면도를 도시한 것이다. 도 2를 참조하면, 상기 제1 비어 컨택(75)과 제2 비어 컨택(85)은 모두 액츄에이터(90)의 양측 지지부인 앵커(anchor)(90a)에 형성된다. 상기 제1 비어 컨택(75)이 형성된 부분의 하부 전극(50)에는 제1 비어 컨택(75)보다 큰 원형의 구멍(hole)(50a)이 형성되어 제1 비어 컨택(75)은 하부 전극(50)과 접촉되지 않는다. 또한, 도 3을 참조하면, 제2 비어 컨택(85)이 형성된 부분의 제2 금속층(25)에는 제2 비어 컨택(85)보다 큰 원형의 개구부(25a)가 형성되어 제2 비어 컨택(85)은 제2 금속층(25)과 접촉되지 않는다.
다시 도 1 및 도 3c를 참조하면, 상기 상부 전극(60)을 각각의 화소별로 스윙(swing)없이 분리하기 위하여, 하나의 액츄에이터(90)의 상부 전극(60), 변형층(55) 및 하부 전극(50)은 인접한 액츄에이터의 상부 전극, 변형층 및 하부 전극과 분리된다.
이하, 상술한 박막형 광로 조절 장치의 제조 방법을 설명한다. 먼저, 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(13)가 내장된 액티브 매트릭스(10)의 상부에 제1 금속층(15)을 형성하고, 제1 금속층(15)의 일부를 패터닝하여 그 하부에 있는 MOS 트랜지스터(13)의 게이트 부분을 노출시킨다. 따라서, 제1 금속층(15)은 MOS 트랜지스터(13)의 소오스 및 드레인과 연결된다. 상기 제1 금속층(15)은 티타늄, 질화 티타늄 및 텅스텐 등으로 구성되며 상기 트랜지스터(13)의 드레인으로부터 액츄에이터(90)의 지지부인 앵커(90a)까지 연장되는 드레인 패드를 포함한다.
상기 제1 금속층(15) 및 액티브 매트릭스(10)의 상부에는 제1 보호층(20)이 형성한다. 제1 보호층(20)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．8∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(20)은 후속하는 공정 동안 상기 MOS 트랜지스터(13)가 내장된 액티브 매트릭스(10)를 보호한다. 상기 제1 보호층(20)의 상부에는 제2 금속층(25)이 형성된다. 제2 금속층(25)은 티타늄층 및 질화 티타늄층으로 구성된다. 상기 티타늄층은 티타늄을 스퍼터링하여 300Å 정도의 두께를 가지도록 형성하며, 질화 티타늄층은 질화 티타늄을 물리 기상 증착(PVD) 방법으로 증착하여 1200Å 정도의 두께를 가지도록 형성한다. 상기 제2 금속층(25)은 광원으로부터 입사되는 빛이 반사층인 상부 전극(60) 뿐만 아니라, 상부 전극(60)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(10) 내로 광 누설 전류가 흘러 소자가 오동작을 일으키는 것을 방지한다.
이어서, 후속 공정에서 형성되는 지지층(45)이 상기 액티브 매트릭스(10) 상에 접촉되는 부분의 타측, 즉, 제2 비어 홀(80)이 형성될 위치를 고려하여, 사진 식각 공정을 이용하여 상기 제2 비어 홀(80)보다 넓게 상기 제2 금속층(25)의 일부를 식각하여 제2 금속층(25)에 구멍(25a)을 형성함으로써 그 하부의 제1 보호층(20)을 노출시킨다. 즉, 상기 제2 비어 홀(80)이 형성될 제2 금속층(25)에는 상기 제2 비어 홀(80)보다 큰 원형의 구멍(25a)이 형성된다.
이어서, 상기 노출된 제1 보호층(20) 및 제2 금속층(25)의 상부에 제2 보호층(30)을 형성한다. 상기 제2 보호층(30)은 상기 제1 보호층(20)과 동일한 물질인 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법으로 증착하여 2000Å 정도의 두께를 가지도록 형성한다. 상기 제2 보호층(30)은 제1 보호층(20)과 마찬가지로 후속하는 공정 동안 상기 MOS 트랜지스터(13)가 내장된 액티브 매트릭스(10)를 보호한다. 상기 제2 보호층(30)의 상부에는 식각 방지층(35)이 형성된다. 식각 방지층(35)은 질화물을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(35)은 후속하는 식각 공정 동안 상기 제2 보호층(30) 및 상기 트랜지스터(13)가 내장된 액티브 매트릭스(10)가 식각되는 것을 방지하는 역할을 한다. 상기 식각 방지층(35)의 상부에는 희생층(40)이 형성된다. 희생층(40)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 증착하여 2．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 상기 희생층(40)은 상기 MOS 트랜지스터(13)가 내장된 액티브 매트릭스(10)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 상기 희생층(40)이 약 1. 1㎛ 정도의 두께가 되도록 그 표면을 연마하여 평탄화시킨다.
계속하여, 액츄에이터(90)의 지지부인 앵커(90a)가 형성될 위치를 고려하여 사진 식각 공정으로 상기 희생층(40)을 패터닝함으로써, 상기 식각 방지층(35) 중 아래에 상기 제2 금속층(25)에 구멍(25a)이 형성된 부분 및 이와 인접한 부분을 노출시킨다. 상기 액츄에이터(90)의 앵커(90a)의 일측 및 타측에는 각기 후속 공정에서 제1 비어 컨택(75) 및 제2 비어 컨택(85)이 형성된다.
상기 노출된 식각 방지층(35)의 상부 및 희생층(40)의 상부에 지지층(45)을 형성한다. 지지층(45)은 질화물 또는 금속 등의 경질(rigid)의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 지지층(45)의 상부에는 하부 전극(50)이 형성된다. 하부 전극(50)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 다음에, 후속 공정에서 형성되는 제1 비어 홀(70)이 형성될 위치를 고려하여, 사진 식각 공정을 이용하여 상기 제1 비어 홀(70)보다 넓게 상기 하부 전극(50)의 일부를 식각하여 그 하부의 지지층(45)을 노출시킨다. 즉, 상기 제1 비어 홀(70)이 형성될 부분의 하부 전극(50)에는 상기 제1 비어 홀(70)보다 큰 원형의 구멍(50a)이 형성된다.
이어서, 상기 노출된 지지층(45) 및 상기 하부 전극(50)의 상부에 PZT 또는 PLZT 등의 압전 물질로 이루어진 변형층(55)을 형성한다. 상기 변형층(55)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 3000∼6000Å, 바람직하게는 4000Å 정도의 두께를 가지도록 형성한다. 그리고, 상기 변형층(55)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(55)은 상부 전극(60)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(50)에 제1 신호(화상 신호)가 인가되어 상부 전극(60)과 하부 전극(50) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
다음에, 사진 식각 공정을 이용하여 상기 변형층(55) 중 그 하부에 제2 금속층(25)의 구멍(25a)이 형성된 부분과 인접한 부분(즉, 앵커(90a)의 일측)으로부터 변형층(55), 지지층(45), 식각 방지층(35) 및 제2 보호층(30)을 순차적으로 식각함으로써 제1 비어 홀(70)을 형성한다. 따라서, 제1 비어 홀(70)은 상기 변형층(55)으로부터 제2 금속층(25)까지 수직하게 형성된다.
상기 변형층(55) 및 제1 비어 홀(70)의 상부에 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 전기 전도성 및 반사성을 갖는 금속을 사용하여 상부 전극(60)을 형성한다. 상부 전극(60)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기와 같이 금속을 스퍼터링하게 되면, 상기 금속이 제1 비어 홀(70)이 형성된 부분을 채우면서 제1 비어 컨택(75) 및 상부 전극(60)을 형성한다. 따라서, 상기 제1 비어 컨택(75)은 상부 전극(60)과 상기 제2 금속층(25)을 서로 연결한다. 상기 제1 비어 컨택(75)이 형성된 부분의 하부 전극(50)에는 제1 비어 컨택(75)보다 큰 원형의 구멍(50a)이 형성되어 있으므로, 상기 제1 비어 컨택(75)은 하부 전극(50)과 접촉되지 않는다. 상기 상부 전극(60)은 전기 전도성 및 반사성이 우수하므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 사진 식각 공정을 이용하여 상기 상부 전극(60)을 소정의 화소 형상을 갖도록 패터닝한다. 이 때, 상기 상부 전극(60)을 각 화소별로 분리하고 스윙 없이 형성하기 위하여, 하나의 액츄에이터(90)의 상부 전극(60) 중 그 아래에 상기 제1 비어 홀(70)이 형성된 부분의 일측이 인접하는 액츄에이터의 상부 전극(60) 중 후속 공정에서 형성될 제2 비어 홀(80)과 근접한 부분의 일측과 분리되도록 상기 상부 전극(60)을 패터닝한다(도 2 참조). 또한, 상술한 공정의 결과로, 상기 상부 전극(60)의 일부에는 스트라이프(65)가 형성된다. 상기 스트라이프(65)는 상부 전극(60)의 작동을 균일하게 하여 광원으로부터 입사되는 빛이 상기 상부 전극(60) 중 변형층(55)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 난반사되는 것을 방지한다.
이어서, 상기 변형층(55)을 소정의 화소 형상을 갖도록 패터닝한다. 이때, 상기 하나의 액츄에이터(90)의 변형층(55) 중 그 아래에 상기 제1 비어 홀(70)이 형성된 부분이 인접하는 액츄에이터의 변형층 중 상기 제2 비어 홀(80)이 형성된 부분과 분리되도록 상기 변형층(55)을 패터닝한다(도 2 참조). 계속하여, 상기 하부 전극(50)을 각각의 화소별로 독립된 소정의 형상을 갖도록 패터닝한 후, 상기 하부 전극(50) 중 그 아래에 제2 금속층(25)의 구멍(25a)이 형성되어 있는 부분으로부터 상기 하부 전극(50), 지지층(45), 식각 방지층(35), 제2 보호층(30), 및 제1 보호층(20)을 순차적으로 식각하여 제2 비어 홀(80)을 형성한다. 따라서, 상기 제2 비어 홀(80)은 상기 하부 전극(50)으로부터 상기 제1 금속층(15)의 드레인 패드까지 수직하게 형성된다. 상기 제2 비어 홀(80) 부근에는 상부 전극(60)이 존재하지 않기 때문에, 상기 제2 비어 홀(80)을 액츄에이터(90)의 지지부인 앵커(90a)의 넓은 부분에 걸쳐 형성할 수 있다. 다음에, 상기 제2 비어 홀(80)의 내부에 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 증착시켜 제2 비어 컨택(85)을 형성한다. 상기 제2 비어 컨택(85)은 상기 제1 금속층(15)의 드레인 패드와 하부 전극(50)을 서로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(10)에 내장된 MOS 트랜지스터(13), 드레인 패드 및 제2 비어 컨택(85)을 통하여 하부 전극(50)에 인가된다. 상기 제2 비어 컨택(85)이 형성된 부분의 제2 금속층(25)에는 제2 비어 컨택(85)보다 큰 원형의 구멍(25a)이 형성되어 있으므로, 상기 제2 비어 컨택(85)은 제2 금속층(25)과 접촉되지 않는다.
계속하여, 상기 지지층(45)을 소정의 화소 형상으로 패터닝한 후, 플루오르화 수소(HF) 증기를 이용하여 상기 희생층(40)을 식각하여 에어 갭(95)을 형성함으로써 도시한 바와 같은 액츄에이터(90)를 완성한다. 이어서, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 박막형 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호(화상 신호)는 액티브 매트릭스(10)에 내장된 MOS 트랜지스터(13), 제1 금속층(15)의 드레인 패드 및 제2 비어 컨택(85)을 통하여 하부 전극(50)에 인가된다. 이 경우, 상부 전극(60)은 제1 비어 컨택(75)을 통하여 제2 금속층(25)에 접지 되기 때문에 전류가 인가되지 않으므로 상부 전극(60)과 하부 전극(50) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(60)과 하부 전극(50) 사이의 변형층(55)이 변형을 일으킨다. 변형층(55)은 상기 전기장에 대하여 직교하는 방향으로 변형을 일으키며, 이에 따라 변형층(55)을 포함하는 상기 액츄에이터(90)는 상방으로 휘게 된다. 그러므로 액츄에이터(90) 상부의 상부 전극(60)도 같은 방향으로 휘어진다. 광원으로부터 입사되는 광은 소정의 각도로 휘어진 상부 전극(60)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치의 제조 방법에 있어서, 지지층(45)의 상부에 변형층(55)이 형성됨으로써 특히 제1 비어 컨택(75) 부위의 변형층(55)에 균열이 발생한다. 제1 비어 컨택(75) 부위의 변형층(55)에 균열이 발생할 경우, 이러한 균열을 통하여 상부 전극(60) 및 제1 비어 컨택(75)을 형성하는 동안 금속이 상기 균열을 통하여 하부 전극(50)과 연결됨으로써 결국 상부 전극(60)과 하부 전극(50) 사이에 전기적인 단락(short)이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은, 절연층(isolation layer)을 이용하여 제1 비어 컨택 부위의 상부 전극과 하부 전극을 분리시킨 후, 제1 비어 컨택을 형성함으로써 상부 전극과 하부 전극간의 전기적인 단락을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.
도 2는 도 1에 도시한 장치 중 'A' 부분을 확대한 평면도이다.
도 3a는 도 1에 도시한 장치를 B-B' 선으로 자른 단면도이다.
도 3b는 도 1에 도시한 장치를 C-C' 선으로 자른 단면도이다.
도 3c는 도 1에 도시한 장치를 D-D' 선으로 자른 단면도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5a는 도 4에 도시한 장치를 F-F' 선으로 자른 단면도이다.
도 5b는 도 4에 도시한 장치를 G-G' 선으로 자른 단면도이다.
도 5c는 도 4에 도시한 장치를 H-H' 선으로 자른 단면도이다.
도 6a 내지 도 7c는 도 5a 및 도 5b에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 액티브 매트릭스 125 : 제1 금속층
130 : 제1 보호층 135 : 제2 금속층
140 : 제2 보호층 145 : 식각 방지층
150 : 희생층 160 : 지지층
165 : 하부 전극 170 : 변형층
175 : 상부 전극 180 : 제1 비어 홀
185 : 제1 비어 컨택 190 : 제2 비어 홀
195 : 제2 비어 컨택 200 : 절연층
210 : 액츄에이터 230 : 거울
상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계; 상기 제1 금속층이 형성된 액티브 매트릭스의 상부에 보호층을 형성하는 단계; 상기 보호층의 상부에 제2 금속층을 형성한 후, 상기 제2 금속층을 패터닝하여 상기 제2 금속층 중 아래에 상기 드레인 패드가 형성된 부분에 개구부를 형성하는 단계; 상기 제2 금속층의 상부에 식각 방지층을 형성하는 단계; 상기 식각 방지층의 상부에 희생층을 형성한 후, 상기 희생층을 패터닝하여 상기 식각 방지층 중 아래에 상기 제2 금속층의 개구부가 형성된 부분 및 이와 인접한 부분을 노출시키는 단계; ⅰ) 상기 노출된 식각 방지층 및 상기 희생층의 상부에 형성되며, 상기 노출된 식각 방지층 상에 형성된 부분은 액츄에이터의 지지부인 앵커가 되는 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극, 변형층 및 상부 전극을 형성하는 단계, ⅲ) 상기 앵커의 일측 상부로부터 상기 변형층, 상기 하부 전극, 상기 지지층, 상기 식각 방지층, 상기 보호층, 그리고 상기 제2 금속층의 개구부를 통하여 상기 드레인 패드까지 제1 비어 홀을 형성한 후, 상기 제1 비어 홀의 내부에 상기 하부 전극과 상기 드레인 패드를 연결하는 제1 비어 컨택을 형성하는 단계, ⅳ) 상기 앵커의 타측 상부로부터 상기 변형층, 상기 하부 전극, 상기 지지층, 상기 식각 방지층, 그리고 상기 보호층을 통하여 상기 제2 금속층까지 제2 비어 홀을 형성한 후, 상기 제2 비어 홀의 상부로부터 상기 제2 비어 홀의 측벽 내의 하부 전극까지 절연층을 형성하는 단계, 그리고 ⅴ) 상기 상부 전극으로부터 상기 절연층, 상기 지지층, 상기 식각 방지층 및 상기 보호층을 통하여 상기 제2 금속층까지 상기 상부 전극과 상기 제2 금속층을 연결하는 제2 비어 컨택을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계; 그리고 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 절연층을 사용하여 제2 비어 홀 부위의 상부 전극과 하부 전극을 서로 분리시킴으로써, 비록 제2 비어 컨택 부위의 변형층에 균열이 발생하더라도 상부 전극과 하부 전극이 연결되어 상부 전극과 하부 전극 사이에 전기적인 단락(short)이 발생하는 것을 방지할 수 있다. 또한, 절연층을 개재시킴으로써 제2 비어 컨택을 통해 상부 전극을 보다 용이하게 제2 금속층에 연결하여 상부 전극과 하부 전극 사이에 안정적인 전기장을 발생시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 5a는 도 4의 장치를 F-F' 선으로 자른 단면도이며, 도 5b는 도 4의 장치를 G-G' 선으로 자른 단면도이며, 도 5c는 도 4의 장치를 H-H' 선으로 자른 단면도를 도시한 것이다.
도 4 내지 도 5c를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100), 액츄에이터(210), 그리고 거울(230)을 포함한다.
M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장된 상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)의 상부에 형성된 제1 금속층(125), 제1 금속층(125)의 상부에 형성된 제1 보호층(130), 제1 보호층(130)의 상부에 형성된 제2 금속층(135), 제2 금속층(135)의 상부에 적층된 제2 보호층(120), 그리고 제2 보호층(115)의 상부에 적층된 식각 방지층(125)을 포함한다. 제1 금속층(105)은, 제1 신호(화상 신호)의 전달을 위하여 상기 P-MOS 트랜지스터의 드레인(120)으로부터 액츄에이터(210)의 지지부인 앵커(210a)까지 연장되는 드레인 패드를 포함한다. 상기 제2 금속층(115)은 티타늄층 및 질화 티타늄층으로 구성된다.
상기 액츄에이터(210)는, 상기 식각 방지층(145) 중 아래에 제1 금속층(125)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(155)을 개재하여 수평하게 형성된 지지층(160), 지지층(160)의 상부에 형성된 하부 전극(165), 하부 전극(165)의 상부에 형성된 변형층(170), 그리고 변형층(170)의 상부에 적층된 상부 전극(175)을 포함한다. 또한 상기 액츄에이터(210)는, 도 15를 참조하면, 액츄에이터(210)의 지지부인 앵커(210a)의 일측에 형성된 제1 비어 컨택(185)과 앵커(210a)의 타측에 형성된 제2 비어 컨택(195)을 포함한다. 상기 제1 비어 컨택(185)은, 앵커(210a)의 일측 상의 변형층(170)으로부터 하부 전극(165), 지지층(160), 식각 방지층(145), 제2 보호층(140) 및 제2 금속층(135)의 개구부(138)를 통하여 제1 금속층(125)의 드레인 패드까지 수직하게 형성된 제1 비어 홀(180)의 내부에 상기 하부 전극(165)과 드레인 패드가 서로 연결되도록 형성된다. 상기 앵커(210a)의 타측 상의 상부 전극(175)으로부터 변형층(170), 하부 전극(165), 지지층(160), 식각 방지층(145) 및 제2 보호층(140)을 통하여 제2 금속층(135)까지 수직하게 제2 비어홀(190)이 형성된다. 상기 제2 비어홀(190) 내부에는 상기 변형층(170)으로부터 지지층(160)까지 절연층(200)이 형성되어 제2 비어홀(190) 주위의 상부 전극(175)과 하부 전극(165)을 분리한다. 제2 비어 컨택(195)은, 상부 전극(175)으로부터 상기 절연층(200), 지지층(160) 및 식각 방지층(145)을 통하여 제2 금속층(135)까지 형성되어 상기 상부 전극(175)과 제2 금속층(135)을 연결한다. 따라서, 이웃하는 액츄에이터(210)들의 상부 전극(175)들은 제2 금속층(135)을 통하여 서로 연결된다.
또한, 도 4를 참조하면, 상기 지지층(160)은 양측 지지부인 앵커(210a)로부터 평행하게 형성된 2 개의 사각형 형상의 암(arm)들의 사이에 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 지지층(160)의 사각형 형상의 평판의 상부에는 거울(230)이 형성된다. 따라서, 상기 거울(230)은 사각형의 평판의 형상을 갖는다.
이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6c는, 도 5a에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이며, 도 7a 내지 도 7c는 도 5b 에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 7a를 참조하면, n형으로 도핑된 실리콘(Si) 웨이퍼인 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예를 들면, 실리콘 부분 산화법(LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(105)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정으로 p+소오스(110) 및 드레인(120)을 형성함으로써, M×N(M, N은 정수) 개의 P-MOS 트랜지스터를 형성한다.
상기 P-MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 절연막(118)을 형성한 후, 사진 식각 공정으로 상기 소오스(110) 및 드레인(120)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화 티타늄, 텅스텐(W)과 같은 금속으로 이루어진 제1 금속층(125)을 증착한 후 제1 금속층(125)을 사진 식각 공정으로 패터닝한다. 상기와 같이 패터닝된 제1 금속층(125)은 상기 P-MOS 트랜지스터의 드레인(120)으로부터 액츄에이터(210)의 지지부인 앵커(210a)까지 연장되는 드레인 패드를 포함한다.
상기 제1 금속층(125)의 상부에는 제1 보호층(130)이 형성된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．8∼1．0㎛ 정도의 두께를 가지도록 형성한다. 제1 보호층(130)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.
상기 제1 보호층(130)의 상부에는 제2 금속층(135)이 형성된다. 제2 금속층(135)은 티타늄층 및 질화티타늄층으로 이루어진다. 상기 티타늄층은 티타늄을 스퍼터링하여 300Å 정도의 두께를 가지도록 형성하며, 상기 질화 티타늄층은 질화 티타늄을 물리 기상 증착(PVD) 방법으로 증착하여 1200Å 정도의 두께를 가지도록 형성한다. 상기 제2 금속층(135)은 광원으로부터 입사되는 광이 거울(230) 뿐만 아니라, 거울(230)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100) 내로 광전류(photo current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 후에 제1 비어 컨택(185)이 형성될 위치를 고려하여 제2 금속층(135)의 일부를 식각하여, 후에 형성되는 제1 비어 홀(180) 보다 넓게 제2 금속층(135)에 개구부(138)를 형성함으로써 제1 보호층(130)의 일부를 노출시킨다. 즉, 도 6a에 도시한 바와 같이, 후에 형성되는 액츄에이터(210)의 지지부인 앵커(210a)의 일측 하부에만 제2 금속층(135)의 개구부(138)가 형성되도록 한다.
상기 제2 금속층(135) 및 상기 노출된 제1 보호층(130)의 상부에는 제2 보호층(140)이 형성된다. 제2 보호층(140)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께를 갖도록 형성한다. 상기 제2 보호층(140)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100) 및 액티브 매트릭스(100) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다. 상기 제2 보호층(140)의 상부에는 식각 방지층(145)이 형성된다. 식각 방지층(145)은 상기 액티브 매트릭스(100) 및 제2 보호층(140)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(145)은 질화물을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다.
상기 식각 방지층(145)의 상부에는 희생층(150)이 형성된다. 희생층(150)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착 방법(APCVD)을 이용하여 2. 0∼3. 0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(130)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 상기 희생층(150)이 1. 1㎛ 정도의 두께가 되도록 상기 희생층(150)의 표면을 연마함으로써 평탄화시킨다. 계속하여, 상기 희생층(150) 중 아래에 제2 금속층(135)의 개구부(138)가 형성된 부분 및 이와 인접한 부분을 식각하여 상기 식각 방지층(145)의 일부를 노출시킴으로써, 액츄에이터(210)의 지지부인 앵커(210a)를 형성한다.
도 6b 및 도 7b를 참조하면, 지지층(160)을 상기 노출된 식각 방지층(145)의 상부 및 희생층(150)의 상부에 형성한다. 상기 지지층(160)은 질화물을 저압 화학 기상 증착 방법을 이용하여 0. 1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이 때, 지지층(160) 중 상기 노출된 식각 방지층(145) 상에 형성된 부분은 액츄에이터(210)의 지지부인 앵커(210a)가 된다.
하부 전극(165)은 상기 지지층(160)의 상부에 형성된다. 하부 전극(165)은 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속을 스퍼터링하여 0. 1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이와 동시에 하부 전극(165)을 각각의 화소별로 분리시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 하부 전극(165)을 Iso-Cutting한다. 상기 하부 전극(165)에는 외부로부터 액티브 매트릭스(100)에 내장된 MOS 트랜지스터를 통하여 제1 신호가 인가된다.
상기 하부 전극(165)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 변형층(170)이 형성된다. 변형층(170)은 졸-겔법을 이용하여 형성된 압전 물질을 스퍼터링 방법 또는 화학 기상 증착(CVD) 방법으로 증착시켜 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 갖도록 형성한다. 이어서, 급속 열처리(RTA) 방법으로 상기 변형층(170)을 구성하는 압전 물질을 열처리하여 상변이시킨다.
상부 전극(175)은 상기 변형층(170)의 상부에 형성된다. 상부 전극(175)은 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다.
도 6c 및 도 7c를 참조하면, 상기 상부 전극(175)의 상부에 제1 포토레지스트(도시되지 않음)를 스핀 코팅(spin coating) 방법으로 도포하고 패터닝한 후, 제1 포토레지스트를 마스크로 이용하여 상기 상부 전극(175)이 도 4에 도시한 바와 같이 거울상의‘ㄷ’자의 형상을 가지도록 패터닝한다. 이어서, 상기 제1 포토레지스트를 제거한 후, 상기 패터닝된 상부 전극(175) 및 변형층(170)의 상부에 제2 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 후, 제2 포토레지스트를 마스크로 이용하여 상기 변형층(170)이 상부 전극(175) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝한다(도 4 참조). 계속하여, 상기 제2 포토레지스트를 제거하고 상기 상부 전극(175), 변형층(170) 및 하부 전극(165)의 상부에 제3 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 후, 제3 포토레지스트를 마스크로 이용하여 상기 하부 전극(165)이 상기 변형층(170) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝한다.
이어서, 액츄에이터(210)의 지지부인 앵커(210a)의 일측인 아래에 제2 금속층(135)의 개구부(138)가 형성되어 있는 부분으로부터 변형층(170), 하부 전극(165), 지지층(160), 식각 방지층(145), 제2 보호층(140), 그리고 제1 보호층(130)을 차례로 식각하여 상기 변형층(170)의 일측으로부터 제1 금속층(125)의 드레인 패드까지 제1 비어 홀(180)을 형성한 후, 제1 비어 홀(180)의 내부에 텅스텐(W), 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제1 금속층(125)의 드레인 패드와 하부 전극(165)이 서로 연결되도록 제1 비어 컨택(185)을 형성한다. 그러므로, 제1 비어 컨택(185)은 제1 비어 홀(180) 내에서 상기 하부 전극(165)으로부터 드레인 패드의 상부까지 형성된다. 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(125)의 드레인 패드 및 제1 비어 컨택(185)을 통하여 하부 전극(165)에 인가된다.
또한, 액츄에이터(210)의 지지부인 앵커(210a)의 타측으로부터 변형층(170), 하부 전극(165), 지지층(160), 식각 방지층(145), 그리고 제2 보호층(140)을 차례로 식각하여 상기 변형층(170)의 타측으로부터 제2 금속층(135)까지 제2 비어 홀(190)을 형성한다. 다음에, 제2 비어 홀(190)의 측벽 및 변형층(170)의 상부에 실리카(SiO2), 아몰퍼스(amorphous) 실리콘, 또는 폴리(poly) 실리콘 등을 스퍼터링 방법 또는 저압 화학 기상 증착 방법을 사용하여 절연층(200)을 형성한 후, 상기 절연층(200)을 패터닝하여 절연층(200)이 상기 제2 비어 홀(190)의 측벽의 지지층(160)으로부터 상부 전극(175)까지 형성되도록 한다. 따라서, 상기 제2 비어 홀(190) 부위의 하부 전극(165)과 상부 전극(175)은 상기 절연층(200)에 의하여 서로 분리된다. 이어서, 상기 제2 비어 홀(190) 내부에 텅스텐(W), 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제2 금속층(135)과 상부 전극(175)이 서로 연결되도록 제2 비어 컨택(195)을 형성한다. 그러므로, 제2 비어 컨택(195)은 제2 비어 홀(190) 상의 상부 전극(175)으로부터 절연층(200), 지지층(160), 식각 방지층(145) 및 제2 보호층(140)을 통하여 제2 금속층(135)까지 형성된다. 상부 전극(175)은 상기와 같이 제2 비어 컨택(195)을 통하여 제2 금속층(135)에 연결되어 신호가 인가되지 않으므로 하부 전극(165)에 제1 신호가 인가되면 상부 전극(175)과 하부 전극(165) 사이에 전위차에 따른 전기장이 발생한다.
계속하여, 상기 패터닝된 하부 전극(165), 제1 비어 홀(180) 및 제2 비어 홀(190)의 상부에 제4 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포하고 패터닝한 후, 제4 포토레지스트를 마스크로 이용하여 지지층(160) 중 지지부인 앵커(210a)로부터 연장된 부분은 상기 하부 전극(165) 보다 약간 넓은 사각형의 형상을 가지며, 이와 일체로 형성된 지지층(160)의 중앙부는 사각형의 평판의 형상을 갖도록 패터닝한다. 즉, 도 4에 도시한 바와 같이 지지층(160)은, 앵커(210a)로부터 사각형 형상의 암들이 연장되고, 이러한 암들 사이에 보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성된 형상을 가진다. 그리고, 상기 제4 포토레지스트를 제거한다. 상기와 같이 지지층(160)이 패터닝된 결과, 희생층(150)의 일부가 노출된다.
이어서, 상기 노출된 희생층(150)의 상부 및 지지층(160)의 상부에 제5 포토레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 지지층(160)의 중앙부인 사각형 형상의 평판이 노출되도록 패터닝한다. 그리고, 상기 사각형 형상의 노출된 지지층(160)의 중앙부의 상부에 은, 백금, 또는 알루미늄 등의 반사성을 갖는 금속을 0．3∼2．0㎛ 정도의 두께로 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 증착시킨다. 계속하여, 상기 증착된 금속이 상기 사각형 형상의 노출된 지지층(160)의 중앙부와 동일한 형상을 갖도록 상기 증착된 금속을 패터닝하여 거울(195)을 형성한 후, 상기 제5 포토레지스트를 제거한다.
다음에, 상기 희생층(150)을 플루오르화 수소(HF) 증기를 사용하여 제거하여 희생층(150)의 위치에 에어 갭(155)을 형성한 후, 세정(rinse) 및 건조(dry)하여 박막형 광로 조절 장치를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 금속층(125)의 드레인 패드 및 제1 비어 컨택(185)을 통하여 하부 전극(165)에 인가된다. 이 때, 상부 전극(175)은 제2 비어 컨택(195)을 통하여 제2 금속층(135)에 연결되어 있으므로 상부 전극(175)과 하부 전극(165) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(175)과 하부 전극(165) 사이에 형성된 변형층(170)이 변형을 일으킨다. 변형층(170)이 상기 전기장에 대하여 직교하는 방향으로 수축함에 따라 지지층(160)을 포함하는 액츄에이터(210)는 소정의 각도로 휘게 된다. 광원으로부터 입사되는 광을 반사하는 거울(230)은 지지층(160)의 중앙부 상에 형성되어 있으므로 액츄에이터(210)와 함께 경사진다. 이에 따라, 거울(230)은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
상술한 바와 같이 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 절연층을 사용하여 제2 비어 홀 부위의 상부 전극과 하부 전극을 서로 분리시킴으로써, 비록 제2 비어 컨택 부위의 변형층에 균열이 발생하더라도 상부 전극과 하부 전극이 연결되어 상부 전극과 하부 전극 사이에 전기적인 단락(short)이 발생하는 것을 방지할 수 있다. 또한, 절연층을 개재시킴으로써 제2 비어 컨택을 통해 상부 전극을 보다 용이하게 제2 금속층에 연결하여 상부 전극과 하부 전극 사이에 안정적인 전기장을 발생시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계;
    상기 제1 금속층이 형성된 액티브 매트릭스의 상부에 보호층을 형성하는 단계;
    상기 보호층의 상부에 제2 금속층을 형성한 후, 상기 제2 금속층을 패터닝하여 상기 제2 금속층 중 아래에 상기 드레인 패드가 형성된 부분에 개구부를 형성하는 단계;
    상기 제2 금속층의 상부에 식각 방지층을 형성하는 단계;
    상기 식각 방지층의 상부에 희생층을 형성한 후, 상기 희생층을 패터닝하여 상기 식각 방지층 중 아래에 상기 제2 금속층의 개구부가 형성된 부분 및 이와 인접한 부분을 노출시키는 단계;
    ⅰ) 상기 노출된 식각 방지층 및 상기 희생층의 상부에 형성되며, 상기 노출된 식각 방지층 상에 형성된 부분은 액츄에이터의 지지부인 앵커가 되는 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극, 변형층 및 상부 전극을 형성하는 단계, ⅲ) 상기 앵커의 일측 상부로부터 상기 변형층, 상기 하부 전극, 상기 지지층, 상기 식각 방지층, 상기 보호층, 그리고 상기 제2 금속층의 개구부를 통하여 상기 드레인 패드까지 제1 비어 홀을 형성한 후, 상기 제1 비어 홀의 내부에 상기 하부 전극과 상기 드레인 패드를 연결하는 제1 비어 컨택을 형성하는 단계, ⅳ) 상기 앵커의 타측 상부로부터 상기 변형층, 상기 하부 전극, 상기 지지층, 상기 식각 방지층, 그리고 상기 보호층을 통하여 상기 제2 금속층까지 제2 비어 홀을 형성한 후, 상기 제2 비어 홀의 상부로부터 상기 제2 비어 홀의 측벽 내의 하부 전극까지 절연층을 형성하는 단계, 그리고 ⅴ) 상기 상부 전극으로부터 상기 절연층, 상기 지지층, 상기 식각 방지층 및 상기 보호층을 통하여 상기 제2 금속층까지 상기 상부 전극과 상기 제2 금속층을 연결하는 제2 비어 컨택을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계; 그리고
    상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 절연층을 형성하는 단계는, 실리카(SiO2), 아몰퍼스(amorphous) 실리콘 및 폴리(poly) 실리콘으로 이루어진 그룹 중에서 선택된 어느 하나를 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  3. 제1항에 있어서, 상기 절연층을 형성하는 단계는, 스퍼터링 방법 또는 저압 화학 기상 증착 방법을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970056262A 1997-10-30 1997-10-30 박막형 광로 조절 장치의 제조 방법 KR100256791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970056262A KR100256791B1 (ko) 1997-10-30 1997-10-30 박막형 광로 조절 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970056262A KR100256791B1 (ko) 1997-10-30 1997-10-30 박막형 광로 조절 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990034627A KR19990034627A (ko) 1999-05-15
KR100256791B1 true KR100256791B1 (ko) 2000-05-15

Family

ID=19523738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970056262A KR100256791B1 (ko) 1997-10-30 1997-10-30 박막형 광로 조절 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100256791B1 (ko)

Also Published As

Publication number Publication date
KR19990034627A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100256791B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100270990B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100265943B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256880B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100276664B1 (ko) 박막형 광로조절 장치 및 그 제조 방법
KR100276665B1 (ko) 박막형 광로조절 장치 및 그 제조방법_
KR100270992B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100276667B1 (ko) 박막형 광로조절 장치 및 그 제조방법_
KR100271003B1 (ko) 박막형 광로 조절 장치
KR100256793B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256881B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257606B1 (ko) 변위 측정 부재를 장착한 박막형 광로 조절 장치 및 그 제조 방법
KR19990084641A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990058703A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000003887A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990055235A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990043711A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990039329A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990058709A (ko) 박막형 광로 조절 장치
KR20000044181A (ko) 박막형 광로조절 장치의 제조 방법
KR20000004799A (ko) 박막형 광로 조절 장치
KR19990035325A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990035328A (ko) 박막형 광로 조절 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee