KR19990049615A - 칩트랜스 및 제조방법 - Google Patents

Abstract

본 발명의 칩인덕터는 자성체와, 자성체 내부에 형성된 1차코일과, 1차코일과 횡으로 배열된 서로 다른 권선으로 이루어진 복수의 2차코일로 이루어져 1차코일에 전압이 인가되면 복수의 2차코일에 서로 다른 값의 기전력이 유도된다. 각 코일은 입력단자는 동일한 평면상에 형성되며, 출력단자는 상기한 입력단자가 형성되는 평면과 평행한 평면에 형성된다.

Description

칩트랜스 및 제조방법

본 발명은 칩트랜스에 관한 것으로, 특히 자성체 내부에 1차 코일과 횡으로 배열되며 권선수를 서로 달리하는 복수의 2차 코일을 형성하여 다양한 기전력을 유도할 수 있는 적층 칩트랜스 및 제조방법에 관한 것이다.

최근에 전자 및 통신기기의 발달에 따라 전자 및 통신제품의 경박단소화가 추진되고 있으며, 또한 부품의 경박단소와와 기판의 정밀화와 정세화가 주요 과제로 부각되고 있다. 이에 따라 칩트랜스 역시 경박단소화가 필수적으로 요구되고 있는데, 종래의 칩트랜스는 1차코일에 의해 형성된 자속에 의해 기전력을 유도하는 2차코일이 하나만 형성되어 있기 때문에, 다양한 값의 기전력을 유도하기 위해서는 여러개의 칩트랜스가 필요한 실정이었다.

도 1은 종래의 칩트랜스를 나타내는 도면이다. 도면에 나타낸 바와 같이, 자성체(1) 내부에는 서로 다른 권선수의 1차코일(3) 및 2차코일(5)이 상하에 형성되어 있으며, 자성체(1) 외부에는 상기한 1차코일(3)과 2차코일(5)을 PCB에 접속시키는 1차코일단자(7) 및 2차코일단자(9)가 형성되어 있다. 1차코일(3)에 전압이 인가됨에 따라 1차코일(3)에는 자속이 형성되며, 이 자속이 2차코일(5)의 루프를 통과하여 2차코일(5)에 기전력이 발생한다. 이때, 1차코일(3)의 권선수를 N₁이라 하고 2차코일(5)의 권선수를 N₂라고 하면, 상기한 권선수의 비에 따라 기전력이 변하기 때문에, 2차코일(5)의 권선수를 조정함으로써 원하는 기전력을 얻을 수 있게 된다.

도면에는 코일을 연속적인 도선으로 표시되어 있지만, 실제의 칩트랜스에서는 자성체층을 사이에 두고 금속이 적층되어 코일이 형성된다. 코일이 상하로 형성되는 종래의 칩트랜스에는 도 1(a)에 나타낸 바와 같이 일반적으로 2개의 코일만이 형성될 수 있다. 그 이유는 칩트랜스의 단자가 자성체의 한면에 하나만 형성되기 때문이다. 칩트랜스는 도 1(b)의 화살표방향으로 PCB에 장착되기 때문에, 칩트랜스 내부에 3개 이상의 코일이 상하로 적층되면, 각 코일의 단자가 단락된다. 이것은 칩트랜스가 하나의 유도기전력만을 유도할 수 있음을 의미한다.

상기한 바와 같이, 종래의 칩트랜스에서는 오직 하나만의 유도기전력이 유도되기 때문에, 이것을 고집적화되고 소형화된 회로내에 사용하기에 적절하지 않게 된다.

또한, 제조방법에 있어서도, 코일을 적층하기 위해서는 전극의 증착시 복수의 층을 적층하여 2차코일(4)을 형성한 후 다시 복수의 층을 적층하여 1차코일(5)을 형성하기 때문에 제조공정이 복잡해지게 되며, 그 결과 제조비용이 증가하고 수율이 저하되는 문제가 있었다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 자성체 내부에 1차코일과 횡으로 배열되는 서로 다른 권선을 갖는 복수의 2차코일을 형성하여 1차코일에 전압이 인가됨에 따라 복수의 기전력을 유도하는 칩트랜스를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 인접하는 코일을 동일한 평면상에 적층함으로서 공정이 간단하고 제조비용이 절감된 칩트랜스 제조방법을 제공하는 것이다

상기한 목적을 달성하기 위해, 본 발명의 칩트랜스는 자성체와, 상기한 자성체 내부에 형성된 1차코일과, 상기한 1차코일과 횡으로 배열된 서로 다른 권선으로 이루어진 복수의 2차코일로 이루어진다. 각 코일은 입력단자는 동일한 평면상에 회으로 배열되며, 출력단자는 상기한 입력단자가 형성되는 평면과 평행한 평면에 역시 횡으로 배열된다..

또한, 칩트랜스의 제조방법은 베이스시트 위에 금속을 증착하여 1차코일의 일부분을 형성하는 단계와, 상기한 1차코일 위에 홀이 형성된 제1자성체층을 상기한 베이스시트 위에 형성하는 단계와, 상기한 베이스시트 위의 1차코일의 일부분과 홀을 통해 접속되어 1회의 권선을 형성하는 1차코일의 나머지 부분 및 2차코일의 일부분을 상기한 제1자성체층 위에 형성하는 단계와, 상기한 1차코일 및 2차코일 위에 홀이 형성된 제2자성체층을 상기한 제1자성체 위에 형성하는 단계와, 1차코일의 일부분, 상기한 제1자성체층 위의 코일과 홀을 통해 접속되어 1회의 권선을 형성하는 2차코일의 일부분 및 3차코일의 일부분을 상기한 제2자성체층 위에 형성하는 단계와, 상기한 1차코일, 2차코일 및 3차코일 위에 홀이 형성된 제3자성체층을 상기한 제2자성체층 위에 형성하는 단계와, 상기한 제3자성체층 위에 전극을 형성하고 자성체층을 다시 형성하는 공정을 반복하여 서로 다른 권선수의 전극을 형성하는 단계와, 상기한 자성체 위에 커버시트를 도포하는 단계로 구성된다.

도 1(a)은 종래의 칩트랜스를 나타내는 도면.

도 1(b)는 종래 칩트랜스의 단자를 나타내는 도면.

도 2(a)는 본 발명에 따른 칩트랜스를 나타내는 도면.

도 2(b)는 본 발명에 따른 칩트랜스의 단자를 나타내는 도면.

도 3은 본 발명에 따른 칩트랜스의 제조방법을 나타내는 도면.

* 도면의 주요부분에 대한 부호의 설명 *

101 : 자성체 103 : 1차코일

104 : 2차코일 105 : 3차코일

107a,108a,109a : 입력단자 107b,108b,109b : 출력단자

120 : 베이스시트 125 : 홀

130 : 커버시트

이하, 첨부한 도면을 참조하여 본 발명의 칩트랜스를 상세히 설명한다.

도 2는 본 발명에 따른 칩트랜스를 나타내는 도면으로, 그 기본적인 개념은 상하로 코일을 적층하던 종래의 칩트랜스와는 달리 코일을 횡으로 형성하는 것이다.

도 2(a)에 나타낸 바와 같이, 자성체(101)의 제1영역(I)에는 코일이 도면의 배면에서 입력되고 정면으로 출력되어 1차코일(103)이 형성되며, 그 양옆의 제2영역(II)과 제3영역(III)에 각각 코일이 역시 배면에서 입력되고 정면으로 출력되어 2차코일(104) 및 3차코일(105)을 형성한다. 1차코일(103)의 권선수는 N₁이고 2차코일(104)과 3차코일(105)의 권선수는 각각 N₂및 N₃로서, 1차코일(103)에 전압이 인가되면, 상기한 1차코일(103)의 루프 내부에 자속 φ₁이 형성되며, 이 자속이 2차코일(104)과 3차코일(105)에도 루프를 형성한다.

2차코일(104) 및 3차코일(105)에 유도되는 기전력은 코일의 턴수에 비례하므로, 각 코일의 턴수를 변화시킴으로써 여러 값의 원하는 기전력을 얻을 수 있게 된다. 이때, 도면에는 1차코일과 2개의 2차코일만이 도시되어 있지만, n개의 2차코일을 형성하는 것도 물론 가능하다.

각 코일(103,104,105)의 입력단과 출력단은 서로 다른 평면상에 형성되어 도 2(b)에 나타낸 바와 같이 각 코일의 입력단자(107a,108a,109a)는 동일 평면상에 형성되며 출력단자(107b,108b,108c)가 상기한 입력단자(107a,108a,109a)가 형성된 평면과 평행한 평면에 형성된다. 도면에 나타낸 바와 같이, 각 단자들은 평면상에 평행하게 배열되어 단락이 발생하지 않는다.

상기한 칩트랜스는 그 두께가 약 500μm로서, 산화철(Fe₂O₂)과 같은 자성체를 도포하고 Ag와 같은 금속을 증착하여 전극을 형성한 후, 다시 자성체를 도포하고 전극을 형성하는 과정을 반복하여 제조된다. 이러한 적층에 의해 전극이 나선형의 코일을 형성한다. 상기한 자성체의 도포 및 전극의 형성은 코일의 권선수에 따라 달라진다.

도 3은 본 발명의 칩트랜스를 제조하는 방법을 나타내는 도면이다. 도면에서는 코일의 권선수가 각각 N₁=2, N₂=3, N₃=1인 칩트랜스를 나타낸다. 우선, 도 3(a)에 나타낸 바와 같이, 세라믹분말과 접착제가 혼합된 분말을 테이프캐스팅(tape casting)방법으로 약 50μm의 두께로 형성하고 이를 10장 합착하여 약 500μm의 베이스시트(base sheet;120)를 형성한 후 Ag와 같은 금속을 증착하여 2차코일(104)의 일부분, 즉 2차전극의 일부분을 형성한 후, 40∼50μm의 자성체(101)를 도포한 후 상기한 2차전극(104) 위에 홀(125)을 형성한다. 도면에서는 설명의 편의를 위해 전극(104)이 형성된 베이스시트(120)와 홀(125)이 형성된 자성체를 분리해서 도시했지만, 실제는 상기한 베이스시트(120) 위에 자성체가 도포된다. 이어서, 도 3(b)에 나타낸 바와 같이 자성체(101) 위에 다시 금속을 증착하여 1차전극(103)과 2차전극(104)의 일부분을 형성한다. 2차전극(104)을 형성할 때, 상기한 홀(125)에도 금속이 증착되어 상기한 베이스시트(120) 위의 전극과 전기적으로 접속된다. 자성체(101) 위의 2차전극(104)은 반원의 형상으로 형성되어 상기한 베이스시트(120) 위에 형성된 전극과 함께 1회의 권선을 형성한다. 그 후, 상기한 자성체(101) 위에 다시 자성체를 도포하고 1차전극(103)과 2차전극(104) 위에 홀(125)을 형성한다.

이후, 도 2(c)에 나타낸 바와 같이, 자성체(101) 위에 1차전극(103), 2차전극(104) 및 3차전극(105)을 형성하고 자성체를 도포한 후 전극(103,104,105) 위에 홀을 형성한다. 상기한 전극의 형성에 의해 1차전극(103)이 1회의 권선을 형성한다.

이어서, 도 2(d)에 나타낸 바와 같이, 상기한 전극형성공정과 자성체도포공정을 반복하면 2차전극(104)이 2회의 권선을 형성하고 3차전극(105)이 1회의 권선을 형성한다. 도 2(e)에 나타낸 바와 같이, 다시 전극형성공정과 자성체도포공정을 반복하여 1차전극(103)과 2차전극(104)의 일부분을 증착하면, 1차전극(103)이 2회의 권선을 형성한다. 그 후, 도 2(f)에 나타낸 바와 같이, 자성체(101) 위에 전극을 형성하여 2차전극(104)의 3회 권선을 형성한 후 커버시트(130)를 도포하여 칩트랜스를 완성한다.

상기한 바와 같이, 본 발명의 칩트랜스를 형성하는 공정에서는 전극의 일부분을 적층할 때, 인접하는 전극이 동일한 층에 한 번의 공정에 의해 형성되기 때문에, 제조공정이 간단해짐을 알 수 있다.

본 발명은 상기한 바와 같이, 자성체내에 1차코일과 권선수가 다른 복수의 2차코일이 횡으로 배열되어 있기 때문에, 다른 값의 기전력을 유도할 수 있게 된다. 또한, 제조공정에 있어서도, 전극의 적층시 동일한 층에 인접하는 전극을 동시에 형성할 수 있기 때문에 제조공정이 간단하게 되어 제조비용이 절감됨과 동시에 수율이 대폭 향상된다.

Claims (4)

1. 자성체;

   상기한 자성체 내에 형성된 1차 코일; 및

   상기한 1차코일과 횡으로 배열되어 1차코일에 인가되는 전압에 따라 기전력을 유도하는 적어도 하나의 2차코일로 구성된 칩트랜스.
2. 제1항에 있어서, 상기한 1차코일과 2차코일의 입력단자 및 출력단자가 각각 서로 평행하는 자성체의 동일 평면상에 횡으로 배열된 것을 특징으로 하는 칩트랜스.
3. 제1항에 있어서,상기한 2차코일이 1차코일에 인가되는 전압에 따라 서로 다른 기전력을 유도하는 권선수가 서로 다른 복수의 코일로 구성된 것을 특징으로 하는 칩트랜스.
4. 베이스시트 위에 금속을 증착하여 1차전극의 일부분을 형성하는 단계;

   상기한 1차전극 위에 홀이 형성된 제1자성체층을 상기한 베이스시트 위에 형성하는 단계;

   상기한 1차전극의 일부분과 홀을 통해 접속되어 1회의 권선을 형성하는 1차전극의 나머지 부분과 2차전극의 일부분을 상기한 제1자성체층 위에 형성하는 단계;

   상기한 1차전극 및 2차전극 위에 홀이 형성된 제2자성체층을 상기한 제1자성체 위에 도포하는 단계;

   1차전극의 일부분과, 상기한 제1자성체층 위의 전극과 홀을 통해 접속되어 1회의 권선을 형성하는 2차전극의 일부분 및 3차전극의 일부분을 상기한 제2자성체응 위에 형성하는 단계;

   상기한 1차전극, 2차전극 및 3차전극 위에 홀이 형성된 제3자성체층을 상기한 제2자성체층 위에 형성하는 단계;

   상기한 제3자성체층 위에 전극을 형성하고 자성체층을 다시 형성하는 공정을 반복하여 서로 다른 권선수의 전극을 형성하는 단계; 및

   상기한 자성체 위에 커버시트를 도포하는 단계로 구성된 칩트랜스 제조방법.