KR19990043139A - 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한몰드구조 - Google Patents

칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한몰드구조 Download PDF

Info

Publication number
KR19990043139A
KR19990043139A KR1019970064126A KR19970064126A KR19990043139A KR 19990043139 A KR19990043139 A KR 19990043139A KR 1019970064126 A KR1019970064126 A KR 1019970064126A KR 19970064126 A KR19970064126 A KR 19970064126A KR 19990043139 A KR19990043139 A KR 19990043139A
Authority
KR
South Korea
Prior art keywords
package
mold
ball grid
circuit board
printed circuit
Prior art date
Application number
KR1019970064126A
Other languages
English (en)
Other versions
KR100260993B1 (ko
Inventor
김성진
Original Assignee
김규현
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체 주식회사 filed Critical 김규현
Priority to KR1019970064126A priority Critical patent/KR100260993B1/ko
Publication of KR19990043139A publication Critical patent/KR19990043139A/ko
Application granted granted Critical
Publication of KR100260993B1 publication Critical patent/KR100260993B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조에 관한 것으로, 최근 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 패키지의 크기를 반도체칩의 크기로 축소하여 경박단소화 함은 물론, 반도체 패키지의 고집적화 및 고성능화 할 수 있도록 된 CSP(Chip Scale Package ; 칩 스케일 패키지)가 개발되었고, 이러한 CSP의 대표적인 소형 패키지로서는 CABGA(Chip Array Ball Grid Array ; 칩 어레이 볼 그리드 어레이 패키지)가 있는데, 상기 CABGA는 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판의 모든 유니트를 전부 감싸도록 몰드 할 때, 상기한 인쇄회로기판 상에 형성되는 각각의 패키지가 서로 구분되도록 경계홈을 형성하여 몰드함으로서 패키지의 불량을 방지할 수 있도록 된 것이다.

Description

칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조
본 발명은 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조에 관한 것이다.
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 패키지의 크기를 반도체칩의 크기로 축소하여 경박단소화 함은 물론, 반도체 패키지의 고집적화 및 고성능화 할 수 있도록 된 CSP(Chip Scale Package ; 칩 스케일 패키지)가 개발되었다.
이러한 CSP의 대표적인 소형 패키지로서는 CABGA(Chip Array Ball Grid Array ; 칩 어레이 볼 그리드 어레이 패키지)가 있는데, 상기한 CABGA는 다열로 된 매트릭스 타입의 인쇄회로기판이 사용된다. 상기한 인쇄회로기판은 각 유니트가 매트리스 형태로 배열되어 있는 상태에서 각 유니트를 동시에 감싸도록 한번에 몰딩한 후에 소잉공정에서 싱글레이션 하여 최종 소자(패키지)를 얻는다.
즉, 반도체 패키지의 몰드공정(열경화성수지를 이용하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 공정)이 완료된 후에 소잉(Sawing)공정이 이루어져 싱글레이션을 한다.
상기한 몰드공정은 각각의 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판 상에 도 1a와 같이 각각의 유니트를 모두 감싸도록 봉지재(2)로 한번에 몰드한 다음에, 소잉공정에서 다이아몬드 블레이드(Diamond Blade)로 가상선(L)으로 도시된 라인을 따라 싱글레이션하여 도 1b와 같은 최종 소자(패키지)(3)를 얻는다.
그러나, 도 2에서와 같이 싱글레이션 되는 각각의 패키지(3) 간격(t)은 0.22mm 정도로 매우 좁기 때문에 싱글레이션 된 최종 소자(패키지)(3)가 조금만 부딪혀도 도 3에 도시된 바와같은 불량이 발생되는 것이다. 즉, 싱글레이션 된 최종 소자는 직사각형으로 형성되고, 그 간격도 매우 좁음으로서 싱글레이션 된 패키지 끼리 서로 부딪히면서 각진 부분이 깨짐으로서 불량이 발생되는 문제점이 있었던 것이다.
또한, 이러한 칩 어레이 볼 그리드 어레이 패키지를 몰드하기 위한 종래의 몰드금형은, 도 4에 도시된 바와같은 인쇄회로기판(1)의 각 유니트를 동시에 감쌀 수 있는 캐비티(9)가 형성되어 있음으로서, 이러한 몰드금형(8)을 이용한 몰드시에는 하나의 캐비티(9) 내에 매트릭스 탑입으로 배열된 각 유니트가 전부 위치되어 한번에 몰드함으로서 불량이 발생될 수 있었던 것이다. 즉, 몰드를 위한 봉지재의 유입시 와이어 스위핑(Wire Sweeping)이 발생되거나, 또는 봉지재가 전부 채워지지 않는 등의 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판의 모든 유니트를 전부 감싸는 칩 어레이 볼 그리드 어레이 패키지의 몰드구조에 있어서, 상기한 몰드구조는 인쇄회로기판 상에 형성되는 각각의 패키지가 서로 구분되도록 경계홈을 형성하여 몰드함으로서 패키지의 불량을 방지할 수 있도록 된 칩 어레이 볼 그리드 어레이 패키지의 몰드구조를 제공함에 있다.
도 1a와 도 1b는 종래의 칩 어레이 볼 그리드 어레이 패키지의 몰드구조를 나타낸 사시도로서,
도 1a는 싱글레이션 되기 전의 상태를 나타낸 사시도
도 1b는 싱글레이션 된 최종 소자(패키지)의 사시도
도 2는 종래의 칩 어레이 볼 그리드 어레이 패키지의 싱글레이션 되는 상태를 나타낸 단면도
도 3은 종래의 칩 어레이 볼 그리드 어레이 패키지의 싱글레이션 된 최종 소자의 불량을 나타낸 평면도
도 4는 종래의 칩 어레이 볼 그리드 어레이 패키지의 몰드금형을 도시한 단면도
도 5a와 도 5b는 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 몰드구조를 나타낸 사시도로서,
도 5a는 싱글레이션 되기 전의 상태를 나타낸 사시도
도 5b는 싱글레이션 된 최종 소자(패키지)의 사시도
도 6은 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 싱글레이션 되는 상태를 나타낸 단면도
도 7은 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 몰드금형을 도시한 단면도
* 도면의 주요부분에 대한 부호의 설명
1 - 인쇄회로기판 2 - 봉지재
3 - 최종 소자(패키지) 4 - 경계홈
8 - 몰드금형 9 - 캐비티
9' - 돌출턱
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 5a와 도 5b는 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 몰드구조를 나타낸 사시도로서, 도 5a는 싱글레이션 되기 전의 상태를 나타낸 사시도이고, 도 5b는 싱글레이션 된 최종 소자의 사시도이다.
도시된 바와같이 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판(1)의 모든 유니트를 전부 감싸는 칩 어레이 볼 그리드 패키지(CABGA)의 몰드구조에 있어서, 상기한 인쇄회로기판(1)의 유니트와 유니트를 구분하도록 그 사이에 경계홈(4)을 형성하여 상기한 인쇄회로기판(1) 상의 패키지(3)와 패키지(3)가 서로 구분되도록 봉지재(2)로 몰드된 것이다.
이와같이 몰드된 상태에서 상기한 경계홈(4)을 따라 싱글레이션 하여 도 4b와 같은 최종 소자(패키지)(3)를 얻는 것이다. 도면 중 미설명 부호 5는 반도체칩, 6은 와이어, 7은 솔더볼을 도시한 것이다.
도 6는 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 싱글레이션 되는 상태를 나타낸 단면도로서, 도시된 바와같이 싱글레이션 되는 인쇄회로기판(1) 상의 각각의 패키지 간격(t)이 0.22mm 정도로 매우 좁아도 된 최종 소자(패키지)(3) 끼리 부딪히는 것을 방지한다. 즉, 싱글레이션 된 최종 소자(패키지)(3)의 몰드된 부분이 사다리꼴 형상으로 형성되어 있음으로서 싱글레이션 된 패키지의 몰드된 부분 끼리 서로 부딪히는 것을 방지할 수 있다. 또한, 몰드된 부분의 각 모서리부에서 발생하는 응력을 약화시킬 수 있는 효과도 있다.
도 7은 본 발명에 따른 칩 어레이 볼 그리드 어레이 패키지의 몰드금형을 도시한 단면도이다. 도시된 바와같이 본 발명에 따른 몰드금형은, 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판의 모든 유니트를 전부 감싸도록 봉지재가 채워질 수 있는 캐비티(9)가 형성된 칩 어레이 볼 그리드 패키지(CABGA)용 몰드금형(8)에 있어서, 상기한 몰드금형(8)의 캐비티(9)내에는 상기한 인쇄회로기판(1)의 유니트와 유니트를 구분지면서 몰드될 수 있는 돌출턱(9')을 더 형성하되, 상기한 돌출턱(9')에 의해 매트릭스 타입으로 다수개의 캐비티(9)가 형성된 것이다.
이러한 몰드금형(8)을 이용하여 몰드공정을 하게 되면, 상기한 돌출턱(9')에 의해 인쇄회로기판(1)의 각 유니트와 유니트를 구분되면서 몰드되어 상기의 효과를 달성할 수 있다. 즉, 상기한 돌출턱(9')에 의해 하나의 캐비티(9)가 매트릭스 탕비의 캐비티(9)로 구분 형성됨으로서, 몰드된 후에는 인쇄회로기판(1)의 유니트와 유니트를 구분하는 경계홈(4)이 형성되는 것이다.
이상의 설명에서 알 수 있듯이 본 발명의 칩 어레이 볼 그리드 어레이 패키지의 몰드구조에 의하면, 다열로 된 매트릭스 타입의 인쇄회로기판의 모든 유니트를 전부 감싸도록 몰드할 때, 상기한 몰드된 부분은 인쇄회로기판 상에 형성되는 각각의 패키지가 서로 구분되도록 경계홈(4)을 형성하여 몰드함으로서 패키지의 불량을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판의 모든 유니트를 전부 감싸도록 봉지재가 채워질 수 있는 캐비티(9)가 형성된 칩 어레이 볼 그리드 패키지(CABGA)용 몰드금형(8)에 있어서, 상기한 몰드금형(8)의 캐비티(9)내에는 상기한 인쇄회로기판(1)의 유니트와 유니트를 구분지면서 몰드될 수 있는 돌출턱(9')을 더 형성하되, 상기한 돌출턱(9')에 의해 매트릭스 타입으로 다수개의 캐비티(9)가 형성된 것을 특징으로 하는 칩 어레이 볼 그리드 어레이 패키지의 몰드금형.
  2. 각 유니트가 매트릭스 타입으로 형성되어 있는 인쇄회로기판의 모든 유니트를 전부 감싸는 칩 어레이 볼 그리드 패키지(CABGA)의 몰드구조에 있어서, 상기한 인쇄회로기판(1)의 유니트와 유니트를 구분하도록 그 사이에 경계홈(4)을 형성하여 상기한 인쇄회로기판(1) 상의 패키지와 패키지가 서로 구분되도록 몰드된 것을 특징으로 하는 칩 어레이 볼 그리드 어레이 패키지의 몰드구조.
KR1019970064126A 1997-11-28 1997-11-28 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조 KR100260993B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970064126A KR100260993B1 (ko) 1997-11-28 1997-11-28 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064126A KR100260993B1 (ko) 1997-11-28 1997-11-28 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조

Publications (2)

Publication Number Publication Date
KR19990043139A true KR19990043139A (ko) 1999-06-15
KR100260993B1 KR100260993B1 (ko) 2000-07-01

Family

ID=19525956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064126A KR100260993B1 (ko) 1997-11-28 1997-11-28 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조

Country Status (1)

Country Link
KR (1) KR100260993B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035284A (ko) * 2000-11-06 2002-05-11 이중구 칩 스케일 패키지용 스트립
KR100401147B1 (ko) * 2001-01-03 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
KR100418512B1 (ko) * 2002-03-20 2004-02-14 삼성테크윈 주식회사 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952437B1 (ko) 2008-07-16 2010-04-14 한국단자공업 주식회사 몰딩용 케이스
KR101002687B1 (ko) 2008-07-21 2010-12-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128976B2 (ja) * 1992-07-31 2001-01-29 ソニー株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035284A (ko) * 2000-11-06 2002-05-11 이중구 칩 스케일 패키지용 스트립
KR100401147B1 (ko) * 2001-01-03 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
KR100418512B1 (ko) * 2002-03-20 2004-02-14 삼성테크윈 주식회사 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법

Also Published As

Publication number Publication date
KR100260993B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
US8003448B2 (en) Semiconductor package and method for producing the same
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US6740961B1 (en) Lead frame design for chip scale package
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US20010016400A1 (en) Method of making wafer level chip scale package
US20060234426A1 (en) Leadframe with encapsulant guide and method for the fabrication thereof
US6857865B2 (en) Mold structure for package fabrication
KR100260993B1 (ko) 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조
KR0179834B1 (ko) 컬럼형 패키지
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
KR100251862B1 (ko) 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법
CN110349918B (zh) 半导体封装结构及其制造方法
KR100278760B1 (ko) 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치
US7326590B2 (en) Method for manufacturing ball grid array package
KR0178626B1 (ko) 반도체 패키지의 제조방법 및 그 구조
KR100258603B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
KR960000462Y1 (ko) 기판 반도체 장치
KR0119089Y1 (ko) 볼 그리드 어레이 반도체 장치
KR20000040585A (ko) 워피지 방지용 성형 금형
KR20090085254A (ko) 반도체 패키지 몰딩시 금선의 오버랩 방지를 위한인쇄회로기판
KR20220001674A (ko) Ｐｕｎｃｈ와 ｓａｗｎ 방식의 분리를 혼용하여 리드를 구비한 ｑｆｎ/ｄｆｎ 패키지
KR20010000254U (ko) 반도체 장치용 기판
KR20000006438U (ko) 반도체 볼 그리드 어레이 패키지의 몰딩장치
JPH039538A (ja) 半導体装置用樹脂封止金型

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070412

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee