KR19990041744A

KR19990041744A - 화소 결함 보정 회로

Info

Publication number: KR19990041744A
Application number: KR1019970062397A
Authority: KR
Inventors: 박종배
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1997-11-24
Filing date: 1997-11-24
Publication date: 1999-06-15

Abstract

본 발명은 화소 결함 보정 회로에 관한 것으로 특히, 디지털 입력 신호에서 화소 결함 위치를 판단하여 보정이 필요한 경우 검출된 위치 정보를 판독하여 결함 화소를 보정함으로써 카메라의 성능을 향상시킴은 물론 제조시 화소 누락 결함 검사에 소요되는 비용을 절감하도록 창안한 것이다. 이러한 본 발명은 클럭(CLK)에 동기되어 화소 입력 데이터를 저장하고 절환신호(SDCR)에 의해 결함 화소를 보정하는 메모리부(210)와, 이 메모리부(210)를 점검하여 화소 결함 여부에 따라 검출신호(SDEF)를 출력하는 결함 검출부(220)와, 검출/보정선택신호(SEL), 보정제어신호(SCRR) 및 상기 결함 검출신호(SDEF)를 연산하여 절환신호(SDCR) 및 위치선택신호(SCNT)를 출력하는 보정 제어부(230)와, 이 보정 제어부(230)의 위치선택신호를 입력받아 계수 동작을 수행함에 의해 위치저장신호(SMEM)를 출력하는 저장위치 선택부(240)와, 이 저장위치 선택부(240)의 위치 저장신호(SMEM)에 인에이블되어 수직,수평 위치 계수값(VCNT)(HCNT)을 저장하는 결함 위치 저장부(260)와, 이 결함위치 저장부(260)의 리드/라이트 동작을 제어하는 리드/라이트 제어부(260)와, 상기 결함위치 저장부(260)의 수직,수평 위치 저장값(SODV) (SODH)이 수직,수평위치 계수부(290)(280)의 수직,수평위치 계수값(VCNT)(HCNT)과 각기 일치하는 경우 보정제어신호(SCRR)를 출력하는 보정신호 발생부(270)으로 구성함을 특징으로 한다.

Description

화소 결함 보정 회로

본 발명은 이미지 센서에 관한 것으로 특히, 비디오 카메라와 같은 영상 처리 장치에 있어서 화소 결함 보정 회로에 관한 것이다.

일반적으로 영상 처리 장치에 구비되는 메모리부는 도1 의 블럭도에 도시된 바와 같이, 클럭(CLK)에 동기되어 입력 데이터(Di)를 저장한 후 상기 클럭(CLK)에 동기되어 출력 데이터(Do)를 전송하도록 n개의 메모리(101-1∼101-n)가 직렬 접속되어 구성된다.

이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.

이미지 센서에서 연속적으로 출력되는 신호는 디지털 변환되어 데이터 저장 회로(100)에 입력되면 클럭(CLK)이 입력될 때마다 메모리(101-1∼101-n)에 순차적으로 쉬프트되어 저장된다.

이 후, (n+1)개의 클럭(CLK)이 입력되면 입력데이터(Di)가 저장됨과 동시에 이미 저장되어진 데이터(Do)가 출력된다.

그러나, 종래에는 이미지 센서에 화소 결함에 있는 경우 이를 검출하거나 보정할 수 있는 방법이 없으므로 카메라의 성능 저하를 초래할 수 있는 문제점이 있다.

또한, 종래에는 이미지 센서에 화소 결함에 발생한 경우 제조 회사에서 결함 위치를 판별하여 이미지 센서를 구동하는 타이밍 발생기의 출력 펄스를 조작할 수 있는 롬(ROM)에 결함 위치를 저장하여 특정 이미지 센서와 같이 사용하도록 함으로써 제조시 검사 공정을 필요로 하여 제조 단가를 상승시키는 문제점이 있다.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 디지털 입력 신호에서 화소 결함 위치를 판단하여 보정이 필요한 경우 검출된 위치 정보를 판독하여 결함 화소를 보정함으로써 카메라의 성능을 향상시킴은 물론 제조시 화소 누락 결함 검사에 소요되는 비용을 절감할 수 있도록 창안한 화소 결함 보정 회로를 제공함에 목적이 있다.

도 1은 일반적인 카메라에 구비되는 메모리부의 구성도.

도 2는 본 발명의 실시예를 보인 블럭도.

도 3은 도 2에서 메모리부의 상세 블럭도.

도 4는 도 2에서 결함 검출부의 회로도.

도 5는 도 2에서 보정 제어부의 회로도.

도 6은 도 2에서 저장위치 선택부의 상세 블럭도.

도 7은 도 2에서 보정신호 발생부의 회로도.

* 도면의 주요부분에 대한 부호 설명 *

210 : 메모리부 220 : 결함 검출부

230 : 보정 제어부 240 : 저장위치 선택부

250 : 리드/라이트 제어부 260 : 결함위치 저장부

270 : 보정신호 발생부 280 : 수평위치 계수부

290 : 수직위치 계수부

본 발명은 상기의 목적을 달성하기 위하여 1개의 화소를 읽기 위한 클럭에 동기되어 화소 입력 데이터를 저장하고 절환신호에 의해 결함 화소를 보정하는 메모리부와, 이 메모리부에 저장된 첫 번째,세번째 데이터와 두 번째 데이터의 각각의 차값을 구하여 소정의 문턱값과 비교함에 의해 결함 검출신호를 출력하는 결함 검출부와, 검출/보정선택신호, 보정제어신호 및 상기 결함 검출부의 출력신호를 연산하여 절환신호 및 위치선택신호를 출력하는 보정 제어부와, 이 보정 제어부의 위치선택신호를 입력받아 계수 동작을 수행함에 의해 위치저장신호를 출력하는 저장위치 선택부와, 이 저장위치 선택부의 위치 저장신호에 인에이블되어 수직,수평 위치 계수값을 저장하는 결함 위치 저장부와, 이 결함 위치 저장부의 수직,수평 위치 저장값이 상기 수직,수평위치 계수값과 일치하는 경우 보정제어신호를 하이로 출력하는 보정신호 발생부와, 상기 클럭을 계수하여 수평위치 계수값을 출력하고 수평동기신호에 의해 클리어되는 수평위치 계수부와, 수평동기신호를 계수하여 수직위치 계수값을 출력하고 수직동기신호에 의해 클리어되는 수직위치 계수부로 구성함을 특징으로 한다.

상기 메모리부는 클럭에 동기되어 화소 데이터를 순차적으로 쉬프트하여 저장하는 n개의 메모리와, 절환신호가 하이인 경우 상기 n개의메모리중 두 번째 메모리의 출력 데이터를 선택하고 로우인 경우 4 번째 메모리의 출력 데이터를 선택하여 세 번째 메모리에 출력하는 멀티플렉서로 구성함을 특징으로 한다.

상기 결함 검출부는 메모리부의 두 번째와 세 번째 출력 데이터의 차값을 산출하고 제1 감산기와, 상기 메모리부의 첫 번째와 두 번째 출력 데이터의 차값을 산출하는 제2 감산기와, 소정의 문턱값과 상기 제1 감산기의 출력값을 비교하는 제1 비교기와, 상기 문턱값과 상기 제2 감산기의 출력값을 비교하는 제2 비교기와, 상기 제1,제2 감산기의 출력값이 일치하는 경우 하이신호를 출력하는 배타적 오아게이트와, 상기 제1,제2, 비교기와 상기 배타적 오아게이트의 출력신호가 모두 하이인 경우 결함검출신호를 하이로 출력하는 앤드게이트로 구성함을 특징으로 한다.

상기 보정 제어부는 보정제어신호를 반전하는 제1 인버터와, 검출/보정선택신호가 하이인 경우 또는 상기 제1 인버터의 출력신호가 하이인 경우 절환신호를 하이로 출력하는 제1 오아게이트와, 상기 검출/보정선택신호를 반전하는 제2 인버터와, 상기 보정제어신호가 하이이며 상기 인버터의 출력신호가 하이인 경우 하이 신호를 출력하는 제1 앤드게이트와, 결함검출신호와 상기 검출/보정선택신호가 모두 하이인 경우 하이 신호를 출력하는 제2 앤드게이트와, 상기 제1,제2 앤드게이트의 출력신호를 논리합하여 위치선택신호를 출력하는 제2 오아게이트로 구성함을 특징으로 한다.

상기 저장 위치 선택부는 위치선택신호를 입력받아 계수 동작을 수행하고 수직동기신호에 의해 리세트되는 카운터와, 이 카운터의 출력값을 복호하여 위치저장신호를 결함위치 저장부에 출력하는 디코더로 구성함을 특징으로 한다.

상기 결함위치 저장부는 위치저장신호에 의해 인에이블되어 수직,수평위치 계수값을 각기 저장하고 그 저장값을 보정신호 발생부에 출력하는 제1,제2 메모리로 구성함을 특징으로 한다.

상기 보정 신호 발생부는 수직,수평위치 계수값과 수직,수평위치 저장값이 일치하는지 각기 비교하는 제1,제2 비교기와, 상기 제1,제2 비교기의 출력값이 모두 하이인 경우 보정제어신호를 하이로 출력하는 앤드게이트로 구성함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 클럭(CLK)에 동기되어 화소 데이터(Di)를 저장하고 절환신호(SDCR)에 의해 결함 화소를 보정하는 메모리부(210)와, 이 메모리부(210)에 저장된 데이터(SD1)(SD3)와 데이터(SD2)의 차(SB2)(SB1)를 구하여 문턱값인 검출제어신호(STH)와 비교함에 의해 결함 검출신호(SDEF)를 출력하는 결함 검출부(220)와, 검출/보정선택신호(SEL), 보정제어신호(SCRR) 및 상기 결함 검출부(220)의 출력신호(SDEF)를 연산하여 절환신호(SDCR) 및 위치선택신호(SCNT)를 출력하는 보정 제어부(230)와, 이 보정 제어부(230)의 위치선택신호(SCNT)를 입력받아 계수 동작을 수행하여 위치저장신호(SMEM)를 출력하는 저장 위치 선택부(240)와, 이 저장위치 선택부(240)의 위치 저장신호(SMEM)에 인에이블되어 수직,수평 위치 계수값(VCNT)(HCNT)을 저장하는 결함 위치 저장부(260)와, 이 결함 위치 저장부(260)의 수직,수평 위치 저장값(SODV)(SODH)를 상기 수직,수평위치 계수값(VCNT)(HCNT)과 비교하여 일치하는 경우 보정제어신호(SCRR)를 하이('1')로 출력하는 보정신호 발생부(270)와, 클럭(CLK)을 계수하여 수평위치 계수값(HCNT)을 출력하고 수평동기신호(SHD)에 의해 클리어되는 수평위치 계수부(280)와, 수평동기신호(SHD)를 계수하여 수직위치 계수값(VCNT)을 출력하고 수직동기신호(SVD)에 의해 클리어되는 수직위치 계수부(290)으로 구성한다.

상기 메모리부(210)는 도3 의 블럭도에 도시한 바와 같이, 클럭(CLK)에 동기되어 화소 데이터(Di)를 순차적으로 저장하는 메모리(211-1∼211-n)와, 절환신호(SDCR)에 따라 상기 메모리(211-2)(211-4)의 출력 데이터(SD2)(SD4)중 하나를 선택하여 상기 메모리(211-3)에 출력하는 멀티플렉서(212)로 구성한다.

상기 결함 검출부(220)는 도4 의 블럭도에 도시한 바와 같이, 메모리부(210)의 출력 데이터(SD2)(SD3)의 차값(SB1)을 산출하는 감산기(221)와, 상기 메모리부(210)의 출력 데이터(SD2)(SD1)의 차값(SB2)을 산출하는 감산기(222)와, 문턱값인 검출제어신호(STH)와 상기 감산기(221)의 출력값(SB1)을 비교하는 비교기(223)와, 상기 검출 제어신호(STH)와 상기 감산기(222)의 출력값(SB2)을 비교하는 비교기(224)와, 상기 감산기(221)(222)의 출력값(SB1)(SB2)을 배타적 노아링하는 배타적 노아게이트(225)와, 상기 비교기(223)(224)의 출력신호와 상기 배타적 노아게이트(225)의 출력신호를 논리합하여 결함검출신호(SDEF)를 출력하는 앤드게이트(226)로 구성한다.

상기 보정 제어부(230)는 도5 의 회로도에 도시한 바와 같이, 보정제어신호(SCRR)를 반전하는 인버터(231)와, 검출/보정선택신호(SEL)와 상기 인버터(231)의 출력신호를 논리곱하여 절환신호(SDCR)를 메모리부(210)에 출력하는 오아게이트(232)와, 상기 검출/보정선택신호(SEL)를 반전하는 인버터(233)와, 상기 보정제어신호(SCRR)와 상기 인버터(233)의 출력신호를 논리곱하는 앤드게이트(234)와, 결함검출신호(SDEF)와 상기 검출/보정선택신호(SEL)를 논리곱하는 앤드게이트(235)와, 상기 앤드게이트(234)(235)의 출력신호를 논리합하여 위치선택신호(SCNT)를 저장위치 선택부(240)에 출력하는 오아게이트(236)로 구성한다.

상기 저장 위치 선택부(240)는 도6 의 회로도에 도시한 바와 같이, 수직동기신호(SVD)에 리세트되어 위치선택신호(SCNT)를 입력받아 계수 동작을 수행하는 카운터(241)와, 이 카운터(241)의 출력값을 복호하여 위치저장신호(SMEM)를 결함위치 저장부(260)에 출력하는 디코더(242)로 구성한다.

상기 결함위치 저장부(260)는 위치저장신호(SMEM)에 의해 인에이블되어 수직위치 계수값(VCNT)을 저장하고 그 저장값(SODV)을 보정신호 발생부(270)에 출력하는 메모리(261)와, 상기 위치저장신호(SMEM)에 의해 인에이블되어 수평위치 계수값(HCNT)를 저장하고 그 저장값(SODH)을 상기 보정신호 발생부(280)에 출력하는 메모리(262)로 구성한다.

상기 보정 신호 발생부(270)는 도7 의 회로도에 도시한 바와 같이, 수직위치 계수값(VCNT)과 수직위치 저장값(SODV)이 일치하면 하이('1')신호를 출력하는 비교기(271)와, 수평위치 계수값(HCNT)과 수평위치 저장값(SODH)이 일치하면 하이('1')신호를 출력하는 비교기(272)와, 상기 비교기(271)(272)의 출력값을 논리곱하여 보정제어신호(SCRR)를 출력하는 앤드게이트(273)로 구성한다.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

메모리부(210)에 입력되는 화소 데이터(Di)는 클럭(CLK)에 동기되어 메모리(211-1)부터 메모리(211-n)까지 순차적으로 전송되어 최종적으로 데이터(Do)가 출력된다.

이때, 메모리부(210)에 구비되는 멀티플렉서(212)는 메모리(211-2)의 출력 데이터(SD2)를 일측 입력단자에 입력받고 메모리(211-4)의 출력 데이터(SD4)를 타측 입력단자에 입력받아 절환신호(SDCR)에 따라 출력 데이터(SMi)를 메모리(211-3)에 출력한다.

즉, 상기 멀티플렉서(212)는 절환신호(SDCR)가 하이('1')이면 메모리(211-2)의 출력 데이터(SD2)를 선택하고 상기 절환신호(SDCR)가 로우('0')이면 메모리(211-4)의 출력 데이터(SD4)를 선택하여 메모리(211-3)에 출력한다.

만일, 결함/보정 선택신호(SEL)는 화소 누락 검출 또는 누락 화소 보정을 위한 제어신호로서 화소 누락 검출 모드시에는 하이('1')로 되고 화소 누락 보정 모드시에는 로우('0')로 된다.

먼저, 화소 누락 검출 모드의 설정으로 결함/보정 선택신호(SEL)가 하이('1')가 되면 보정 제어부(230)는 오아게이트(232)에서 출력되는 절환신호(SDCR)는 항상 하이('1')로 출력되며 앤드게이트(235)는 인에이블 상태가 된다.

이때, 메모리부(210)는 멀티플렉서(212)가 메모리(211-2)의 출력 데이터(SD2)를 선택하여 메모리(211-3)에 출력함으로 종래와 동일한 구성이 된다.

따라서, 메모리부(210)는 화소 데이터(Di)를 메모리(211-1∼211-n)에서 순차적으로 쉬프트하여 최종적으로 화소 데이터(Do)를 출력한다.

이때, 결함 검출부(220)는 메모리부(210)의 데이터(SD1,SD2,SD3)를 입력받아 연산함에 의해 화소 결함을 검출하는데, 감산기(221)가 데이터(SD2)에서 데이터(SD3)를 감산하여 그 차(SB1)를 출력하고 감산기(222)가 데이터(SD2)에서 데이터(SD1)를 감산하여 그 차(SB2)를 출력하면 각각의 비교기(223)(224)가 상기 차(SB1)(SB2)를 문턱값인 검출제어신호(STH)와 비교하며 배타적 오아게이트(225)가 상기 감산기(223)(224)의 출력값(SB1)(SB2)를 논리적 연산하게 된다.

이에 따라, 비교기(223)(224)의 출력값이 하이('1')이고 배타적 오아게이트(225)의 출력값이 하이('1')가 되면 결함 검출부(220)는 결함 검출 신호(SDEF)를 하이('1')로 하여 보정 제어부(230) 및 리드/라이트 제어부(250)에 출력한다.

이때, 보정 제어부(230)는 결함 검출 신호(SDEF)와 결함/보정 선택신호(SEL)가 하이('1')이므로 앤드게이트(235)의 출력신호가 하이('1')가 되어 오아게이트(236)을 통해 저장위치 선택부(240)를 구동하기 위한 위치선택신호(SCNT)를 하이('1')로 출력한다.

상기에서 보정 제어부(230)는 결함 검출부(220)에서 화소 누락을 1개 검출할 때마다 1개의 펄스를 위치선택신호(SCNT)로 출력한다.

이에 따라, 저장위치 선택부(240)는 카운터(241)에서 상기 위치 선택신호(SCNT)를 입력받아 계수 동작을 수행하면 디코더(242)가 그 계수 결과를 복호하여 위치저장신호(SMEM)를 출력하며 수직,수평 위치값을 저장하는 결함위치 저장부(260)는 상기 위치저장신호(SMEM)에 의해 메모리(261)(262)가 인에이블된다.

이때, 수평 위치 계수부(280)는 클럭(CLK)을 계수하여 그 수평위치 계수값(HCNT)을 메모리(262)에 출력하며 수직 위치 계수부(290)는 수평 동기신호(SHD)를 계수하여 그 수직위치 계수값(VCNT)을 메모리(261)에 출력한다.

상기에서 수평위치 계수부(280)는 1라인 주기 신호인 수평동기신호(SHD)에 의해 리세트되고 수직위치 계수부(290)는 1필드 주기 신호인 수직동기신호(SVD)에 의해 리세트된다.

그리고, 리드/라이트 제어부(250)는 결함 검출부(SDEF)가 하이('1')가 되면 클럭(CLK)을 기준으로 라이트 동작을 위한 리드/라이트 펄스(SRW)를 결함 위치 저장부(260)에 출력한다.

따라서, 결함 위치 저장부(260)는 저장 위치 선택부(240)의 출력신호(SMEM)에 의해 메모리(261)(262)가 인에이블되어 상기 메모리(261)에 수직 위치 계수값(VCNT)를 저장하고 상기 메모리(262)에 수평 위치 계수값(HCNT)을 저장한다.

상기에서 리드/라이트 제어부(250)는 검출 모드시 결함검출신호(SDEF)가 하나 입력될 때마다 메모리(261)(262)에 라이트를 위한 펄스(SRW)를 발생시킴으로써 수평위치 계수부(280)와 수직 위치 계수부(290)의 출력값(HCNT)(VCNT)을 상기 메모리(261)(262)에 각기 저장시킨다.

반대로, 검출/보정선택신호(SEL)가 로우('0')가 되어 보정모드가 설정된 경우 보정 제어부(230)는 상기 검출/보정선택신호(SEL)가 인버터(233)에서 하이('1')로 반전되어 앤드게이트(234)가 인에이블 상태가 되고 로우('0')인 보정제어신호(SCRR)가 인버터(231)에서 하이('1')로 반전되어 오아게이트(232)에서 출력되는 절환신호(SDCR)는 하이('1') 상태를 유지한다.

이에 따라, 메모리부(210)는 멀티플렉서(212)가 하이('1')인 절환신호(SDCR)에 의해 메모리(211-2)의 출력 데이터(SD2)를 선택하여 메모리(211-3)에 출력한다.

이때, 로우('0')인 결함/보정 선택신호(SEL)를 입력받은 리드/라이트 제어부(250)는 저장 데이터를 읽기 위한 펄스(SRW)를 결함 위치 저장부(260)에 출력하여 메모리(261)(262)에 저장된 계수값(SODV)(SODH)를 보정신호 발생부(270)에 출력시킨다.

이에 따라, 보정신호 발생부(270)는 비교기(271)가 수직위치 계수값(VCNT)과 수직위치 저장값(SODV)을 비교하고 비교기(272)가 수평위치 계수값(HCNT)과 수평위치 저장값(SODH)을 비교하면 앤드게이트(273)가 상기 비교 결과에 따라 보정제어신호(SCRR)를 출력하는데, 상기 비교 결과가 일치하는 경우 상기 보정제어신호(SCRR)를 하이('1')로 출력한다.

이때, 보정 제어부(230)는 하이('1')인 보정제어신호(SCRR)가 인버터(231)에서 로우('0')로 반전되므로 오아게이트(232)가 절환신호(SDCR)를 로우('0')로 출력하고 상기 하이('1')인 보정제어신호(SCRR)를 입력받은 앤드게이트(234)의 출력신호가 하이('1')가 되어 오아게이트(236)에서 위치선택신호(SCNT)를 하이('1')로 출력한다.

이에 따라, 메모리부(210)는 멀티플렉서(212)가 절환되어 메모리(211-4)의 출력 데이터(SD4)를 메모리(211-3)로 출력함에 의해 화소 결함을 보정한다.

그리고, 저장위치 선택부(240)는 카운터(241)가 보정 제어부(230)의 위치 선택신호(SCNT)를 입력받아 계수 동작을 수행하면 디코더(242)가 그 계수 결과를 복호하여 위치저장신호(SMEM)를 결함위치 저장부(260)에 출력함에 의해 메모리(261)(262)를 인에이블시킨다.

이때, 리드/라이트 제어부(250)는 메모리(261)(262)에 저장된 다음 수직,수평위치 저장값(SODV)(SODH)를 보정신호 발생부(270)에 출력하도록 데이터 읽기를 위한 펄스(SRW)를 출력한다.

따라서, 보정신호 발생부(270)가 보정제어신호(SCRR)를 보정 제어부(230)에 출력함에 의해 다음 화소의 결함을 보정한다.

이러한 화소결함 보정 동작은 결함이 검출된 위치마다 반복적으로 수행된다.

상기에서 상세히 설명한 바와 같이 본 발명은 이미지 센서에 화소 누락 결함이 있는 경우라도 이를 적절히 검출 보정함으로써 카메라의 성능을 향상시킴은 물론 제조시 결함 센서의 검사 공정을 생략할 수 있어 제조 비용을 절감할 수 있는 효과가 있다.

Claims

1개의 화소를 읽기 위한 클럭(CLK)에 동기되어 화소 데이터(Di)를 저장하는 메모리 수단과, 이 메모리 수단에 저장된 데이터(SD1)(SD3)와 데이터(SD2)의 각각의 차(SB2)(SB1)를 구하여 소정의 문턱값(STH)과 비교함에 의해 결함검출신호(SDEF)를 출력하는 결함 검출 수단과, 검출/보정선택신호(SEL)와 보정제어신호(SCRR)를 연산하여 상기 메모리 수단으로 절환신호(SDCR)를 출력하고 상기 검출/보정선택신호(SEL)에 따라 보정제어신호(SCRR) 또는 결함검출신호(SDEF)를 연산하여 위치선택신호(SCNT)를 출력하는 보정 제어 수단과, 이 보정 제어 수단의 위치선택신호(SCNT)를 입력받아 계수 동작을 수행함에 의해 위치저장신호(SMEM)를 출력하는 저장 위치 선택 수단과, 이 저장위치 선택 수단의 위치 저장신호(SMEM)에 인에이블되어 수직,수평 위치 계수값(VCNT)(HCNT)을 저장하는 결함 위치 저장 수단과, 이 결함 위치 저장 수단의 수직,수평 위치 저장값(SODV)(SODH)을 상기 수직,수평위치 계수값(VCNT)(HCNT)과 각기 비교하여 일치하는 경우 보정제어신호(SCRR)를 출력하는 보정신호 발생 수단과, 클럭(CLK)을 계수하여 수평위치 계수값(HCNT)을 출력하고 수평동기신호(SHD)에 의해 클리어되는 수평위치 계수 수단과, 수평동기신호(SHD)를 계수하여 수직위치 계수값(VCNT)을 출력하고 수직동기신호(SVD)에 의해 클리어되는 수직위치 계수 수단으로 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 메모리 수단은 클럭(CLK)에 동기되어 화소 데이터(Di)를 순차적으로 쉬프트하여 저장하는 n개의 메모리와, 절환신호(SDCR)에 따라 상기 2 번째 메모리와 4번째 메모리의 출력 데이터(SD2)(SD4)중 하나를 선택하여 상기 3 번째 메모리에 출력하는 멀티플렉서로 구성한 것을 특징으로 하는 화소 결함 보정 회로.

제2항에 있어서, 멀티플렉서는 절환신호(SDCR)가 로우인 경우 4번째 메모리의 출력 데이터(SD4)를 선택하여 3번째 메모리에 출력하도록 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 결함 검출 수단은 메모리 수단의 2번째와 4번째 출력 데이터(SD2)(SD4)의 차값(SB1)을 산출하는 제1 감산기와, 상기 메모리 수단의 2번째와 첫 번째 출력 데이터(SD2)(SD1)의 차값(SB2)을 산출하는 제2 감산기와, 소정의 문턱값(STH)과 상기 제1,제2 감산기의 출력값(SB1)(SB2)을 각기 비교하는 제1,제2 비교기와, 상기 제1,제2 감산기의 출력값(SB1)(SB2)이 일치하는 경우 하이신호를 출력하는 배타적 노아게이트와, 상기 제1,제2 비교기의 출력신호와 상기 배타적 노아게이트의 출력신호가 모두 하이인 경우 결함검출신호(SDEF)를 출력하는 앤드게이트로 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 보정 제어 수단은 검출/보정선택신호(SEL)가 하이인 경우 또는 보정제어신호(SCRR)가 로우인 경우 절환신호(SDCR)를 하이로 출력하고 상기 검출/보정선택신호(SEL)가 로우인 경우 상기 보정제어신호(SCRR)가 하이가 되면 절환신호(SDCR)를 로우로 출력하며 결함검출신호(SDEF) 또는 상기 보정제어 신호(SCRR)가 하이인 경우 위치선택신호(SCNT)를 출력하도록 구성함을 특징으로 하는 화소 결함 보정 회로.

제5항에 있어서, 보정 제어 수단은 보정제어신호(SCRR)를 반전하는 제1 인버터와, 검출/보정선택신호(SEL)가 하이인 경우 또는 상기 제1 인버터(231)의 출력신호가 하이인 경우 절환신호(SDCR)를 하이로 제1 오아게이트와, 상기 검출/보정선택신호(SEL)를 반전하는 제2 인버터와, 상기 보정제어신호(SCRR)와 상기 제2 인버터의 출력신호를 논리곱하는 제1 앤드게이트와, 결함검출신호(SDEF)와 상기 검출/보정선택신호(SEL)를 논리곱하는 제2 앤드게이트와, 상기 제1,제2 앤드게이트의 출력신호를 논리합하여 위치선택신호(SCNT)를 저장위치 선택 수단에 출력하는 제2 오아게이트로 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 저장 위치 선택 수단은 위치선택신호(SCNT)를 입력받아 계수 동작을 수행하고 수직동기신호(SVD)에 의해 클리어되는 카운터와, 이 카운터의 출력값을 복호하여 위치저장신호(SMEM)를 결함위치 저장 수단에 출력하는 디코더로 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 결함위치 저장 수단은 위치저장신호(SMEM)에 의해 인에이블되어 수직위치 계수값(VCNT)을 저장하고 그 저장값(SODV)을 보정신호 발생 수단에 출력하는 제1 메모리와, 상기 위치저장신호(SMEM)에 의해 인에이블되어 수평위치 계수값(HCNT)를 저장하고 그 저장값(SODH)을 상기 보정신호 발생 수단에 출력하는 제2 메모리로 구성함을 특징으로 하는 화소 결함 보정 회로.

제1항에 있어서, 보정신호 발생 수단은 수직위치 계수값(VCNT)과 수직위치 저장값(SODV)이 일치하는지 비교하는 제1 비교기와, 수평위치 계수값(HCNT)과 수평위치 저장값(SODH)이 일치하는지 비교하는 제2 비교기와, 상기 제1,제2 비교기의 출력값이 모두 하이인 경우 보정제어신호(SCRR)를 출력하는 앤드게이트로 구성함을 특징으로 하는 화소 결합 보정 회로.