JPH11331704A - 欠陥画素置換方式及び赤外線映像装置 - Google Patents

Abstract

(57)【要約】 【課題】 欠陥画素置換方式及び赤外線映像装置に関
し、赤外線検知素子を構成する画素に欠陥がある場合
に、確実に欠陥画素を正常画素に置換して、赤外線映像
の品質を向上させることが可能な欠陥画素置換方式及び
赤外線映像装置を提供する。 【解決手段】 赤外線検知素子を構成する画素が欠陥で
あるか否かを示す欠陥／正常信号、欠陥画素をいずれの
正常画素に置換するかを示す置換信号を用いて欠陥画素
を正常画素に置換するための補正アドレスを生成する構
成を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、欠陥画素置換方式
及び赤外線映像装置に係り、特に、赤外線検知素子を構
成する画素に欠陥がある場合に、確実に欠陥画素を正常
画素に置換して、赤外線映像の品質を向上させることが
可能な欠陥画素置換方式及び赤外線映像装置に関する。

【０００２】赤外線映像装置及びその応用装置は、産業
におけるプロセス制御システムや、医療システム、ビル
管理システムなど広範な分野で適用されており，その適
用分野は今も広がり続けている。勿論、軍需設備におい
ても広く適用されている。

【０００３】そして、赤外線映像装置に適用される赤外
線検知素子には、画像の精細化即ち赤外線検知素子の高
集積化（多画素化）と、温度検知性能の高精度化が要請
されており、赤外線検知素子に要求される信頼度は急激
に高いものになっている。

【０００４】ここで、赤外線検知素子は水銀（Ｈｇ）、
カドミウム（Ｃｄ）、テルル（Ｔｅ）の合金で形成され
るものであるため、集積度の増加と温度検知性能の高精
度化を同時に完全に満足させること、即ち無欠陥な赤外
線検知素子を得ることを望むより、多少の欠陥を許容し
た上で良好な画像品質を得ることを狙う方が経済性の面
からも、量産性の面からも効果的である。

【０００５】こういう観点から、欠陥画素を正常画素に
置換して赤外線映像を得る方式が開発されているが、本
発明はこの欠陥画素置換方式に改良を加えるものであ
る。尚、通常、信号対雑音比（Ｓ／Ｎ）が規格を満足し
ない画素を欠陥画素と定義する。

【０００６】

【従来の技術】図２５は、従来の赤外線映像装置の映像
処理部の構成である。図２５において、１は低温物体を
見た時の赤外線検知素子の出力、即ち暗電流（以降、暗
電流の値をオフセット値と記載する。）を画素毎に格納
するオフセットメモリ、２ａは同一温度に対する赤外線
検知素子の画素毎の出力即ち感度を一定に補正するため
の感度補正係数を格納する感度補正用ＲＯＭ、３は画像
データからオフセット値を除去する加算器、４はオフセ
ット値を除去された画像データに感度補正係数を乗算す
る乗算器である。そして、以上の構成要素によって感度
／オフセット補正部が構成される。

【０００７】即ち、入力された画像データは、画素毎に
オフセット値を除去され、同一温度に対する出力を画素
毎に一定に補正されて感度／オフセット補正部から出力
される。

【０００８】但し、この段階では欠陥画素の画像データ
はオフセット値を除去され、同一温度に対する感度を一
定に補正されているだけで、当該画素の画像データの信
号対雑音比は規格外れのままである。

【０００９】５は、赤外線検知素子が出力する赤外線映
像を例えば陰極線管ディスプレイ（以降、ＣＲＴと略記
する。）に表示するための走査変換用メモリである。図
２６は、一次元アレイと画面の構成である。

【００１０】図２６において、１０１は一次元アレイで
構成される赤外線検知素子の１サンプル分の映像、１０
２は例えばＣＲＴの画面である。図２６（イ）は、一次
元アレイのアドレスであり、例えば最初の画素から順に
整数を割り振ってゆく。

【００１１】図２６（ロ）は、一次元アレイによる画面
の構成で、一次元に画素を並べた赤外線検知素子によっ
て垂直方向の一次元映像を撮像し、それを水平方向に走
査して１枚のＣＲＴ画面を得る。

【００１２】図２７は、二次元アレイと画面の構成であ
る。図２７において、１０３は二次元アレイで構成され
る赤外線検知素子の１サンプル分の映像、１０２は例え
ばＣＲＴの画面である。

【００１３】図２７（イ）は、二次元アレイのアドレス
であり、この場合には複数のアドレスの割り振り方があ
る。ケース１は、二次元アレイの画素をラスタースキャ
ンする順序で整数を割り振るもので、この割り振り方は
一次元アレイにおけるアドレスの割り振り方と等価であ
る。一方、ケース２は、水平方向と垂直方向のアドレス
として独立に整数を割り振り、水平アドレスと垂直アド
レスの組合せで画素をアドレスを割り振るものである。

【００１４】図２７（ロ）は、二次元アレイによる画面
の構成で、この場合には二次元アレイ１枚によって撮像
された二次元の映像がそのままＣＲＴに表示される。つ
まり、図２６（ロ）に示した走査方式及び図２７（イ）
のケース２のアドレスの割り振り方は、一般のＣＲＴに
おけるラスタースキャン方式とは異なる。この走査方式
の変換のためのメモリが該走査変換用メモリ５である。

【００１５】６ａは、該走査変換用メモリ５に与える基
本アドレスを生成するメモリ制御信号生成部、７は、該
走査変換用メモリに与えるアドレスをリード側とライト
側で切り替えるアドレス切替部、８は該メモリ制御信号
生成部６ａが出力するリードアドレスを欠陥画素を正常
画素に置換するように置換する欠陥画素置換ＲＯＭであ
る。

【００１６】そして、該走査変換用メモリ５以降欠陥画
素置換ＲＯＭ８までの構成要素によって走査変換部を構
成する。この走査変換を行なう時に、該メモリ制御信号
生成部６ａが出力するライトアドレスによって該走査変
換用メモリ５に画像データを書込み、該メモリ制御信号
生成部６ａが出力するリードアドレスを欠陥画素を正常
画素に置換するように該欠陥画素置換ＲＯＭ８によって
置換して、該アドレス切替部７を経由して該走査変換用
メモリ５にリードアドレスとして供給する。従って、走
査変換を行なう間に欠陥画素が正常画素に置換されて読
み出され、欠陥画素の影響が軽減された画像が例えばＣ
ＲＴに表示される。

【００１７】尚、ここでは走査変換用メモリ５のライト
アドレスはメモリ制御信号生成部６ａからアドレス切替
部７に直接与え、リードアドレスはメモリ制御信号生成
部６ａから欠陥画素置換ＲＯＭ８に与え、該欠陥画素置
換ＲＯＭ８で欠陥画素のアドレスを正常画素のアドレス
に置換してアドレス切替部７に与える構成を示したが、
走査変換用メモリ５のリードアドレスはメモリ制御信号
生成部６ａからアドレス切替部７に直接与え、ライトア
ドレスをメモリ制御信号生成部６ａから欠陥画素置換Ｒ
ＯＭ８に与え、該欠陥画素置換ＲＯＭ８で欠陥画素のア
ドレスを正常画素のアドレスに置換してアドレス切替部
７に与える構成にしてもよい。

【００１８】

【発明が解決しようとする課題】図２５に示した如く、
従来の赤外線映像装置の映像処理部には画素毎にオフセ
ット値を格納するオフセットメモリ１と、画素毎に感度
補正係数を格納する感度補正用ＲＯＭ２ａと、欠陥画素
を正常画素に置換するための置換アドレスを格納する欠
陥画素置換ＲＯＭ８と、赤外線検知素子によって撮像し
た映像を例えばＣＲＴに表示するために走査方式を変換
する走査変換用メモリ５が設けられている。 ここで、
画素毎のオフセット値は赤外線検知素子の動作条件に対
して敏感なために、撮像する度にオフセット値をオフセ
ットメモリ１に格納し直す必要がある。

【００１９】又、走査変換用メモリ５は画像データを取
り込み、メモリ制御信号生成部６ａと欠陥画素置換ＲＯ
Ｍの出力によって、正常画素のデータはそのまま読み出
し、欠陥画素のデータは正常画素のデータに置換して読
み出すという動作をする。

【００２０】従って、オフセットメモリ１と走査変換用
メモリ５はランダムアクセスメモリによって構成する必
要があり、しかも、その使い方が異なるために独立なメ
モリによって構成することになる。

【００２１】一方、画素毎の感度補正係数は赤外線検知
素子の動作条件に対してさほど敏感ではないので、検査
時に明らかになった赤外線検知素子の各画素に対する感
度補正係数を固定的に使えばよい。

【００２２】又、欠陥画素のアドレスも赤外線検知素子
単体の検査時から殆ど変化するものではないので、検査
時に明らかになった赤外線検知素子の欠陥画素のアドレ
スを固定的に使えばよい。

【００２３】従って、感度補正係数と正常画素のアドレ
スと欠陥画素を置換する正常画素のアドレスは読み出し
専用メモリ（ＲＯＭ）に格納すればよい。この意味で、
既に、感度補正係数を格納するメモリは感度補正用ＲＯ
Ｍと命名し、正常画素のアドレスと欠陥画素を置換する
正常画素のアドレスを格納するメモリは欠陥画素置換Ｒ
ＯＭと命名している。

【００２４】さて、ＲＯＭは如何なる情報を格納しよう
とも使い方は同じである。従って、図２５のように感度
補正用ＲＯＭ２ａと欠陥画素置換ＲＯＭ８を独立に設け
ることは赤外線映像装置の構成的に不利である。

【００２５】しかも、ＲＯＭへのデータの書き込みは人
手を介して行なうために、書き込み誤りを引き起こす恐
れがある。本発明は、かかる問題に鑑み、感度補正用Ｒ
ＯＭと欠陥画素置換ＲＯＭとを共通化することにより、
確実に欠陥画素を正常画素に置換して、赤外線映像の品
質を向上させることが可能な欠陥画素置換方式を提供す
ることを目的とする。

【００２６】

【課題を解決するための手段】図１は、本発明の赤外線
映像装置の映像処理部の原理的構成である。図１におい
て、１は低温物体を見た時の赤外線検知素子の出力、即
ちオフセットを画素毎に格納するオフセットメモリ、２
は同一温度に対する赤外線検知素子の画素毎の出力を一
定に補正するための感度補正係数を格納すると共に欠陥
画素の情報（以降、欠陥情報と記載する。）を格納する
欠陥情報付感度補正用ＲＯＭ、３は画像データからオフ
セットを除去する加算器、４はオフセットを除去された
画像データに感度補正係数を乗算する乗算器である。そ
して、以上の構成要素によって感度／オフセット補正部
を構成する。

【００２７】又、５は赤外線検知素子が出力する赤外線
映像を例えば陰極線管ディスプレイ（ＣＲＴ）に表示す
るための走査変換用メモリ、６は該走査変換用メモリ５
に与える欠陥画素のアドレスを正常画素のアドレスに補
正したアドレスを生成するメモリ制御信号生成部、７
は、該走査変換用メモリ５に与えるアドレスをリード側
とライト側で切り替えるアドレス切替部である。そし
て、該走査変換用メモリ５以降アドレス切替部７までの
構成要素によって走査変換部を構成する。

【００２８】そして、感度／オフセット補正部の前に赤
外線検知素子を中心とする赤外線検知装置を配置し、走
査変換部の後に表示装置を配置すれば、赤外線映像装置
が構成される。

【００２９】図１の構成の動作概要は次の通りである。
即ち、入力された画像データは、画素毎にオフセットを
除去され、同一温度に対する出力を画素毎に一定に補正
されて感度／オフセット補正部から出力され、走査変換
部に供給される。

【００３０】一方、欠陥情報付感度補正用ＲＯＭ２から
読み出された欠陥情報はメモリ制御信号生成部６に供給
される。該メモリ制御信号生成部６は走査変換用メモリ
５に供給するライトアドレスと、該欠陥情報によって補
正されたリードアドレスとを生成し、アドレス切替部７
に与える。該アドレス切替部７はライトアドレスと補正
されたリードアドレスを切り替えて該走査変換用メモリ
５に供給する。

【００３１】従って、本発明により走査変換部に欠陥画
素のアドレスを正常画素のアドレスに変換するための専
用ＲＯＭが不要になると共に、ＲＯＭへの書き込み誤り
を引き起こす恐れを縮減することができる。

【００３２】尚、ここではリードアドレスを欠陥情報に
基づいて補正するものとして説明したが、ライトアドレ
スを欠陥情報に基づいて補正することも可能である。

【００３３】

【発明の実施の形態】図２は、本発明のメモリ制御信号
生成部の構成である。図２において、６１は欠陥情報と
して当該画素が欠陥であるか正常であるかを示す欠陥／
正常信号と、欠陥画素をいずれの正常画素に置換するか
を示す置換信号及び欠陥の連続数を示す欠陥状態信号よ
りなる欠陥情報と、後述するアドレス生成部が出力する
リードアドレスを受けて、補正アドレスを生成する補正
アドレス生成部、６２は欠陥の有無に無関係にライトア
ドレスとリードアドレスを生成するアドレス生成部、６
３は該補正アドレス生成部６１が生成する補正アドレス
と該アドレス生成部６２が欠陥の有無に無関係に生成す
るリードアドレスを加算して補正されたリードアドレス
を生成する加算器である。

【００３４】即ち、該補正アドレス生成部６１において
欠陥画素と置換する正常画素のアドレスと欠陥画素のア
ドレスの差である補正アドレスを生成し、該補正アドレ
スと該アドレス生成部６２が生成する欠陥の有無とは無
関係なリードアドレスとを加算して正常画素のアドレス
をリードアドレスとして、図１に図示しているアドレス
切替部に供給する。上記のように、リード側で正常画素
のアドレスに置換するので、ライト側はアドレス生成部
が生成するライトアドレスをそのままアドレス切替部に
供給すればよい。

【００３５】尚、補正アドレスを生成する際に、必ずし
も欠陥情報の欠陥／正常信号、置換信号、欠陥状態信号
の全てを使用する必要はなく、又、リードアドレスも必
ずしも必要ではない。

【００３６】図３は、図２の構成における補正アドレス
生成部の第一の実施の形態である。図３において、６１
１は置換信号を選択信号として１ｈ（ｈは１６進表示で
あることを示す。）と−１ｈの一方を選択するセレク
タ、６１１ａは欠陥／正常信号を選択信号として該セレ
クタ６１１の出力と０ｈの一方を選択するセレクタであ
り、該セレクタ６１１ａの出力が補正アドレスとなる。

【００３７】図４は、図３の構成に対応する欠陥情報付
感度補正用ＲＯＭの格納内容で、一画素に対する感度補
正係数と欠陥情報を表している。格納内容は（ｎ＋２）
ビット（ｎは正の整数）であり、ｎビットが感度補正係
数、２ビットが欠陥情報である。

【００３８】このうち、Ａと表示されたビットが欠陥／
正常信号で、例えば論理レベル“１”の時に欠陥画素で
あることを示し、論理レベル“０”の時に正常画素であ
ることを示す。

【００３９】又、Ｂと表示されたビットが置換信号で、
例えば論理レベル“０”の時に欠陥画素より上の画素と
置換することを示し、論理レベル“１”の時に欠陥画素
より下の画素と置換することを示す。

【００４０】例えば、置換信号が“０”の時には該セレ
クタ６１１において−１ｈが選択され、その時欠陥／正
常信号が“１”であれば該セレクタ６１２において該セ
レクタ６１１の出力が選択されて出力されるので、補正
アドレスは−１ｈとなる。

【００４１】該補正アドレスが図２の加算器６３におい
てアドレス生成部６２が出力するリードアドレスに加算
されるので、アドレス切替部に供給されるリードアドレ
スは該アドレス生成部６２が出力するリードアドレスよ
り１小さいアドレスに置換される。

【００４２】同様に、置換信号が“１”で、欠陥／正常
信号が“１”の時には、補正アドレスは１ｈとなり、こ
れが図２の加算器６３においてアドレス生成部６２が生
成するリードアドレスに加算されるので、アドレス切替
部に供給されるリードアドレスは該アドレス生成部６２
が出力するリードアドレスより１大きいアドレスに置換
される。

【００４３】一方、正常画素である場合には欠陥／正常
信号は“０”であり、該セレクタ６１２において０ｈが
選択されて出力されるので、補正アドレスは０となり、
この場合には図２の加算器６３の出力はアドレス生成部
が生成するリードアドレスそのものである。即ち、この
場合にはリードアドレスを置換しない。

【００４４】図５は、図３の構成による欠陥画素の置換
を説明するタイムチャートで、赤外線検知素子が１次元
アレイである場合を例にアドレス置換を詳細に示すもの
である。尚、ここでは理解のしやすさに配慮して、１６
進数ではなく１０進数で表示している。

【００４５】図５（イ）は、欠陥パターンの例で、太い
破線で囲まれているアドレスを示す数字に下線が施され
ている画素、即ちアドレス３とアドレス１１の画素が欠
陥画素である場合の欠陥パターンである。

【００４６】図５（ロ）は、欠陥画素の置換を示すタイ
ムチャートである。図２におけるアドレス生成部が生成
するリードアドレス（図中では画素アドレスと表示して
いる。以降も、同様な図においては全て画素アドレスと
表示する。）は図５（ロ）に示す如く、欠陥の有無に無
関係に整数の順序に出力される。

【００４７】今、欠陥画素はアドレス３とアドレス１１
の画素であるので、アドレス３とアドレス１１のタイミ
ングで欠陥／正常信号が“１”になる。一方、置換信号
としてはアドレス３では“０”が与えられ、アドレス１
１では“１”が与えられる例を図示している。

【００４８】これらの欠陥情報が図３に示した補正アド
レス生成部に与えられるので、アドレス３では補正アド
レスは−１になり、アドレス１１では補正アドレスは＋
１になる。

【００４９】尚、他のアドレスにおいては欠陥／正常信
号が“０”であるので、補正アドレスは全て０である。
これは、図３のセレクタ６１１ａの選択信号として
“０”が与えられるので、０ｈが選択されることから容
易に理解できる。

【００５０】そして、この補正アドレスが、図２の如
く、アドレス生成部が出力するリードアドレスに加算さ
れるので、アドレス切替部に与えられるリードアドレス
（これが走査変換用メモリのリードアドレスである。）
は、アドレス３では（３−１）＝２となり、、アドレス
１１では（１１＋１）＝１２となり、それ以外のアドレ
スではアドレス生成部が出力するリードアドレスに等し
くなる。

【００５１】この結果、欠陥画素のアドレスは正常画素
のアドレスに置換されて走査変換用メモリにリードアド
レスとして供給されるので、欠陥画素を避けて赤外線映
像を表示することが可能になり、赤外線映像の品質を向
上させることが可能になる。

【００５２】ここで説明したのは単独欠陥の場合である
が、２連続欠陥までは図３の構成で補正アドレスを生成
することができる。図６は、欠陥画素の置換を説明する
タイムチャート（その２）で、赤外線検知素子が１次元
アレイであり、しかも、２連続欠陥までを考慮する場合
のアドレス置換を詳細に示すものである。

【００５３】ここでは、図６（イ）に示す如く、アドレ
ス３とアドレス４の画素に欠陥がある場合を例に説明す
る。アドレス生成部が生成するリードアドレスは図５
（ロ）に示す如く、欠陥の有無に無関係に順序よく出力
される。

【００５４】今、欠陥画素はアドレス３とアドレス４の
画素であるので、アドレス３とアドレス４のタイミング
で欠陥／正常信号が“１”になる。一方、置換信号とし
てはアドレス３では“０”を与え、アドレス４では
“１”を与えることが可能である。これは，欠陥画素の
アドレスは赤外線検知素子の試験時に判明し、それが赤
外線映像装置の設計者に提供されるので、２連続欠陥で
あることを考慮して、アドレス３では上素子に置換する
ように指定し、アドレス４では下素子に置換するように
指定できるからである。

【００５５】これらの欠陥情報が図４に示した補正アド
レス生成部に与えられるので、アドレス３では補正アド
レスは−１になり、アドレス４では補正アドレスは＋１
になる。尚、他のアドレスにおいては欠陥／正常信号が
“０”であるので、補正アドレスは全て０である。

【００５６】そして、この補正アドレスが図２における
アドレス生成部が出力するリードアドレスに加算される
ので、走査変換用メモリのリードアドレスは、アドレス
３では（３−１）＝２となり、、アドレス４では（４＋
１）＝５となり、それ以外のアドレスではアドレス生成
部が出力するリードアドレスに等しくなる。

【００５７】この結果、２連続欠陥があっても欠陥画素
のアドレスは正常画素のアドレスに置換されて走査変換
用メモリにリードアドレスとして供給されるので、欠陥
画素を避けて赤外線映像を表示することが可能になり、
赤外線映像の品質を向上させることが可能になる。

【００５８】さて、ここでは赤外線検知素子が一次元ア
レイであるものとして補正アドレスの生成について説明
したが、図３の構成は二次元アレイに対しても適用する
ことができる。

【００５９】まず、二次元アレイにおいてアドレスを図
２７（イ）のケース１のように割り振れば、アドレス自
体は一次元アレイのアドレスと等価であるから、図３の
構成をそのまま適用して補正アドレスを生成することが
できることは容易に理解できる。

【００６０】次に、二次元アレイにおいてアドレスを図
２７（イ）のケース２のように水平アドレスと垂直アド
レスを組み合わせる場合について考える。この場合、各
々の垂直アドレス毎に水平アドレスに対する欠陥／正常
信号と置換信号を与えて水平アドレスを補正する。そし
て、水平ライン中の画素の間で欠陥画素を正常画素に置
換すればよい場合には、垂直アドレスの補正は必要ない
ので、図３の構成を適用することができる。

【００６１】しかし、欠陥画素を正常画素に置換する際
に水平ライン間で置換する必要がある時、即ち、異なる
垂直アドレスの画素に置換する必要がある時には、垂直
アドレスの補正をする必要性が生ずる場合がある。

【００６２】つまり、例えば水平アドレス１番地の画素
の上の画素を同じラインの２番地の正常画素に置換する
場合には何ら問題はないが、垂直アドレスが１だけ異な
るライン上の同じ水平アドレスの正常画素に置換する場
合には、水平アドレスの補正アドレスは０ｈにして、垂
直アドレスを１ｈだけ戻すか、又は進める必要が出てく
る。

【００６３】図７は、垂直アドレスの補正を考慮した、
補正アドレス生成部の第二の実施の形態である。図７に
おいて、６１１は置換信号を選択信号として１ｈと−１
ｈの一方を選択するセレクタ、６１２は水平方向のリー
ドアドレスと水平アドレスの最小値（図ではｍｉｎと表
記している。）を比較して、水平アドレスが最小値より
大きい時に“１”を出力する比較回路、６１２ａは水平
方向のリードアドレスと水平アドレスの最大値（図では
ｍａｘと表記している。）を比較して、水平アドレスが
最大値より小さい時に“１”を出力する比較回路、６１
３は欠陥／正常信号、該比較回路６１２の出力及び該比
較回路６１２ａの出力の論理積をとる論理積回路、６１
１ａは該論理積回路６１３の出力を選択信号として該セ
レクタ６１１の出力と０ｈの一方を選択するセレクタ、
６１７は該比較回路６１２及び該比較回路６１２ａの出
力によって１ｈ、０ｈ及び−１ｈのいずれかを選択して
垂直方向の補正アドレスとして出力するセレクタであ
る。

【００６４】尚、二のセレクタ６１１及び６１１ａ、セ
レクタ６１７の出力信号は複数ビットの並列信号である
が、図を簡略化するために１ビット信号と同じ表現にし
てある。

【００６５】そして、セレクタ６１１及びセレクタ６１
１ａによって構成される部分は図３に示した補正アドレ
ス生成部であり、その他の構成要素によって構成される
部分が垂直補正アドレスを生成する部分である。

【００６６】水平方向のリードアドレスが水平アドレス
の最小値より大きく、且つ、水平アドレスの最大値より
小さい時、即ち、水平アドレスが最小値でも最大値でも
ない時には、二の比較回路６１２及び６１２ａは共に
“１”を出力するので、該論理積回路６１３の出力は欠
陥／正常信号と等しくなる。

【００６７】そして、二の比較回路６１２及び６１２ａ
は共に“１”を出力する時に、０ｈを選択するように該
セレクタ６１７を設定しておくことができるので、この
時には垂直アドレスは変わらない。

【００６８】又、水平方向のリードアドレスが水平アド
レスの最小値より大きく、且つ、水平アドレスの最大値
より小さい時には、該セレクタ６１１ａの出力が水平補
正アドレスとして該論理和回路６１６から出力される。

【００６９】即ち、ライン間にまたがるアドレスの補正
は行われない。次に、水平アドレスがその最小値に等し
い時には、該比較回路６１２は“０”を出力し、該比較
回路６１２ａは“１”を出力するので、該論理積回路６
１３の出力は“０”となり、欠陥／正常信号の如何にか
かわらず該セレクタ６１１ａは０ｈを選択して出力す
る。

【００７０】この時、該セレクタ６１７が１ｈ又は−１
ｈを選択するように設定することが可能であるので、垂
直補正アドレスとして１ｈ又は−１ｈが出力される。従
って、この時には、水平アドレスが等しく、垂直アドレ
スが１だけ補正される。即ち、欠陥画素の直上又は直下
の正常画素に置換が行われ、欠陥画素の左の画素（これ
は存在しない画素である。）に置換するという不具合を
避けることができる。

【００７１】更に、水平アドレスがその最大値に等しい
時には、該比較回路６１２は“１”を出力し、該比較回
路６１２ａは“０”を出力するので、該論理積回路６１
３の出力は“０”となり、欠陥／正常信号の如何にかか
わらず該セレクタ６１１ａは０ｈを選択して出力する。

【００７２】この時にも、該セレクタ６１７が１ｈ又は
−１ｈを選択するように設定することが可能であるの
で、垂直補正アドレスとして１ｈ又は−１ｈが出力され
る。従って、この時には、水平アドレスが等しく、垂直
アドレスが１だけ補正される。即ち、欠陥画素の直上又
は直下の正常画素に置換が行われ、欠陥画素の右の画素
（これは存在しない画素である。）に置換するという不
具合を避けることができる。

【００７３】上記は、水平アドレスが最大値又は最小値
になる場合について補正アドレスの出力の仕方を説明し
たものであるが、垂直アドレスが最大値又は最小値にな
る場合の補正アドレスの出力も同じ考え方で実現でき
る。

【００７４】ただ、この場合には、リードアドレスとし
て垂直アドレスを供給し、セレクタ６１１ａの出力を垂
直補正アドレスとし、セレクタ６１７の出力を水平補正
アドレスとする必要がある。

【００７５】更に、四隅の画素が欠陥画素である場合の
正常画素への置換まで考慮するのであれば、図７の構成
を二つ設け、一方に水平アドレスを供給し、もう一方に
垂直アドレスを供給し、水平アドレスを供給した方のセ
レクタ６１１ａの出力と垂直アドレスを供給した方のセ
レクタ６１７の出力の論理和を水平補正アドレスとし、
垂直アドレスを供給した方のセレクタ６１１ａの出力と
水平アドレスを供給した方のセレクタ６１７の出力の論
理和を垂直補正アドレスとすればよい。

【００７６】図８は、補正アドレス生成部の第三の実施
の形態で、連続欠陥があっても補正アドレスを生成する
ことができるものを示している。図８において、６１８
はアドレス生成部が生成するリードアドレスに−１ｈを
加算する加算器、６１１ｂは後述する欠陥／正常信号を
選択信号として該加算器６１８の出力とアドレス生成部
が生成するリードアドレスの一方を選択するセレクタ、
６１８ａは該セレクタ６１１ｂの出力からアドレス生成
部が生成するリードアドレスを減算する加算器、６１８
ｂは該加算器６１８ａの出力と後述するレジスタの出力
とを加算する加算器、６１９は欠陥／正常信号の立ち上
がりと立ち下がりを微分する微分回路、６２０は該微分
回路６１９の立ち下がり微分出力によってリセットされ
て該加算器６１８ｂの出力を一時格納するレジスタ、６
１１ｃは置換信号を選択信号として欠陥状態信号から知
ることができる連続欠陥数と該加算器６１８ｂの出力の
一方を選択するセレクタ、６１１ｄは欠陥／正常信号を
選択信号として該セレクタ６１１ｃの出力と０ｈの一方
を選択するセレクタである。

【００７７】そして、該セレクタ６１１ｄの出力が補正
アドレスである。図９は、図８の構成に対応する欠陥情
報付感度補正用ＲＯＭの格納内容で、連続欠陥を考慮す
る場合の格納内容である。

【００７８】図９（イ）に示す如く、格納内容は（ｎ＋
４）ビットであり、このうちｎビットは感度補正係数、
４ビットが欠陥情報である。そして、Ａと表示されたビ
ットが欠陥／正常信号で、例えば論理レベル“１”の時
に欠陥画素であることを示し、論理レベル“０”の時に
正常画素であることを示す。又、Ｂと表示されたビット
が置換信号で、例えば論理レベル“０”の時に欠陥画素
の上の画素と置換することを示し、論理レベル“１”の
時に欠陥画素の下の画素と置換することを示す。更に、
Ｃ及びＤと表示されたビットが欠陥状態信号で、欠陥の
連続数を意味する。

【００７９】図９（ロ）は欠陥状態を示す表である。図
９（ロ）に示す如く、ビットＡ、ビットＣ及びビットＤ
が全て“０”の時には正常素子であることを意味し、ビ
ットＡが“１”で、ビットＣが０で、ビットＤが“１”
の時には単独欠陥画素であることを示し、ビットＡが
“１”で、ビットＣが“１”で、ビットＤが“０“の時
には当該画素以降に２連続で欠陥画素があることを示
し、ビットＡが“１”で、ビットＣ及びビットＤが共に
“１”である時には当該画素以降に３連続で欠陥画素が
あることを示す。

【００８０】従って、例えば３連続欠陥の場合には、３
つの連続する欠陥画素のアドレスに対応する欠陥情報付
感度補正用ＲＯＭの最初のアドレスには当該画素以降に
３連続で欠陥画素があることを示す欠陥情報が書き込ま
れ、２番目のアドレスには当該画素以降に２連続で欠陥
画素があることを示す欠陥情報が書き込まれ、３番目の
画素には当該画素以降に単独欠陥画素があることを示す
欠陥情報が書き込まれる。それを図示したのが図９
（ハ）である。

【００８１】尚、ビットＢは置換信号であり、欠陥状態
に対しては直接関係しないので、図９（ハ）の表では無
関係を意味するＸを記入している。図１０は、図８の構
成における欠陥画素の置換を説明するタイムチャート
で、アドレス３乃至アドレス５に３連続欠陥がある場合
の図８の構成の動作を詳細に説明するものである。

【００８２】アドレス生成部が生成するリードアドレス
は欠陥の有無に関係なく整数の順序で出力される。連続
欠陥数は、欠陥状態信号を数値化して表現したもので、
アドレス３では３、アドレス４では２、アドレス５では
１であり、他のアドレスでは全て０である。

【００８３】加算器６１８はアドレス生成部が生成する
リードアドレスに−１ｈを加算するので、その出力はア
ドレス生成部が生成するリードアドレスより１小さい。
セレクタ６１１ｂは欠陥／正常信号を選択信号として該
加算器６１８の出力とアドレス生成部が生成するリード
アドレスの一方を選択するので、該セレクタ６１１ｂの
出力は欠陥／正常信号が“０”の時にアドレス生成部が
生成するリードアドレスと等しくなり、欠陥／正常信号
が“１”の時に該加算器６１８の出力と等しくなる。

【００８４】従って、該セレクタ６１１ｂの出力からア
ドレス生成部が生成するリードアドレスを減算する加算
器６１８ａの出力は、欠陥／正常信号が“１”の時だけ
−１となり、その他のアドレスでは全て０となる。

【００８５】該加算器６１８ａの出力を加算器６１８ｂ
に供給し、該加算器６１８ｂの出力をレジスタ６２０に
一旦格納して、該格納した値を該加算器６１８ｂにて該
加算器６１８ａの出力と加算するので、該加算器６１８
ｂの出力は欠陥／正常信号が“１”の間に−１、−２、
−３というように負の値で累進してゆく。そして、微分
回路６１９が出力する欠陥／正常信号の立ち下がり微分
信号によってリセットされるので、それ以外のアドレス
では全て０である。

【００８６】今、アドレス３で“１”、アドレス４で
“０”、アドレス５で“１”となる置換信号を与えるも
のとすると、セレクタ６１１ｃの出力は、アドレス３で
連続欠陥数の３、アドレス４で該加算器６１８ｂの出力
の−２、アドレス５で連続欠陥数の１に等しくなり、そ
の他のアドレスでは全て０となる。

【００８７】該セレクタ６１１ｃの出力と０ｈの一方
が、欠陥／正常信号を選択信号とするセレクタ６１１ｄ
によって選択されるので、欠陥／正常信号が“１”の間
は順に３、−２、１が選択されて出力され、欠陥／正常
信号が“０”であるその他のアドレスでは０が選択され
て、補正アドレスとして出力される。

【００８８】この補正アドレスが図２の加算器６３にお
いてアドレス生成部が出力するリードアドレスと加算さ
れるので、アドレス３とアドレス５では３連続欠陥のす
ぐ下のアドレスの正常画素と置換され、アドレス４では
３連続欠陥のすぐ上の正常画素と置換されて、欠陥画素
による画質の劣化を防止することができる。

【００８９】そして、図８の構成の特徴は、連続欠陥が
ある場合に欠陥画素を置換する正常画素として、連続欠
陥のすぐ上の画素とすぐ下の画素を任意に選択すること
ができる点にある。

【００９０】さて、ここでは赤外線検知素子が一次元ア
レイであるものとして補正アドレスの生成について説明
したが、図８の構成は二次元アレイに対しても適用する
ことができる。

【００９１】まず、二次元アレイにおいてアドレスを図
２７（イ）のケース１のように割り振れば、アドレス自
体は一次元アレイのアドレスと等価であるから、図８の
構成をそのまま適用して補正アドレスを生成することが
できることは容易に理解できる。

【００９２】次に、二次元アレイにおいてアドレスを図
２７（イ）のケース２のように水平アドレスと垂直アド
レスを組み合わせる場合であるが、連続欠陥がある場合
に欠陥画素を置換する正常画素として、連続欠陥のすぐ
上の画素とすぐ下の画素を任意に選択することができる
という図８の構成の特徴により、ライン間で欠陥画素と
正常画素の置換を行なうことを避けることができる。

【００９３】従って、図８の構成は一次元アレイにも二
次元アレイにも適用することができる。つまり、上記特
徴を生かすように置換信号を与えれば、図７に示したよ
うな水平アドレスの変換と垂直アドレスの補正を行なう
部分を追加しないでも、補正アドレスを生成することが
できる。

【００９４】尚、ここでは欠陥状態信号に２ビットを割
り当てる例によって説明したが、欠陥状態信号に更に多
くのビットを割り当てれば、図８の構成によってもっと
多数の連続欠陥について欠陥画素を正常画素に置換する
ことができる。しかし、あまり多数の連続欠陥を許容す
ることは赤外線検知素子自体の信頼度を度外視して使用
することであり、又、多数の画素で連続して置換を行な
うために赤外線映像装置の映像の品質の低下につながる
ので、許容される連続欠陥数には自ずから限界がある。
実用的に見た場合、それは２〜３画素であるので、欠陥
状態信号には２ビットを割り当てる程度でよい。

【００９５】図１１は、補正アドレス生成部の第四の実
施の形態で、連続欠陥がある場合にも補正アドレスを生
成することができるものである。図１１において、６１
１ｅは欠陥／正常信号を選択信号として欠陥状態信号か
ら得られる連続欠陥数と０ｈの一方を選択するセレクタ
である。そして、該セレクタ６１１ｅの出力が補正アド
レスとなる。

【００９６】図１１の構成は、欠陥／正常信号が“１”
のときだけ連続欠陥数を選択して出力し、他のアドレス
では０を選択して出力するので、欠陥画素を連続欠陥の
すぐ下の正常画素に置換するものである。

【００９７】そして、図１１の構成は、一次元アレイと
図２７（イ）のケース１のアドレスの割り振り方をした
二次元アレイに対しては無条件に適用することができ
る。しかし、図２７（イ）のケース２のように、水平ア
ドレスと垂直アドレスを組み合わせるアドレスの割り振
り方をした二次元アレイに対しては、垂直アドレスが１
だけ大きいラインとの間で置換をする必要性が出る可能
性があるので、図７に示した水平アドレスの変換と垂直
アドレスの補正を行なう部分と結合することが必要にな
る。

【００９８】図１２は、補正アドレス生成部の第五の実
施の形態で、二次元アレイで図２７（イ）のケース１に
示すアドレスの割り振り方をした場合に適用できるもの
である。

【００９９】図１２において、６１２ｂ及び６１２ｃは
比較器で該二の比較器６１２ｂ及び６１２ｃによって欠
陥画素の上、下又は同じラインの正常画素を選択するラ
イン選択回路を構成する。６１７ｂは該ライン選択回路
の出力によってｍｈ（ｍは正の整数で、１ラインを構成
する画素数である。）、０ｈ及び−ｍｈのいずれかを選
択するセレクタ、６２１は欠陥画素の左又は右の正常画
素を選択するコラム選択回路（コラム選択回路の構成の
詳細は後述する。）、６１７ｃは該コラム選択回路６２
１が出力する信号を選択信号として１ｈ、０ｈ及び−１
ｈのいずれかを選択するセレクタ、６１８ｃは該セレク
タ６１７ｂと該セレクタ６１７ｃの出力を加算する加算
器、６１１ｆは欠陥／正常信号を選択信号として該加算
器６１８ｃの出力と０ｈの一方を選択するセレクタであ
る。

【０１００】図１２の構成の動作の詳細は後述すること
にして、ここでは概要のみを記すと、ライン選択回路の
出力によって、欠陥画素を置換する正常画素を欠陥画素
があるラインの上のライン又は同じライン又は下のライ
ンのいずれから選択するかを示す信号を生成し、上のラ
イン又は同じライン又は下のラインのいずれから選択す
るかを示す信号によってアドレスを１ラインの画素数だ
け大きくするか又は小さくするか又は同じにするかの補
正値を選択し、コラム選択回路の出力によって、欠陥画
素を置換する正常画素を欠陥画素があるコラムの左のコ
ラム又は同じコラムまたは右のコラムのいずれから選択
するかを示す信号を生成し、左のコラム又は同じコラム
または右のコラムのいずれから選択するかを示す信号に
よってアドレスを１だけ大きくするか又は小さくするか
又は同じにするかの補正値を選択し、ラインとコラムの
アドレスの補正値を加算し、欠陥／正常信号が“１”の
時だけ双方の補正値を加算した値を補正アドレスとして
出力する。

【０１０１】図１３は、図１２の構成に対応する欠陥情
報付感度補正用ＲＯＭの格納内容と置換信号の意味であ
る。図１３（イ）に示す如く、格納内容は（ｎ＋４）ビ
ットで、ｎビットが感度補正係数、４ビットが欠陥情報
である。

【０１０２】欠陥情報のうちビットＡは欠陥／正常信
号、ビットＥ乃至ビットＧは置換信号である。そして、
３ビットの置換信号の組合せによって欠陥画素の周囲の
８画素のいずれの画素と置換するかを表現する。

【０１０３】即ち、図１３（ロ）に示す如く、シャドウ
で表示した欠陥画素の周囲の８画素のうち欠陥画素を置
換する正常画素の位置を３ビットの置換信号で表現す
る。図１３（ロ）に示した例では、欠陥画素があるライ
ンの上のラインの正常画素に０００（０ｈ）から０１０
（２ｈ）を割り振り、欠陥画素と同じラインの正常画素
に０１１（３ｈ）と１００（４ｈ）を割り振り、欠陥画
素があるラインの下のラインの正常画素に１０１（５
ｈ）から１１１（７ｈ）を割り振る。

【０１０４】図１４は、図１２の構成におけるコラム選
択回路の構成例である。図１４において、６２１１、６
２１１ａ及び６２１１ｂはデコーダ、６２１２は図１２
におけるライン選択回路が出力するａ０とａ１の論理積
を演算する論理積回路、６２１３は該ａ０の否定と該信
号ａ１の論理積を演算する論理積回路、６２１４は該ａ
０の否定と該ａ１の否定の論理積を演算する論理積回
路、６２１２ａ及び６２１２ｂは該論理積回路６２１２
の出力によって該デコーダ６２１１の出力の通過、非通
過を制御する論理積回路、６２１２ｃ及び６２１２ｄは
該論理積回路６２１３の出力によって該デコーダ６２１
１ａの出力の通過、非通過を制御する論理積回路、６２
１２ｅ及び６２１２ｆは該論理積回路６２１４の出力に
よって該デコーダ６２１１ｂの出力の通過、非通過を制
御する論理積回路、６２１５は該論理積回路６２１２
ａ、該論理積回路６２１２ｃ及び該論理積回路６２１２
ｅの出力のいずれかを選択して信号ｂ０として出力する
論理和回路、６２１５ａは該論理積回路６２１２ｂ、該
論理積回路６２１２ｄ及び該論理積回路６２１２ｆの出
力のいずれかを選択して信号ｂ１として出力する論理和
回路である。

【０１０５】今、図１２のライン選択回路を構成する比
較器６１２ｂには置換信号と比較基準値３ｈを供給し、
比較器６１２ｃには置換信号と比較基準値５ｈを供給し
ている。そして、双方の比較器は、１６進数とみなした
置換信号が比較基準値より小さい時に“１”を出力し、
１６進数とみなした置換信号が比較基準値以上の時に
“０”を出力するものと仮定すれば、図１５（イ）に示
す如く、置換信号が０００から０１０の時にはａ０及び
ａ１は共に“１”となり、置換信号が０１１と１００の
時にはａ０は“０”、ａ１は“１”になり、置換進行が
１０１から１１１の時にはａ０及びａ１は共に“０”に
なる。

【０１０６】そして、図１２におけるセレクタ６１７ｂ
は（ａ０、ａ１）＝（“１”、“１”）の時に−ｍｈを
選択し、（ａ０、ａ１）＝（“０”、“１”）の時に０
ｈを選択し、（ａ０、ａ１）＝（“０”、“０”）の時
にｍｈを選択するように設定できるので、置換信号が０
００から０１０の時にはラインの補正値は−ｍｈにな
り、置換信号が０１１と１００の時にはラインの補正値
は０ｈになり、置換信号が１０１から１１１の時にはラ
インの補正値はｍｈになる。

【０１０７】又、置換信号とａ０及びａ１はコラム選択
回路に供給される。今、ａ０及びａ１が共に“１”の時
には、コラム選択回路においてデコーダ６２１１の出力
のみが通過し、他のデコーダの出力はマスクされるの
で、この時にはデコーダ６２１１の出力がｂ０及びｂ１
として出力される。

【０１０８】又、ａ０が“０”でａ１が“１”の時に
は、コラム選択回路においてデコーダ６２１１ａの出力
のみが通過し、他のデコーダの出力はマスクされるの
で、この時にはデコーダ６２１１ａの出力がｂ０及びｂ
１として出力され、同様に、ａ０とａ１が共に“０”の
時には、コラム選択回路においてデコーダ６２１１ｂの
出力のみが通過し、他のデコーダの出力はマスクされる
ので、この時にはデコーダ６２１１ｂの出力がｂ０及び
ｂ１として出力される。

【０１０９】ここで、デコーダ６２１１、デコーダ６２
１１ａ及びデコーダ６２１１ｂの入出力関係を図１５
（ロ）に示すように設定することは可能である。従っ
て、置換信号が０００から０１０の時にはａ０及びａ１
が共に“１”となるので、デコーダ６２１１の出力がｂ
０及びｂ１として出力されるので、置換信号が０００の
時には（ｂ０、ｂ１）＝（０、０）となり、置換信号が
００１の時には（ｂ０、ｂ１）＝（１、０）となり、置
換信号が０１０の時には（ｂ０、ｂ１）＝（１、１）と
なる。

【０１１０】同様に、置換信号が０１１と１００の時に
はａ０が“０”、ａ１が“１”となるので、デコーダ６
２１１ａの出力がｂ０及びｂ１として出力されるので、
置換信号が０１１の時には（ｂ０、ｂ１）＝（０、０）
となり、置換信号が１００の時には（ｂ０、ｂ１）＝
（０、１）となり、又、置換信号が１０１から１１１の
時にはａ０及びａ１が共に“０”となるので、デコーダ
６２１１ｂの出力がｂ０及びｂ１として出力されるの
で、置換信号が１０１の時には（ｂ０、ｂ１）＝（０、
０）となり、置換信号が１１０の時には（ｂ０、ｂ１）
＝（１、０）となり、置換信号が１１１の時には（ｂ
０、ｂ１）＝（０、１）となる。

【０１１１】ここで、（ｂ０、ｂ１）＝（０、０）の時
に−１ｈを選択し、（ｂ０、ｂ１）＝（１、０）の時に
０ｈを選択し、（ｂ０、ｂ１）＝（０、１）の時に１ｈ
を選択するように図１２におけるセレクタ６１７ｃを設
定することが可能である。

【０１１２】従って、置換信号が０００から０１０の時
にはコラムの補正値は順に−１ｈ、０ｈ、１ｈになり、
置換信号が０１１の時にはコラムの補正値は−１ｈ、１
００の時にはコラムの補正値は１ｈになり、置換信号が
１０１から１１１の時にはコラムの補正値は順に−１
ｈ、０ｈ、１ｈになる。

【０１１３】図１２におけるセレクタ６１７ｂ及びセレ
クタ６１７ｃの出力が加算器６１８ｃによって加算され
るので、置換信号と補正アドレスの関係は図１５（ハ）
に示すようになる。

【０１１４】図１６は、図１２の構成の欠陥画素の置換
を説明するタイムチャートで、赤外線検知素子が６×６
の二次元アレイ（即ち、ｍ＝６である。）によって構成
されており、図２７（イ）のケース１の如くアドレスが
割り振られている場合の置換動作について、更に具体的
に説明するものである。

【０１１５】図１６（イ）は、６×６の二次元アレイに
おける欠陥パターンの例を示す図であり、太い破線で囲
まれてアドレスに下線を付されている画素、即ち、アド
レス８、アドレス１６及びアドレス２７の画素が欠陥画
素である。

【０１１６】図１６（ロ）は、置換信号であり、図１３
と同様に、欠陥画素の左上の正常画素に対応しては００
０、真上の正常画素に対応しては００１、右上の正常画
素に対応しては０１０、左隣の正常画素に対応しては０
１１、右隣の正常画素に対応しては１００、左下の正常
画素に対応しては１０１、真下の正常画素に対応しては
１１０、右下の正常画素に対応しては１１１とする例が
示されている。

【０１１７】図１６（ハ）は、欠陥画素の置換を説明す
るタイムチャートである。欠陥／正常信号は欠陥画素の
アドレスのタイミングで“１”であり、置換信号はアド
レス８の欠陥画素に対応しては（Ｃ、Ｄ、Ｅ）＝（０、
０、１）、アドレス１６の欠陥画素に対応しては（Ｃ、
Ｄ、Ｅ）＝（１、１、０）、アドレス２７の欠陥画素に
対応しては（Ｃ、Ｄ、Ｅ）＝（１、０、１）が与えられ
ている。

【０１１８】アドレス８の欠陥画素に対しては置換信号
は００１であるから、図１２におけるａ０及びａ１は共
に“１”であるから、セレクタ６１７ｂは−６ｈ（１０
進数表示で−６）を選択して出力する。又、ａ０及びａ
１が共に“１”であるから図１４においてはデコーダ６
２１１の出力が選択され、しかも置換信号が００１であ
るから、図１５（ロ）よりｂ０は“１”になり、ｂ１は
“０”になって、図１２のセレクタ６１７ｃは０ｈ（１
０進数表示で０）を選択して出力する。従って、図１２
の加算器６１８ｃは−６と０を加算して−６を出力す
る。このタイミングで欠陥／正常信号は“１”であるか
ら、図１２のセレクタ６１１ｆは補正アドレスとして−
６を出力する。

【０１１９】同様に、アドレス１６の欠陥画素に対して
は補正アドレスは＋６となり、アドレス２７の欠陥画素
に対しては補正アドレスは＋５となる。このようにして
求められた正常画素を求めるための補正アドレスがアド
レス生成部が出力するリードアドレスに加算されるの
で、アドレス切替部を介して走査変換用メモリに与えら
れるリードアドレスは、アドレス８の欠陥画素に対して
は（８−６）からアドレス２となり、アドレス１６の欠
陥画素に対しては（１６＋６）からアドレス２２とな
り、アドレス２７の欠陥画素に対しては（２７＋５）か
らアドレス３２となる。

【０１２０】ここでは、図１２の構成によって、二次元
アレイにおいて各ライン内で単独欠陥がある場合につい
て正常画素へ置換することができることを説明したが、
図１２の構成の置換能力は上記に限定されるものではな
い。図示して説明することは省略するが、欠陥画素の周
囲の画素に一つでも正常画素があるような欠陥パターン
であれば、水平方向の連続欠陥や垂直方向の連続欠陥の
数にかかわらず置換することができる。

【０１２１】今、６×６の二次元アレイにおいてアドレ
ス１からアドレス６までの画素が全て欠陥画素であると
すると、例えば、アドレス７、アドレス９及びアドレス
１１の画素が正常画素であれば置換可能である。

【０１２２】又、アドレス８乃至アドレス１１の画素が
欠陥画素、アドレス１４、アドレス１５及びアドレス１
７の画素が欠陥画素、アドレス２０、アドレス２１及び
アドレス２３の画素が欠陥画素、アドレス２６乃至アド
レス２９の画素が欠陥画素であっても、置換可能であ
る。

【０１２３】従って、図１２の構成の置換能力は非常に
大きいものであり、実際の赤外線検知素子の連続欠陥数
は２〜３以内であることを考慮すると、図１２の構成は
実用的には全ての欠陥パターンについて欠陥画素を正常
画素に置換する能力を有していると言ってもよい。

【０１２４】図１７は、補正アドレス生成部の第六の実
施の形態である。図１７において、６２２は画像データ
を格納するメモリ、６２２ａは画素の画像データを累積
するメモリ、６１８ｄは画像データと該メモリ６２２ａ
からの読み出しデータを加算する加算器、６２３は該メ
モリ６２２ａから読み出されるデータから平均値を求め
るビットシフタ、６１８ｅは該メモリ６２２から読み出
されるデータと該ビットシフタの出力である平均データ
の差を求める加算器、６２４は該加算器６１８ｅの出力
データを二乗する二乗回路、６２２ｂは該二乗回路６２
４の出力データを累積して実効値を求めるメモリ、６１
８ｆは該二乗回路６２４の出力データと該メモリ６２２
ｂの出力データを加算する加算器である。そして、以上
の構成要素で欠陥画素を置換する候補の正常画素の雑音
の実効値を求める。

【０１２５】６２５は欠陥画素の上の画素の実効値を格
納する実効値レジスタ（図では、実効値レジスタ（上）
と表示している。）、６２５ａは欠陥画素の下の画素の
実効値を格納する実効値レジスタ（図では、実効値レジ
スタ（下）と表示している。）。

【０１２６】尚、実効値レジスタ（上）６２５及び実効
値レジスタ（下）６２５ａへの実効値の書き込み制御回
路は公知であるため、図面の輻輳を避けるために図示を
省略しているが、概要は下記の通りである。即ち、各々
の実効値レジスタは画像データのアドレスに等しいアド
レスを有しており、実効値を計算された画素のアドレス
と等しいアドレスに計算結果が格納される。

【０１２７】この時、欠陥画素の上の画素に関する計算
結果、例えば図１９における２番地と７番地の画素に関
する計算結果を実効値レジスタ（上）６２５に格納し、
欠陥画素の下の画素に関する計算結果、例えば図１９に
おける４番地と９番地の画素に関する計算結果を実効値
レジスタ（下）６２５ａに格納する必要があるが、これ
は下記の通りにする。即ち、図１９おけるメモリ６２
２、６２２ａのイネーブル信号を例えばトグル・フリッ
プ・フロップに供給し、交互に“１”と“０”を繰り返
す該トグル・フリップ・フロップの出力によって実効値
レジスタ（上）６２５と実効値レジスタ（下）６２５ａ
への書き込みをイネーブルにすれば、実効値レジスタ
（上）６２５には欠陥画素の上の画素に関する実効値の
計算結果が格納され、実効値レジスタ（下）６２５ａに
は欠陥画素の下の画素に関する実効値の計算結果が格納
される。

【０１２８】又、６１２ｂは該実効値レジスタ（上）６
２５と該実効値レジスタ（下）６２５ａに格納された実
効値を比較する比較回路、６１１ｇは該比較回路６１２
ｂの出力を選択信号として１ｈと−１ｈの一方を選択す
るセレクタ、６１１ｉは欠陥／正常信号を選択信号とし
て該セレクタ６１１ｇの出力と０ｈの一方を選択するセ
レクタ、６２２ｃは該セレクタ６１１ｉの出力を格納す
るメモリである。そして、実効値レジスタ（上）６２５
以降メモリ６２２ｃまでの構成要素で補正アドレスを生
成して格納する。

【０１２９】６１８ｇはアドレス生成部が出力するリー
ドアドレスに−１を加算する加算器、６１８ｉはアドレ
ス生成部が出力するリードアドレスに１を加算する加算
器、６２０ａは欠陥／正常信号が“１”であるタイミン
グに該加算器６１８ｇの出力をアドレスとして“１”を
書き込むレジスタ、６２０ｂは欠陥／正常信号が“１”
であるタイミングに該加算器６１８ｉの出力をアドレス
として“１”を書き込むレジスタである。そして、加算
器６１８ｇ以降レジスタ６２０ｂまでの構成要素で実効
値を計算する画素を指定する信号を生成する。

【０１３０】即ち、図１７の構成の特徴は、欠陥画素を
置換する候補となる画素を決定し、欠陥画素を置換する
候補となる画素について雑音の実効値を求め、求められ
た雑音の実効値が小さい方の正常画素を選択することに
よって補正アドレスを自動生成する点にある。

【０１３１】図１８は、補正アドレスを自動生成するシ
ーケンスである。赤外線映像装置において、赤外線検知
素子は極低温に保たれる恒温槽内に設置して使用され
る。従って、恒温槽の温度が一定になるまでの時間は赤
外線映像装置の立ち上げのための待ち時間となる。

【０１３２】そして、恒温槽の温度が一定になった後に
補正アドレスを自動生成するシーケンスに入る。まず第
一のシーケンスでは、赤外線検知素子において欠陥画素
を置換する候補となる正常画素のアドレスを決定する
（図では、置換アドレスの生成と表現している。）。こ
れは、判明している欠陥画素の左右や上下の正常画素の
アドレスを求めればよい。

【０１３３】次に第二のシーケンスでは、赤外線映像装
置に黒体からの画像データを入力し、入力された画像デ
ータの平均値を求める（図では画像データの取込み、平
均値の算出と表現している。）。実際には、複数サンプ
ルに対して平均値を求め、それらを更に平均するという
プロセスがとられる。

【０１３４】そこで求められた平均値と取り込まれた画
像データを使って、次のシーケンスにおいて、欠陥画素
を置換する候補となる正常画素の雑音の実効値を計算す
る（図では実効値の計算と表現している。）。これも、
複数回の実効値計算の結果を平均するというプロセスを
経て当該画素の雑音の実効値とする。

【０１３５】そして、更に次のシーケンスに、欠陥画素
を置換する候補となる正常画素のうちで雑音が最小であ
る画素のアドレスを選択して補正アドレスを生成する
（図では補正アドレスの生成と表現している。）。

【０１３６】従って、欠陥画素を置換する候補となる正
常画素のうち雑音が最小の画素を選択して置換すること
ができるので、欠陥画素を置換した赤外線映像の品質は
より高いものになる。

【０１３７】図１９は、図１７の構成における実効値計
算を行なう画素アドレスの決定を説明する図である。ア
ドレス生成部が生成するリードアドレスは欠陥の有無に
無関係に整数の順に出力される。

【０１３８】今、欠陥画素はアドレス３とアドレス８の
画素であるものとすれば、欠陥／正常信号はアドレス３
とアドレス８のタイミングで“１”になる。加算器６１
８ｇでアドレス生成部が生成するリードアドレスに−１
が加算されるので、該加算器６１８ｇの出力はアドレス
生成部が生成するリードアドレスより１だけ小さいもの
になる。

【０１３９】一方、加算器６１８ｉでアドレス生成部が
生成するリードアドレスに１が加算されるので、該加算
器６１８ｇの出力はアドレス生成部が生成するリードア
ドレスより１だけ大きいものになる。

【０１４０】該加算器６１８ｇ及び該加算器６１８ｉの
出力をアドレスとして、欠陥／正常信号が“１”になる
タイミングにレジスタ６２０ａ及び６２０ｂに“１”を
書き込む。即ち、レジスタ６２０ａにはアドレス２（図
では２番地と表現している。）とアドレス７（図では７
番地と表現している。）に“１”が書き込まれ、レジス
タ６２０ｂにはアドレス４（図では４番地と表現してい
る。）とアドレス９（図では９番地と表現している。）
に“１”が書き込まれる。これは、シフトレジスタ形式
のレジスタに、並列端子側から書き込みを行えばよい。

【０１４１】次いで、該レジスタ６２０ａ及び該レジス
タ６２０ｂの直列端子側から上記信号を読み出せば、欠
陥画素を置換する正常画素のアドレスを指定する信号と
して、図示のメモリ６２２及びメモリ６２２ａの読み出
しイネーブル信号が得られる。

【０１４２】図２０は、図１７の構成における補正アド
レスの生成を説明する図である。アドレス生成部が生成
するリードアドレスは欠陥の有無に無関係に整数の順に
出力される。

【０１４３】今、実効値レジスタ（上）に格納された実
効値の方がちいさくて、比較器６１２ｂの出力が“０”
になる場合を考える。この時、セレクタ６１１ｇでは−
１ｈ（１０進数では−１である。）が選択されるので、
該セレクタ６１１ｇの出力は全てのアドレスで−１にな
る。

【０１４４】該セレクタ６１１ｇの出力がセレクタ６１
１ｉの一方の入力端子に供給され、該セレクタ６１１ｉ
のもう一方の入力端子には０ｈ（１０進数では０であ
る。）が供給されており、該セレクタ６１１ｉの選択信
号として欠陥／正常信号が供給されているので、該セレ
クタ６１１ｉの出力はアドレス３とアドレス８に−１と
なり、その他のアドレスでは全て０になる。

【０１４５】次に、実効値レジスタ（上）に格納された
実効値の方が大きくて、比較器６１２ｂの出力が“１”
になる場合を考える。この時、セレクタ６１１ｇでは１
ｈ（１０進数では１である。）が選択されるので、該セ
レクタ６１１ｇの出力は全てのアドレスで１になる。

【０１４６】該セレクタ６１１ｇの出力がセレクタ６１
１ｉの一方の入力端子に供給され、該セレクタ６１１ｉ
のもう一方の入力端子には０ｈ（１０進数では０であ
る。）が供給されており、該セレクタ６１１ｉの選択信
号として欠陥／正常信号が供給されているので、該セレ
クタ６１１ｉの出力はアドレス３とアドレス８に１とな
り、その他のアドレスでは全て０になる。

【０１４７】即ち、雑音が小さいと判定された、欠陥画
素の上の正常画素を選択するように補正アドレスが生成
されている。この補正アドレスをメモリ６２２ｃに書き
込み、これを１画面ごとに読み出すことによって補正ア
ドレスを図２のメモリ制御信号生成部に供給することが
できる。

【０１４８】図１９及び図２０に図示した如く、図１７
の構成は一次元アレイ及び二次元アレイでアドレスを図
２７（イ）のケース１のように割り振った場合で、単独
欠陥の場合に適用できる。

【０１４９】ただ、二次元アレイでアドレスを図２７
（イ）のケース１のように割り振った場合で、欠陥画素
がラインの端になった時には置換すべきではない画素に
置換される恐れがある。例えば、欠陥画素がラインの左
端であり、下の画素に置換するという結果になったとす
ると、置換画素は上のラインの右端の画素であるから、
欠陥画素との相関が低くて置換には適さない。

【０１５０】このような場合には、例えば次のようにす
ればよい。即ち、画素がラインの左端であることを検出
するのは容易であるので、その検出信号を図示していな
いセレクタの選択信号とし、図示していないセレクタに
は図１７における加算器６１８ｆの出力と、実際にはあ
りえないレベルの実効値を与えておき、図示していない
セレクタの出力を実効値レジスタ（下）６２５ａに供給
する。

【０１５１】このようにしておけば、欠陥画素がライン
の左端である時には、図示していないセレクタから実際
にはありえないレベルの実効値を出力させることがで
き、実効値レジスタ（下）の方が実効値レジスタ（上）
６２５より大きい値を出力するので、欠陥画素の下の画
素に置換されることはない。

【０１５２】このことは、ラインの右端の画素が欠陥画
素である場合にも適用できる。図２１は、補正アドレス
生成部の第七の実施の形態である。図２１において、６
２２は画像データを格納するメモリ、６２２ａは同一画
素の画像データを累積するメモリ、６１８ｄは画像デー
タと該メモリ６２２ａからの読み出しデータを加算する
加算器、６２３は該メモリ６２２ａから読み出されるデ
ータから平均値を求めるビットシフタ、６１８ｅは該メ
モリ６２２から読み出されるデータと該ビットシフタの
出力である平均値の差を求める加算器、６２４は該加算
器６１８ｅの出力データを二乗する二乗回路、６２２ｂ
は該二乗回路６２４の出力データを累積して実効値を求
めるメモリ、６１８ｆは該二乗回路６２４の出力データ
と該メモリ６２２ｂの出力データを加算する加算器であ
る。そして、以上の構成要素で欠陥画素を置換する候補
の正常画素の雑音の実効値を求める。

【０１５３】６２５は欠陥画素の上の画素の実効値を格
納する実効値レジスタ（図では、実効値レジスタ（上）
と表示している。）、６２５ａは欠陥画素の下の画素の
実効値を格納する実効値レジスタ（図では、実効値レジ
スタ（下）と表示している。）。

【０１５４】尚、実効値レジスタ（上）６２５及び実効
値レジスタ（下）６２５ａへの計算結果の格納について
は、図１７の説明の中の記載と同様である。又、６１２
ｂは該実効値レジスタ（上）６２５と該実効値レジスタ
（下）６２５ａに格納された実効値を比較する比較回
路、６１１ｇは該比較回路６１２ｂの出力を選択信号と
して−１ｈと連続欠陥数（連続欠陥情報を数値化したも
のであることは既に説明している。）の一方を選択する
セレクタ、６１１ｊは欠陥／正常信号を選択信号として
該セレクタ６１１ｇの出力と０ｈの一方を選択するセレ
クタ、６２２ｃは該セレクタ６１１ｉの出力を格納する
メモリである。そして、実効値レジスタ（上）６２５以
降メモリ６２２ｃまでの構成要素で補正アドレスを生成
して格納する。

【０１５５】６１８ｇはアドレス生成部が出力するリー
ドアドレスに−１を加算する加算器、６１８ｊはアドレ
ス生成部が出力するリードアドレスに連続欠陥数を加算
する加算器、６２０ａは欠陥／正常信号が“１”である
タイミングに該加算器６１８ｇの出力をアドレスとして
“１”を書き込むレジスタ、６２０ｂは欠陥／正常信号
が“１”であるタイミングに該加算器６１８ｉの出力を
アドレスとして“１”を書き込むレジスタである。そし
て、加算器６１８ｇ以降レジスタ６２０ｂまでの構成要
素で実効値を計算する画素を指定する信号を生成する。

【０１５６】即ち、図２１の構成の特徴は、図１７の構
成と同様に、欠陥画素を置換する候補となる画素を決定
し、欠陥画素を置換する候補となる画素について雑音の
実効値を求め、求められた雑音の実効値が小さい方の正
常画素を選択することによって補正アドレスを自動生成
する点にある。しかも、アドレス生成部が出力するリー
ドアドレスに連続欠陥数を加算する構成を採用している
ために、連続欠陥がある場合にも適用できる利点があ
る。

【０１５７】尚、補正アドレスを自動生成するシーケン
スは、図１７の構成と同様であるので、説明を省略す
る。図２２は、図２１の構成における実効値計算を行な
う画素アドレスの決定を説明する図である。

【０１５８】アドレス生成部が出力するリードアドレス
は欠陥の有無に無関係に整数の順序で出力される。今、
アドレス３とアドレス８及びアドレス９の画素が欠陥で
あるとすると、アドレス３、アドレス８及びアドレス９
のタイミングで欠陥／正常信号は“１”になる。

【０１５９】又、連続欠陥数は、アドレス３のタイミン
グで１、アドレス８のタイミングで２、アドレス９のタ
イミングで１であり、他のアドレスのタイミングでは全
て０である。

【０１６０】加算器６１８ｇはアドレス生成部が出力す
るリードアドレスに−１を加算するので、該加算器６１
８ｇの出力はアドレス生成部が出力するリードアドレス
より常に１だけ小さいアドレスを示す。

【０１６１】加算器６１８ｊはアドレス生成部が出力す
るリードアドレスに連続欠陥数を加算するので、該加算
器６１８ｊの出力はアドレス３のタイミングで４、アド
レス８のタイミングで１０、アドレス９のタイミングで
１０となり、他のアドレスのタイミングでは全てアドレ
ス生成部が出力するリードアドレスに等しいアドレスを
示す。

【０１６２】微分回路６２６の出力は、アドレス３とア
ドレス８のタイミングで“１”になる。該微分回路６２
６の出力のタイミングで、該加算器６１８ｇ及び該加算
器６１８ｊの出力をアドレスとしてレジスタ６２０ａ及
びレジスタ６２０ｂに“１”を書き込むので、該レジス
タ６２０ａにはアドレス２とアドレス７に“１”が書き
込まれ、該レジスタ６２０ｂにはアドレス４とアドレス
１０に“１”が書き込まれる。

【０１６３】該レジスタ６２０ａ及び該レジスタ６２０
ｂに書き込まれた“１”を直列に読み出すことにより、
メモリ６２２及びメモリ６２２ａの読み出しイネーブル
信号として、アドレス２、アドレス４、アドレス７及び
アドレス１０のタイミングに“１”となる信号を得る。

【０１６４】即ち、アドレス３の欠陥画素に対する置換
画素の候補としてアドレス２とアドレス４の正常画素が
選択され、アドレス８の欠陥画素に対する置換画素の候
補としてアドレス４とアドレス１０の正常画素が選択さ
れるて、実効値を求められる。

【０１６５】図２３は、図２１の構成における補正アド
レスの生成を説明する図である。アドレス生成部が生成
するリードアドレスは欠陥の有無に無関係に整数の順に
出力される。

【０１６６】今、実効値レジスタ（上）に格納された実
効値の方が小さくて、比較回路６１２ｂの出力が“０”
になる場合を考える。この時、セレクタ６１１ｇでは−
１ｈ（１０進数では−１である。）が選択されるので、
該セレクタ６１１ｇの出力は全てのアドレスで−１にな
る。

【０１６７】該セレクタ６１１ｇの出力がセレクタ６１
１ｉの一方の入力端子に供給され、該セレクタ６１１ｉ
のもう一方の入力端子には０ｈ（１０進数では０であ
る。）が供給されており、該セレクタ６１１ｉの選択信
号として欠陥／正常信号が供給されているので、該セレ
クタ６１１ｉの出力はアドレス３、アドレス８アドレス
９のタイミングで−１となり、その他のアドレスでは全
て０になる。

【０１６８】次に、実効値レジスタ（上）に格納された
実効値の方が大きくて、比較回路６１２ｂの出力が
“１”になる場合を考える。この時、セレクタ６１１ｇ
では連続欠陥数が選択されるので、該セレクタ６１１ｇ
の出力はアドレス３のタイミングで１、アドレス８のタ
イミングで２、アドレス９のタイミングで１になり、他
のアドレスのタイミングでは全て０になる。

【０１６９】該セレクタ６１１ｇの出力がセレクタ６１
１ｉの一方の入力端子に供給され、該セレクタ６１１ｉ
のもう一方の入力端子には０ｈ（１０進数では０であ
る。）が供給されており、該セレクタ６１１ｉの選択信
号として欠陥／正常信号が供給されているので、該セレ
クタ６１１ｉの出力はアドレス３のタイミングで１、ア
ドレス８のタイミングで２、アドレス９のタイミングで
１になり、他のアドレスのタイミングでは全て０にな
る。

【０１７０】即ち、雑音が小さいと判定された、欠陥画
素の上の正常画素を選択するように補正アドレスが生成
されている。この補正アドレスをメモリ６２２ｃに書き
込み、これを１画面ごとに読み出すことによって補正ア
ドレスを図２のメモリ制御信号生成部に供給することが
できる。

【０１７１】図２２及び図２３に図示した如く、図２１
の構成は一次元アレイ及び二次元アレイでアドレスを図
２７（イ）のケース１のように割り振った場合で、連続
欠陥がある場合にも適用できる。

【０１７２】尚、欠陥画素がラインの右端又は左端にき
た時に相関が低い画素と置換しないようにするのは、図
１７について記載したのと同様である。図２４は、補正
アドレス生成部の第八の実施の形態である。

【０１７３】図２４において、６２２は画像データを格
納するメモリ、６２２ａは画素の画像データを累積する
メモリ、６１８ｄは画像データと該メモリ６２２ａから
の読み出しデータを加算する加算器、６２３は該メモリ
６２２ａから読み出されるデータから平均値を求めるビ
ットシフタ、６１８ｅは該メモリ６２２から読み出され
るデータと該ビットシフタの出力である平均データの差
を求める加算器、６２４は該加算器６１８ｄの出力デー
タを二乗する二乗回路、６２２ｂは該二乗回路６２４の
出力データを累積して実効値を求めるメモリ、６１８ｆ
は該二乗回路６２４の出力データと該メモリ６２２ｂの
出力データを加算する加算器である。そして、以上の構
成要素で欠陥画素を置換する候補の正常画素の雑音の実
効値を求める。

【０１７４】６２５は欠陥画素の上の画素の実効値を格
納する実効値レジスタ（図では、実効値レジスタ（上）
と表示している。）、６２５ａは欠陥画素の下の画素の
実効値を格納する実効値レジスタ（図では、実効値レジ
スタ（下）と表示している。）、６２５ｂは欠陥画素の
左の画素の実効値を格納する実効値レジスタ（図では、
実効値レジスタ（左）と表示している。）、６２５ｃは
欠陥画素の右の画素の実効値を格納する実効値レジスタ
（図では、実効値レジスタ（右）と表示している。）で
ある。

【０１７５】尚、実効値レジスタ（上）６２５、実効値
レジスタ（下）６２５ａ、実効値レジスタ（左）６２５
ｂ及び実効値レジスタ（右）６２５ｃへの計算結果の格
納については、図１７の説明の中の記載と考え方は同様
である。即ち、レジスタ６２０ａ及びレジスタ６２０ｂ
の出力によって実効値レジスタ（左）６２５ｂ及び実効
値レジスタ（右）６２５ｃへの格納を制御し、レジスタ
６２０ｃ及びレジスタ６２０ｄの出力によって実効値レ
ジスタ（上）６２５及び実効値レジスタ（下）６２５ａ
への格納を制御すればよい。

【０１７６】又、６２７は該実効値レジスタ（上）６２
５乃至該実効値レジスタ（右）６２５ｃのいずれに格納
された値が最小値であるかを検出する最小値検出回路で
ある。該最小値検出回路には種々の構成があるが、最も
簡単には、一の実効値レジスタに格納された値に対して
他の三の実効値レジスタに格納された値を各々比較し、
三の比較結果の論理和をとって出力する回路を各々の実
効値レジスタに対応して設ければよい。こうすれば、最
小値を格納した実効値レジスタに対応する出力だけが
“０”になり、他の実効値レジスタに対応する出力は
“１”になるので、最小値を格納したレジスタを特定す
ることができる。

【０１７７】６１７ｄは該最小値検出回路６２７の出力
パターンによって水平方向の補正アドレスを選択するセ
レクタ、６１７ｅは該最小値検出回路６２７の出力パタ
ーンによって垂直方向の補正アドレスを選択するセレク
タ、６１１ｉは該セレクタ６１７ｄの出力と０ｈの一方
を水平方向の欠陥／正常信号によって選択するセレク
タ、６１１ｊは該セレクタ６１７ｅの出力と０ｈの一方
を垂直方向の欠陥／正常信号によって選択するセレク
タ、６２２ｃは該セレクタ６１１ｉの出力を格納するメ
モリ、６２２ｄは該セレクタ６１１ｊの出力を格納する
メモリである。そして、実効値レジスタ（上）６２５以
降メモリ６２２ｄまでの構成要素で水平方向と垂直方向
の補正アドレスを生成して格納する。

【０１７８】６１８ｇはアドレス生成部が出力する水平
リードアドレスに−１を加算する加算器、６１８ｉはア
ドレス生成部が出力する水平リードアドレスに１を加算
する加算器、６２０ａは欠陥／正常信号が“１”である
タイミングに該加算器６１８ｇの出力をアドレスとして
“１”を書き込むレジスタ、６２０ｂは欠陥／正常信号
が“１”であるタイミングに該加算器６１８ｉの出力を
アドレスとして“１”を書き込むレジスタである。そし
て、加算器６１８ｇ以降レジスタ６２０ｂまでの構成要
素で実効値を計算する画素の水平アドレスを指定する信
号を生成する。この水平アドレスを指定する信号の生成
は、図１９で説明した動作と全く同じであるので、説明
は省略する。

【０１７９】６１８ｋはアドレス生成部が出力する垂直
リードアドレスに−１を加算する加算器、６１８ｐはア
ドレス生成部が出力する垂直リードアドレスに１を加算
する加算器、６２０ｃは欠陥／正常信号が“１”である
タイミングに該加算器６１８ｋの出力をアドレスとして
“１”を書き込むレジスタ、６２０ｄは欠陥／正常信号
が“１”であるタイミングに該加算器６１８ｐの出力を
アドレスとして“１”を書き込むレジスタである。そし
て、加算器６１８ｋ以降レジスタ６２０ｄまでの構成要
素で実効値を計算する画素の垂直アドレスを指定する信
号を生成する。この垂直アドレスを指定する信号の生成
は、図１９で説明した動作と全く同じであるので、説明
は省略する。

【０１８０】そして、該レジスタ６２０ａ及び６２０ｂ
の出力と垂直方向の欠陥／正常信号を組み合わせて、欠
陥画素と同一ライン上の左の正常画素と右の正常画素の
アドレスを指定する信号、即ち、読み出しイネーブル信
号としてメモリ６２２及びメモリ６２２ａに供給し、該
レジスタ６２０ｃ及び６２０ｄの出力と水平方向の欠陥
／正常信号を組み合わせて、欠陥画素と同一コラム上の
上の正常画素と下の正常画素のアドレスを指定する信
号、即ち、読み出しイネーブル信号としてメモリ６２２
及びメモリ６２２ａに供給する。

【０１８１】これによって、欠陥画素の上下、左右の正
常画素について雑音の実効値を求めることができる。求
められた雑音の実効値を実効値レジスタ（上）６２５乃
至実効値レジスタ（右）６２５ｃに格納する。

【０１８２】該実効値を実効値レジスタ（上）６２５乃
至該実効値レジスタ（右）６２５ｃに格納された値を最
小値検出回路に供給し、該最小値検出回路６２７によっ
て最小値が格納された実効値レジスタを特定する。

【０１８３】該最小値検出回路６２７は上記の如く構成
されているので、例えば、実効値レジスタ（上）６２５
に格納された値が最小値であれば、該実効値レジスタ
（上）６２５に対応する出力だけが“０”となり、他の
実効値レジスタに対応する出力は“１”となる。

【０１８４】この最小値検出回路６２７の出力パターン
によって、セレクタ６１７ｄにおいては０を選択し、セ
レクタ６１７ｅにおいては−１を選択する。セレクタ６
１１ｉにおいて、水平方向の欠陥／正常信号を選択信号
として該セレクタ６１７ｄの出力と０ｈの一方を選択す
るので、この時の該セレクタ６１１ｉの水平方向の欠陥
／正常信号のタイミングでの出力、即ち水平方向の補正
アドレスは０となる。

【０１８５】又、セレクタ６１１ｊにおいて、垂直方向
の欠陥／正常信号を選択信号として該セレクタ６１７ｅ
の出力と０ｈの一方を選択するので、この時の該セレク
タ６１１ｊの垂直方向の欠陥／正常信号のタイミングで
の出力、即ち垂直方向の補正アドレスは−１となる。

【０１８６】即ち、実効値レジスタ（上）の格納値が最
小の時には、欠陥画素の真上の正常画素が置換画素とし
て選択されることになる。同様に、実効値レジスタ
（下）の格納値が最小の時には、水平方向の補正アドレ
スが０で、垂直方向の補正アドレスが１になるので、欠
陥画素の真下の正常画素が置換画素として選択され、実
効値レジスタ（左）の格納値が最小の時には、水平方向
の補正アドレスが−１、垂直方向の補正アドレスが０に
なるので、欠陥画素の左の正常画素が置換画素として選
択され、実効値レジスタ（右）の格納値が最小の時に
は、水平方向の補正アドレスが１、垂直方向の補正アド
レスが０になるので、欠陥画素の左の正常画素が置換画
素として選択される。

【０１８７】上記の如く、図２４の構成によって、二次
元アレイで図２７（イ）のケース２のようにアドレスが
割り振られた場合に、単独欠陥画素をその上下、左右の
正常画素に置換することができる。

【０１８８】尚、欠陥画素がラインの右端又は左端にき
た時、又は欠陥画素がコラムの上端又は下端にきた時
に、相関が低い画素と置換しないようにするのは、図１
７について記載したのと同様の考え方で実現できる。即
ち、欠陥画素が右端又は左端にきた時には、水平アドレ
スからそれを検出して、その検出信号によって実効値レ
ジスタ（左）６２５ｂと実効値レジスタ６２５ｃに加算
器６１８ｆの出力を与えるか、実際にはありえない実効
値を与えるかを選択し、欠陥画素が上端又は下端にきた
時には、垂直アドレスからそれを検出して、その検出信
号によって実効値レジスタ（上）６２５と実効値レジス
タ（下）６２５ａに加算器６１８ｆの出力を与えるか、
実際にはありえない実効値を与えるかを選択すればよ
い。

【０１８９】更に、図２４では二次元アレイで水平アド
レスと垂直アドレスの組合せによってアドレスを割り振
る場合の補正アドレスの生成を説明したが，類似の構成
によって二次元アレイで一次元アレイと等価なアドレス
の割り振り方をする場合にも適用することができる。即
ち、この場合には、加算器６１８ｋは水平アドレスから
ラインの画素数ｍを減算するものにし、加算器６１８ｐ
は水平アドレスにラインの画素数ｍを加算するものに
し、最小値検出回路の出力によって、図２４におけるセ
レクタ６１７ｄに対応するセレクタにおいて−ｍｈ、−
１ｈ、０ｈ、１ｈ、ｍｈのいずれかを選択するように
し、且つ、図２４におけるセレクタ６１７ｅ、セレクタ
６１１ｊ及びメモリ６２２ｄを削除すればよい。

【０１９０】そして、実効値レジスタへの格納は図２４
の説明と同じようにし、ライン又はコラムの端の画素が
欠陥画素の時の補正アドレスの生成も図２４の説明と同
様にすればよい。

【０１９１】又、図１７、図２１及び図２４の構成に対
して、図７の比較回路６１２、比較回路６１２ａ、論理
積回路６１３及びセレクタ６１７によって構成される回
路を付加して、垂直アドレスや水平アドレスの変換をす
ることもできる。

【０１９２】最後に、上記においては、一貫してアドレ
ス生成部が生成するリードアドレスを置換するものとし
て説明しているが、ライトアドレスを置換することも全
く同じ構成で可能である。

【０１９３】

【発明の効果】本発明により、赤外線検知素子を構成す
る画素に欠陥があっても、確実に欠陥画素を正常画素に
置換して、赤外線映像の品質を向上させることが可能な
欠陥画素置換方式及び赤外線映像装置を実現することが
できる。

【図面の簡単な説明】

【図１】 本発明の赤外線映像装置の映像処理部の構
成。

【図２】 メモリ制御信号生成部の構成。

【図３】 補正アドレス生成部の第一の実施の形態。

【図４】 図３の構成における欠陥情報付感度補正用Ｒ
ＯＭの格納内容。

【図５】 図３の構成における欠陥画素の置換を説明す
るタイムチャート（その１）。

【図６】 図３の構成における欠陥画素の置換を説明す
るタイムチャート（その２）。

【図７】 補正アドレス生成部の第二の実施の形態。

【図８】 補正アドレス生成部の第三の実施の形態。

【図９】 図８の構成における欠陥情報付感度補正用Ｒ
ＯＭの格納内容及び欠陥状態信号の意味。

【図１０】 図８の構成における欠陥画素の置換を説明
するタイムチャート。

【図１１】 補正アドレス生成部の第四の実施の形態。

【図１２】 補正アドレス生成部の第五の実施の形態。

【図１３】 図１２の構成における欠陥情報付感度補正
用ＲＯＭの格納内容と置換信号の意味。

【図１４】 図１２の構成におけるコラム選択回路の構
成例。

【図１５】 図１２の構成におけるａｉ、ｂｉ（ｉ＝
０、１）の値及び置換信号と補正アドレスの関係。

【図１６】 図１２の構成における欠陥画素の置換を説
明するタイムチャート。

【図１７】 補正アドレス生成部の第六の実施の形態。

【図１８】 補正アドレスを自動生成するシーケンス。

【図１９】 図１７の構成における実効値計算を行なう
画素アドレスの決定を説明する図。

【図２０】 図１７の構成における補正アドレスの生成
を説明する図。

【図２１】 補正アドレス生成部の第七の実施の形態。

【図２２】 図２１の構成における実効値計算を行なう
画素アドレスの決定を説明する図。

【図２３】 図２１の構成における補正アドレスの生成
を説明する図。

【図２４】 補正アドレス生成部の第八の実施の形態。

【図２５】 従来の赤外線映像装置の映像処理部の構
成。

【図２６】 一次元アレイと画面の構成。

【図２７】 二次元アレイと画面の構成。

【符号の説明】

１ オフセットメモリ ２ 欠陥情報付感度補正用ＲＯＭ ２ａ 感度補正用ＲＯＭ ３ 加算器 ４ 乗算器 ５ 走査変換用メモリ ６ メモリ制御信号生成部 ６ａ メモリ制御信号生成部 ７ アドレス切替部 ６１ 補正アドレス生成部 ６２ アドレス生成部 ６３ 加算器 ６１１、６１１ａ、６１１ｂ、６１１ｃ、６１１ｄ、６
１１ｅ、６１１ｆ、６１１ｇ、６１１ｉ、６１１ｊ セ
レクタ ６１２、６１２ａ、６１２ｂ、６１２ｃ 比較回路 ６１３ 論理積回路 ６１７、６１７ｂ、６１７ｄ、６１７ｅ セレクタ ６１８、６１８ａ、６１８ｂ、６１８ｃ、６１８ｄ、６
１８ｅ、６１８ｆ、６１８ｇ、６１８ｉ、６１８ｊ、６
１８ｋ、６１８ｐ 加算器 ６１９ 微分回路 ６２０、６２０ａ、６２０ｂ、６２０ｃ、６２０ｄ レ
ジスタ ６２１ コラム選択回路 ６２２、６２２ａ、６２２ｂ、６２２ｃ、６２２ｄ メ
モリ ６２３ ビットシフタ ６２４ 二乗回路 ６２５、６２５ａ、６２５ｂ、６２５ｃ 実効値レジス
タ ６２６ 微分回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 浩規 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 川下 光也 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 山地 敦 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 中川 正洋 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 松本 保志 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 松田 裕一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 行木 英時 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 吉田 幸広 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 赤外線検知素子を構成する画素が欠陥で
   あるか否かを示す欠陥／正常信号、欠陥画素をいずれの
   正常画素に置換するかを示す置換信号を用いて欠陥画素
   を正常画素に置換するための補正アドレスを生成する構
   成を備えることを特徴とする欠陥画素置換方式。
2. 【請求項２】 赤外線検知素子を構成する画素が欠陥で
   あるか否かを示す欠陥／正常信号、欠陥画素をいずれの
   正常画素に置換するかを示す置換信号、欠陥が連続して
   いるか単独かを示す欠陥状態信号及び赤外線検知素子を
   構成する画素のアドレスを用いて欠陥画素を正常画素に
   置換するための補正アドレスを生成する構成を備えるこ
   とを特徴とする欠陥画素置換方式。
3. 【請求項３】 赤外線検知素子を構成する画素が欠陥で
   あるか否かを示す欠陥／正常信号、欠陥が連続している
   か単独かを示す欠陥状態信号を用いて欠陥画素を正常画
   素に置換するための補正アドレスを生成する構成を備え
   ることを特徴とする欠陥画素置換方式。
4. 【請求項４】 赤外線検知素子を構成する画素が欠陥で
   あるか否かを示す欠陥／正常信号、赤外線検知素子を構
   成する画素のアドレスを用いて欠陥画素を置換する候補
   となる正常画素を特定し、該欠陥画素を置換する候補と
   なる正常画素について雑音を求め、求められた雑音が小
   さい画素を選択して欠陥画素を正常画素に置換するため
   の補正アドレスを生成する構成を備えることを特徴とす
   る欠陥画素置換方式。
5. 【請求項５】 赤外線検知素子を構成する画素が欠陥で
   あるか否かを示す欠陥／正常信号、赤外線検知素子を構
   成する画素のアドレス、欠陥が連続しているか単独かを
   示す欠陥状態信号を用いて欠陥画素を置換する候補とな
   る正常画素を特定し、該欠陥画素を置換する候補となる
   正常画素について雑音を求め、求められた雑音が小さい
   画素を選択して欠陥画素を正常画素に置換するための補
   正アドレスを生成する構成を備えることを特徴とする欠
   陥画素置換方式。
6. 【請求項６】 請求項１乃至請求項５のいずれかに記載
   の欠陥画素置換方式を備えることを特徴とする赤外線映
   像装置。