KR19990040037A - 반도체소자의 제조 방법 - Google Patents

반도체소자의 제조 방법 Download PDF

Info

Publication number
KR19990040037A
KR19990040037A KR1019970060330A KR19970060330A KR19990040037A KR 19990040037 A KR19990040037 A KR 19990040037A KR 1019970060330 A KR1019970060330 A KR 1019970060330A KR 19970060330 A KR19970060330 A KR 19970060330A KR 19990040037 A KR19990040037 A KR 19990040037A
Authority
KR
South Korea
Prior art keywords
plug
protective film
gate
photoresist
mask
Prior art date
Application number
KR1019970060330A
Other languages
English (en)
Other versions
KR100255005B1 (ko
Inventor
최정동
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970060330A priority Critical patent/KR100255005B1/ko
Publication of KR19990040037A publication Critical patent/KR19990040037A/ko
Application granted granted Critical
Publication of KR100255005B1 publication Critical patent/KR100255005B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체소자의 제조 방법은 반도체기판 상에 불순물영역 및 게이트를 포함하는 트랜지스터를 형성하는 공정과, 상기 반도체기판 상의 상기 게이트 사이에 상기 불순물영역과 전기적으로 접촉되는 플러그를 형성하는 공정과, 상기 게이트 및 플러그 상에 보호막을 형성하는 공정과, 상기 보호막 상의 상기 소정 플러그와 대응하는 부분에 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 보호막을 패터닝하여 상기 소정 플러그를 제외한 나머지 플러그를 노출시키는 공정과, 상기 포토레지스트 패턴 및 보호막을 마스크로 사용하여 상기 노출된 플러그를 제거하는 공정과, 상기 잔류하는 보호막을 제거하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체소자는 포토레지스트를 사용하여 보호막을 패터닝하고 상기 보호막을 마스크로 사용하여 플러그를 식각하므로 상기 마스크와 플러그와의 식각선택비의 제어가 용이하여 종횡비가 커서 큰 식각선택비를 요구하는 플러그의 식각공정이 용이해 졌고, 포토레지스트의 두께가 감소하여 노광시간 및 광 에너지의 분산을 감소시켜 미세패턴을 요구하는 초고집적회로 공정에 응용이 가능한 잇점이 있다.

Description

반도체소자의 제조 방법
본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히, 종횡비가 커서 마스크와 식각선택비가 확보되지 않은 플러그의 식각공정시 효과적인 식각을 할 수 있는 반도체소자의 제조 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이, 반도체기판(11)에 STI(Shallow Trench Isolation : 이하, STI라 칭함) 방법 등과 같은 통상적인 소자 격리 방법으로 필드산화막(13)을 형성하여 활성영역을 한정한다. 그리고, 상기 반도체기판(11) 상에 열산화 방법으로 게이트산화막(15)을 형성하고, 상기 게이트산화막(15) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 불순물이 도핑된 다결정실리콘(Polysilicon)을 증착하여 제 1 다결정실리콘층을 형성하고, 상기 제 1 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(19)을 형성한다. 그런 후에 포토리쏘그래피(Photolithograpy)의 방법으로 상기 캡절연막(19), 제 1 다결정실리콘층 및 게이트절연막(15)을 순차적으로 이방성식각하여 게이트(17)를 한정한다. 상기 게이트(17)가 형성된 반도체기판(11)에 상기 캡절연막(19)을 마스크로 사용하여 반도체기판(11)과 도전형이 다른 불순물을 저농도로 이온주입하여 저농도의 불순물영역을 형성하고, 상기 게이트(17)를 덮도록 절연물질을 두껍게 증착한 후, 에치백(Etch back)하여 상기 게이트(17)의 측면에 측벽(Side Wall : 21)을 형성한다. 그리고, 상기 캡절연막(19) 및 측벽(21)을 마스크로 사용하여 상기 반도체기판(11)과 다른 도전형의 불순물을 고농도로 이온주입하여 소오스/드레인으로 사용되는 불순물영역(23)을 형성한다.
다음에 도 1b와 같이, 상기 게이트(17) 사이에 상기 캡절연막(19)을 덮도록 불순물이 도핑된 다결정실리콘을 증착하여 제 2 다결정실리콘층을 형성하고 상기 제 2 다결정실리콘층을 에치백하여 상기 캡절연막(19)과 평탄화를 이루는 플러그(25)를 형성한다. 이때, 상기 제 2 다결정실리콘층을 평탄화하여 플러그(25)를 형성하는 방법으로는 상기 제 2 다결정실리콘층을 건식식각 하거나 화학 기계적 연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법으로 상기 캡절연막(19)과 평탄하게 한다. 상기 게이트(17) 사이에 플러그(25)를 형성한 후에, 상기 플러그(25) 및 캡절연막(19) 상에 포토레지스트(Photoresist : 27)를 도포하고 노광 및 현상하여 상기 게이트(17) 사이의 플러그(25)가 부분적으로 노출되도록 패턴을 형성한다.
그리고, 도 1c에 나타낸 바와 같이 상기 잔류하는 포토레지스트(27)를 마스크로 사용하여 부분적으로 노출된 게이트(17) 사이의 플러그(25)를 염소(Cl) 또는 불소(F) 등이 첨가된 가스를 사용하여 건식식각하고 잔류하는 상기 포토레지스트(27)를 제거한다. 상기에서 마스크인 포토레지스트(27)로 인해 잔류하는 플러그(25)는 캐패시터(Capacitor)의 스토리지 전극(Storage node) 플러그 또는 비트라인(Bit line)의 플러그 등으로 사용된다.
상술한 바와 같이 종래에는 불순물영역 및 게이트를 포함하는 트랜지스터를 형성한 후, 상기 게이트 사이에 플러그를 형성하고, 상기 플러그를 선택적으로 제거하기 위해 포토레지스트를 마스크로 사용하여 상기 플러그를 식각하였다.
그러나, 상기 게이트 사이의 플러그의 종횡비(Aspect ratio)가 4 또는 그 이상이 되어 상기 오픈된 부분의 플러그를 완전히 제거하기 위해서는 식각 타겟(Target)이 상기 식각하고자하는 플러그의 종방향 길이의 2∼3배 이상이 되어야 한다. 그러기 위해서는 상기 식각타겟에도 충분히 마스크로 사용될 수 있도록 포토레지스트와 식각되는 플러그와의 식각선택비가 1:5 이상이 되거나 상기 포토레지스트의 두께가 상기 플러그의 종방향 길이보다 약 4배 이상이 되어야만 잔존시켜야하는 플러그의 손실이 없이 노출된 플러그만을 선택적으로 식각할 수 있다. 그러나 상기 염소 또는 불소를 함유한 식각가스로는 포토레지스트와 다결정실리콘과 1 : 5의 식각선택비를 얻기가 곤란하고, 또 다른 방법인 포토레지스트를 두껍게 형성하면 노광공정시 시간적인 손실이 많은 문제점이 있었다.
따라서, 본 발명의 목적은 종횡비가 커서 식각선택비가 확보되지 않은 플러그의 식각을 용이하게 하는 반도체소자의 제조 방법을 제공함에 있다.
상기의 목적을 달성하기 위해서 본 발명에 따른 반도체소자의 제조 방법은 반도체기판 상에 불순물영역 및 게이트를 포함하는 트랜지스터를 형성하는 공정과, 상기 반도체기판 상의 상기 게이트 사이에 상기 불순물영역과 전기적으로 접촉되는 플러그를 형성하는 공정과, 상기 게이트 및 플러그 상에 보호막을 형성하는 공정과, 상기 보호막 상의 상기 소정 플러그와 대응하는 부분에 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 보호막을 패터닝하여 상기 소정 플러그를 제외한 나머지 플러그를 노출시키는 공정과, 상기 포토레지스트 패턴 및 보호막을 마스크로 사용하여 상기 노출된 플러그를 제거하는 공정과, 상기 잔류하는 보호막을 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 공정도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
31 : 반도체기판 33 : 필드산화막
37 : 게이트 39 : 캡절연막
45 : 플러그 47 : 보호막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 반도체기판(31)에 STI 방법 등과 같은 통상적인 소자 격리 방법으로 필드산화막(33)을 형성하여 활성영역을 한정한다. 그리고, 상기 반도체기판(31) 상에 열산화 방법으로 게이트산화막(35)을 형성하고, 상기 게이트산화막(35) 상에 CVD 방법으로 불순물이 도핑된 다결정실리콘을 증착하여 제 1 다결정실리콘층을 형성하고, 상기 제 1 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(39)을 형성한다. 그런 후에 포토리쏘그래피 방법으로 상기 캡절연막(39), 제 1 다결정실리콘층 및 게이트절연막(35)을 순차적으로 이방성식각하여 게이트(37)를 한정한다. 상기 게이트(37)가 형성된 반도체기판(31)에 상기 캡절연막(39)을 마스크로 사용하여 반도체기판(31)과 도전형이 다른 불순물을 저농도로 이온주입하여 저농도의 불순물영역을 형성하고, 상기 게이트(37)를 덮도록 절연물질을 두껍게 증착한 후, 에치백하여 상기 게이트(37)의 측면에 측벽(41)을 형성한다. 그리고, 상기 캡절연막(39) 및 측벽(41)을 마스크로 사용하여 상기 반도체기판(31)과 다른 도전형의 불순물을 고농도로 이온주입하여 소오스/드레인으로 사용되는 불순물영역(43)을 형성한다.
다음에 도 2b와 같이, 상기 게이트(37) 사이에 상기 캡절연막(39)을 덮도록 불순물이 도핑된 다결정실리콘을 증착하여 제 2 다결정실리콘층을 형성하고 에치백하여 상기 캡절연막(39)과 평탄화를 이루는 플러그(45)를 형성한다. 상기에서 제 2 다결정실리콘을 평탄화하여 플러그(45)를 형성하는 방법으로는 상기 제 2 다결정실리콘층을 건식식각 하거나 CMP 방법으로 연마하여 상기 캡절연막(39)과 평탄하게 한다. 상기 평탄한 플러그(45) 및 캡절연막(39) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 보호막(47)을 형성한다. 상기 보호막(47) 상에 포토레지스트(49)를 도포한 후, 노광 및 현상하여 상기 게이트(37) 사이의 플러그(45) 상의 보호막(47)이 부분적으로 노출되도록 패턴을 형성한다.
그리고, 도 2c에 나타낸 바와 같이 상기 보호막(47) 상의 잔류하는 포토레지스트(49)를 마스크로 사용하여 상기 부분적으로 노출된 보호막(47)을 패터닝한다. 상기 보호막(47)은 상기 다결정실리콘과 높은 식각선택비를 가지고 있어 500Å 정도의 낮은 두께로도 식각선택비의 제어가 가능하다.
그런 후에 도 2d와 같이 상기 잔류하는 포토레지스트 및 보호막(49)(47)을 마스크로 사용하여 노출되어 있는 게이트(37) 사이의 플러그(45)를 Cl2/HBr에 O2를 첨가하거나 SF6에 N2를 첨가하는 가스를 사용하여 건식식각하고 잔류하는 상기 포토레지스트 및 보호막(49)(47)을 CMP 방법으로 제거한다. 상기에서 보호막(47)을 CMP 방법으로 제거할 때, 상기 캡절연막(39)의 손실량은 300Å 미만으로 제어하여 상기 게이트(37)가 드러나지 않도록 한다. 상기에서 포토레지스트 및 보호막(49)(47)으로 인해 남은 플러그(45)는 캐패시터의 스토리지 전극 플러그 및 비트라인의 플러그 등으로 사용된다.
상술한 바와 같이 본 발명에서는 불순물영역 및 게이트를 포함하는 트랜지스터를 형성한 후, 상기 게이트 사이에 플러그를 형성하고 상기 플러그를 선택적으로 제거하기 위해 보호막을 형성한다. 그리고, 포토레지스트를 마스크로 사용하여 상기 보호막을 패터닝하고, 상기 잔류하는 포토레지스트 및 패터닝된 보호막을 사용하여 노출된 부분의 플러그를 건식식각하였다.
따라서, 본 발명에 따른 반도체소자는 포토레지스트를 사용하여 보호막을 패터닝하고 상기 보호막을 마스크로 사용하여 플러그를 식각하므로 상기 마스크와 플러그와의 식각선택비의 제어가 용이하여 종횡비가 커서 큰 식각선택비를 요구하는 플러그의 식각공정이 용이해 졌고, 포토레지스트의 두께가 감소하여 노광시간 및 광 에너지의 분산을 감소시켜 미세패턴을 요구하는 초고집적회로 공정에 응용이 가능한 잇점이 있다.

Claims (2)

  1. 반도체기판 상에 불순물영역 및 게이트를 포함하는 트랜지스터를 형성하는 공정과,
    상기 반도체기판 상의 상기 게이트 사이에 상기 불순물영역과 전기적으로 접촉되는 플러그를 형성하는 공정과,
    상기 게이트 및 플러그 상에 보호막을 형성하는 공정과,
    상기 보호막 상의 상기 소정 플러그와 대응하는 부분에 포토레지스트 패턴을 형성하는 공정과,
    상기 포토레지스트 패턴을 마스크로 사용하여 상기 보호막을 패터닝하여 상기 소정 플러그를 제외한 나머지 플러그를 노출시키는 공정과,
    상기 포토레지스트 패턴 및 보호막을 마스크로 사용하여 상기 노출된 플러그를 제거하는 공정과,
    상기 잔류하는 보호막을 제거하는 공정을 구비하는 반도체소자의 제조 방법.
  2. 청구항 1에 있어서 상기 보호막은 산화실리콘 또는 질화실리콘으로 형성하는 반도체소자의 제조 방법.
KR1019970060330A 1997-11-17 1997-11-17 반도체소자의 제조 방법 KR100255005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060330A KR100255005B1 (ko) 1997-11-17 1997-11-17 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060330A KR100255005B1 (ko) 1997-11-17 1997-11-17 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990040037A true KR19990040037A (ko) 1999-06-05
KR100255005B1 KR100255005B1 (ko) 2000-05-01

Family

ID=19524836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060330A KR100255005B1 (ko) 1997-11-17 1997-11-17 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100255005B1 (ko)

Also Published As

Publication number Publication date
KR100255005B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
US7504287B2 (en) Methods for fabricating an integrated circuit
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
US6274471B1 (en) Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique
KR100426486B1 (ko) 플래시 메모리 셀의 제조 방법
US6740574B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
US6140168A (en) Method of fabricating self-aligned contact window
KR100255005B1 (ko) 반도체소자의 제조 방법
KR100304946B1 (ko) 반도체장치의제조방법
KR100226778B1 (ko) 반도체 소자의 제조 방법
KR100376868B1 (ko) 반도체장치의 제조방법
KR100248626B1 (ko) 반도체소자의 제조 방법
KR100365755B1 (ko) 반도체 소자의 제조 방법
KR100269277B1 (ko) 반도체메모리장치의제조방법
KR100247809B1 (ko) 반도체소자의 제조 방법
KR100388222B1 (ko) 반도체장치의 제조방법
KR20010063263A (ko) 반도체 소자의 게이트 전극 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR19980060637A (ko) 반도체 소자의 콘택홀 형성방법
KR20000027680A (ko) 반도체 장치 제조 방법
KR19990046952A (ko) 반도체소자의 제조 방법
KR20000003467A (ko) 티타늄실리사이드를 이용한 반도체 소자의 게이트 전극 및 비트라인 형성 방법
KR19990001327A (ko) 반도체장치의 제조방법
KR20000021000A (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee