KR19990038701A - 반도체 소자의 식각 방법 - Google Patents

반도체 소자의 식각 방법 Download PDF

Info

Publication number
KR19990038701A
KR19990038701A KR1019970058530A KR19970058530A KR19990038701A KR 19990038701 A KR19990038701 A KR 19990038701A KR 1019970058530 A KR1019970058530 A KR 1019970058530A KR 19970058530 A KR19970058530 A KR 19970058530A KR 19990038701 A KR19990038701 A KR 19990038701A
Authority
KR
South Korea
Prior art keywords
etching
photoresist
layer
semiconductor device
patterned
Prior art date
Application number
KR1019970058530A
Other languages
English (en)
Other versions
KR100268912B1 (en
Inventor
최용규
김병찬
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970058530A priority Critical patent/KR100268912B1/ko
Priority to US09/061,033 priority patent/US6168907B1/en
Priority to JP10195373A priority patent/JPH11162948A/ja
Publication of KR19990038701A publication Critical patent/KR19990038701A/ko
Application granted granted Critical
Publication of KR100268912B1 publication Critical patent/KR100268912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0755—Non-macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 노광 장비의 한계 해상력 이하의 미세 콘택홀을 형성하는데 적당하도록한 반도체 소자의 식각 방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 식각 방법은 식각 대상층상에 식각 마스크를 도포하는 공정과,상기 식각 마스크를 선택적으로 패터닝하여 오픈 영역을 형성하는 공정과,상기 패터닝된 식각 마스크의 측면부를 팽창시키는 공정을 포함하여 이루어진다.

Description

반도체 소자의 식각 방법
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 노광 장비의 한계 해상력 이하의 미세 콘택홀을 형성하는데 적당하도록한 반도체 소자의 식각 방법에 관한 것이다.
일반적으로 포토레지스트는 빛이나 방사,열 등 여러형태의 에너지에 노출되었을 때 내부 구조가 바뀌는 특성을 가진 물질층을 말하는 것으로 다중체(Polymer),용제(Solvent),감광제(Sensitizer)의 세가지를 기본 요소로하여 구성된다.
이하, 첨부된 도면을 참고하여 종래 기술의 포토레지스트 패터닝 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1e는 종래 기술의 PR패터닝 방법을 나타낸 공정 단면도이다.
종래 기술은 단일층으로 포토레지스트를 구성하는 것으로 먼저, 도 1a에서와 같이,
패터닝 대상이되는 식각 대상층(1)상에 포토레지스트층(2)을 형성하고 도 1b에서와 같이, 상기의 포토레지스트층(2)을 선택적으로 노광한다.
상기와 같은 노광 공정으로 포토레지스트층(2)의 내부에는 화학적 변화가 일어나게 된다.
이때, 상기의 화학적 변화에 의해 노광되는 부분과 노광되지 않는 부분의 현상 속도의 차이가 발생한다.
상기의 현상 속도 차이를 이용하여 도 1c에서와 같이, 습식 현상 공정으로 상기의 포토레지스트층(2)을 패터닝하게 된다.
이어, 도 1d에서와 같이, 상기의 패터닝되어진 포토레지스트층(2)을 마스크로 하여 하층의 박막 즉, 식각 대상층(1)을 선택적으로 식각한다.
그리고 도 1e에서와 같이, 상기의 식각 공정에서 마스크로 사용된 포토레지스트층(2)을 제거한다.
이와 같은 종래 기술의 포토레지스트 패터닝 방법을 이용한 식각 공정에서는 마스크로 사용되는 포토레지스트를 패터닝하는 노광 장비의 해상력에 따라 콘택홀 등 패터닝되는 영역의 크기가 좌우된다.
즉, 노광 장비의 한계 해상력 이하의 패턴치수를 갖는 패터닝 영역을 구현하는 것은 어렵다.
이와 같은 종래 기술의 반도체 소자의 식각 방법에서는 포토레지스트 패터닝 공정에 사용되는 노광 장비의 한계 해상력 이하의 패턴 치수로 식각하는 것이 불가능하였다.
그리고 마스크의 오프닝 범위가 작기 때문에 대기상(Aerial Image)의 크기(Intensity)와 콘트라스트(Contrast)가 적어서 높은 종회비를 갖는 포토레지스트층의 패터닝이 어렵고 포토레지스트층의 패터닝된 부분이 슬로프한 형태로 나타나서 에치 바이어스(Etch Bias)를 크게 발생시키는 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 식각 방법의 문제점을 개선하기 위하여 안출한 것으로, 노광 장비의 한계 해상력 이하의 미세 콘택홀을 형성하는데 적당하도록한 반도체 소자의 식각 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1e는 종래 기술의 PR 패터닝 방법을 나타낸 공정 단면도
도 2a내지 도 2f는 본 발명에 따른 PR 패터닝 방법을 나타낸 공정 단면도
도 3은 본 발명에 따른 실리레이션 과정을 나타낸 화학 반응도
도 4는 본 발명에 따른 스웰링 현상을 나타낸 구성도
도 5는 본 발명에 따른 실리레이션 과정의 압력 변화에 대한 스웰링 두께의 변화를 나타낸 그래프
도면의 주요부분에 대한 부호의 설명
20. 하층 박막 21a. 포토레지스트
21b. 노광된 포토레지스트 21c. 패터닝된 포토레지스트
22. 스웰링층
포토레지스트층을 패터닝하기 위한 노광 장비의 한계 해상력 이하의 미세 콘택홀을 형성하는데 적당하도록한 본 발명의 반도체 소자의 식각 방법은 식각 대상층상에 식각 마스크를 도포하는 공정과,상기 식각 마스크를 선택적으로 패터닝하여 오픈 영역을 형성하는 공정과,상기 패터닝된 식각 마스크의 측면부를 팽창시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 식각 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2f는 본 발명에 따른 PR 패터닝 방법을 나타낸 공정 단면도이고, 도 3은 본 발명에 따른 실리레이션 과정을 나타낸 화학 반응도이다. 그리고 도 4는 본 발명에 따른 스웰링 현상을 나타낸 구성도이다.
본 발명의 반도체 소자의 식각 방법은 노광 장비의 한계 해상도 또는 그에 미치지 못하는 해상도로 포토레지스트층을 패터닝하고 실리레이션(Silylation)공정을 이용하여 패터닝되어진 포토레지스트층을 스웰링(Swelling)시켜 미세 패턴층을 형성하는 것이다.
먼저, 도 2a에서와 같이, 식각 대상층이되는 하층 박막(20)상에 포토레지스트(21a)를 도포하고 도 2b에서와 같이, 상기의 포토레지스트(21a)층을 선택적으로 노광한다.
상기와 같은 공정으로 노광된 포토레지스트(21b)층의 내부에는 화학적 변화가 일어나게 된다.
이때, 상기의 화학적 변화에 의해 노광되는 부분과 노광되지 않는 부분의 현상 속도의 차이가 발생한다.
상기의 현상 속도 차이를 이용하여 도 2c에서와 같이, 습식 현상 공정으로 상기의 노광된 포토레지스트(21b)층을 패터닝한다.
이어, 도 2d에서와 같이, 상기의 패터닝된 포토레지스트(21c)층의 측면에 실리레이션 공정으로 스웰링(Swelling)을 발생시켜서 패터닝된 포토레지스트(21c)층의 오프닝 영역을 축소시킨다.
그리고 도 2e에서와 같이, 상기와 같이 실리레이션 공정에 의해 스웰링층(22)을 갖는 패터닝된 포토레지스트(21c)층을 마스크로 하여 식각 대상층인 하층 박막(20)을 선택적으로 식각한다.
이어, 도 2f에서와 같이, 하층 박막(20)의 식각 공정에서 마스크로 사용된 패터닝된 포토레지스트(21c)층을 제거한다.
상기와 같은 본 발명의 반도체 소자의 식각 방법은 패터닝된 포토레지스트(21c)층의 오프닝 영역을 축소시켜 노광 장비의 한계 해상력보다 더 미세한 패턴을 형성할 수 있도록한 것으로 이때, 사용되는 실리레이션 공정을 설명하면 다음과 같다.
실리레이션 공정은 도 3에서와 같이, 포토레지스트를 구성하는 노보락 폴리머(Novolak Polymer) 또는 PHS(Poly Hydroxy Styrene)고분자에 Si를 함유한 HMDS(Hexamethylenedisilarane),DMSDEA(Dimethylsilyldiethylanine)과 같은 유기 화합물을 매개로 Si를 침투시키면 고분자의 일부 작용기(-OH)가 Si를 함유한 작용기(-OSiMex)로 치환된다.
이러한 치환 반응의 물리적 결과로서 실리레이션 반응이 일어난 부분의 포토레지스트층의 폴리머가 패터닝되어진 포토레지스트층을 마스크로 진행하는 식각 공정에서 강한 식각 내성(Etch Resistance)을 갖게되며 폴리머 자체의 부피가 팽창하게 된다.
이러한 폴리머의 팽창을 스웰링 현상이라한다.
상기와 같은 스웰링 현상으로 늘어나는 부피는 도 4에서와 같이, 전체 실리레이션되는 부분의 30%정도된다.
이와같이 스웰링되는 양은 실리레이션 공정에 사용되는 매개체,공정 조건(온도,압력,시간 등의)의 변화를 통해 미세하게 조절할 수 있다.
상기와 같이 본 발명의 반도체 소자의 식각 방법은 포토레지스트층을 원하는 부분만 오픈되도록 패터닝한후에(이때, 포토레지스트층의 오프닝 영역은 노광 장비의 한계 해상도 크기이거나 공정 마진을 크게하기 위하여 그 이하의 해상도 크기로 할 수 있다.)패터닝된 포토레지스트층의 측면에 실리레이션에 의한 스웰링 현상을 일으켜 오프닝 영역을 축소시킨 것이다.
이와 같은, 축소된 오프닝 영역을 갖는 포토레지스트층을 마스크로 하여 식각 대상층을 식각하여 미세한 패턴층을 얻을 수 있도록한 것이다.
이때, 상기의 실리레이션에 의해 스웰링되는 크기를 조정하기 위해서는 공정 조건을 변화시켜야 하는데 도 5는 이와 같이 공정 조건에 따른 스웰링 특성 변화를 나타낸 것이다.
도 5의 특성 그래프는 DMSDEA 화합물을 이용하여 70℃에서 실리레이션 공정을 진행하는 것을 나타낸 것으로, 압력을 30 torr로 할 때 스웰링되는 두께는 208Å이고, 압력을 50 torr로 할 때 스웰링되는 두께는 335Å이고, 압력을 70 torr로 할 때 스웰링되는 두께는 407Å가 된다.(이때, 사용된 포토레지스트는 SHIPLEY社(美)의 SAL 601 이다.)
이와 같은 방법으로 실리레이션 공정의 조건을 변화시키면 유저가 원하는 크기의 미세 패턴을 형성할 수 있게된다.
이와 같은 본 발명의 반도체 소자의 식각 방법은 노광 장비의 한계 해상도보다 높은 해상도의 오프닝 영역을 갖는 식각 마스크를 형성할 수 있어 소자의 고집적화에 유리하다.
또한, 노광 장비의 해상력에 관계없이 식각 마스크의 오프닝 영역의 크기를 조절할 수 있고, 스웰링된층이 강한 식각 내성을 가지게 되므로 공정 마진을 높이는 효과가 있다.

Claims (4)

  1. 식각 대상층상에 식각 마스크를 도포하는 공정과,
    상기 식각 마스크를 선택적으로 패터닝하여 오픈 영역을 형성하는 공정과,
    상기 패터닝된 식각 마스크의 측면부를 팽창시키는 공정을 포함하여 식각 마스크를 패터닝하는 것을 특징으로 하는 반도체 소자의 식각 방법.
  2. 식각 대상층상에 식각 마스크를 도포하는 공정과,
    상기 식각 마스크를 선택적으로 패터닝하여 오픈 영역을 형성하는 공정과,
    상기 패터닝된 식각 마스크의 측면부를 팽창시키는 공정과,
    상기 오픈 영역을 통해 상기 식각 대상층을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
  3. 식각 대상층상에 포토레지스트를 도포하는 공정과,
    상기의 포토레지스트층을 노광 및 현상하여 선택적으로 오프닝 영역을 갖도록 패터닝하는 공정과,
    상기의 패터닝된 포토레지스트층을 실리레이션 공정으로 그 측면부를 팽창시켜 오프닝 영역의 크기를 축소하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
  4. 제 3 항에 있어서, 실리레이션 공정은 포토레지스트를 구성하는 노보락 폴리머 또는 PHS 등을 포함하는 고분자 화합물에 HMDS 또는 DMSDEA 등을 포함하는 유기 화합물을 매개로하여 Si 을 침투시키는 것을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
KR1019970058530A 1997-11-06 1997-11-06 Method for etching of semiconductor device KR100268912B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970058530A KR100268912B1 (en) 1997-11-06 1997-11-06 Method for etching of semiconductor device
US09/061,033 US6168907B1 (en) 1997-11-06 1998-04-16 Method for etching semiconductor device
JP10195373A JPH11162948A (ja) 1997-11-06 1998-07-10 半導体素子の食刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058530A KR100268912B1 (en) 1997-11-06 1997-11-06 Method for etching of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990038701A true KR19990038701A (ko) 1999-06-05
KR100268912B1 KR100268912B1 (en) 2000-12-01

Family

ID=19524298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058530A KR100268912B1 (en) 1997-11-06 1997-11-06 Method for etching of semiconductor device

Country Status (3)

Country Link
US (1) US6168907B1 (ko)
JP (1) JPH11162948A (ko)
KR (1) KR100268912B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018859A1 (en) * 1999-09-10 2001-03-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
US20040018450A1 (en) * 2002-07-25 2004-01-29 United Microlectronics Corp. Method for transferring patterns
KR100976647B1 (ko) * 2007-04-25 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8815747B2 (en) * 2010-06-03 2014-08-26 Micron Technology, Inc. Methods of forming patterns on substrates
US8232204B1 (en) 2011-06-29 2012-07-31 International Business Machines Corporation Method of forming borderless contact for transistor
US9330914B2 (en) 2013-10-08 2016-05-03 Micron Technology, Inc. Methods of forming line patterns in substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5370666A (en) 1976-12-06 1978-06-23 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4808511A (en) * 1987-05-19 1989-02-28 International Business Machines Corporation Vapor phase photoresist silylation process
US5108875A (en) * 1988-07-29 1992-04-28 Shipley Company Inc. Photoresist pattern fabrication employing chemically amplified metalized material
US5550007A (en) * 1993-05-28 1996-08-27 Lucent Technologies Inc. Surface-imaging technique for lithographic processes for device fabrication
KR960026229A (ko) * 1994-12-30 1996-07-22 김주용 반도체소자의 미세콘택 형성방법
KR970016798A (ko) * 1995-09-11 1997-04-28 김광호 포토 레지스트 패턴의 형성 방법
KR100369866B1 (ko) * 1995-10-06 2003-03-19 주식회사 하이닉스반도체 반도체소자의미세콘택홀형성방법
KR100223329B1 (ko) * 1995-12-29 1999-10-15 김영환 반도체 소자의 미세 패턴 제조방법
US5925494A (en) * 1996-02-16 1999-07-20 Massachusetts Institute Of Technology Vapor deposition of polymer films for photolithography
US6100014A (en) * 1998-11-24 2000-08-08 United Microelectronics Corp. Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers

Also Published As

Publication number Publication date
US6168907B1 (en) 2001-01-02
KR100268912B1 (en) 2000-12-01
JPH11162948A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US6093508A (en) Dual damascene structure formed in a single photoresist film
DE60106229T2 (de) Ozon-verstärktes silylierungsverfahren zur erhöhung des ätzwiderstands von dünnen resistschichten
KR19990038701A (ko) 반도체 소자의 식각 방법
WO2000074121A1 (en) Method to produce high density memory cells and small spaces by using nitride spacer
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
US6492278B2 (en) Method of manufacturing semiconductor device
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100275736B1 (ko) 패턴들 사이의 스페이스를 줄일 수 있는 반도체장치의 제조방법
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100929295B1 (ko) 반도체소자의 미세 콘택 형성방법
KR100329716B1 (ko) 고해상도리소그래피방법
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR20000043972A (ko) 반도체 소자의 식각 방법
KR100390981B1 (ko) 반도체소자의미세콘택홀형성방법
KR20040087459A (ko) 반도체소자의 미세패턴 형성방법
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100239432B1 (ko) 실릴레이션된 감광막의 프로파일 스테이닝 방법
KR20000045233A (ko) 반도체 소자의 식각방법
KR19980084124A (ko) 반도체소자의 미세패턴 형성방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee