KR19990034682A

KR19990034682A - 인쇄회로기판용 표면실장 방법

Info

Publication number: KR19990034682A
Application number: KR1019970056342A
Authority: KR
Inventors: 박종욱
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1997-10-30
Filing date: 1997-10-30
Publication date: 1999-05-15
Also published as: KR100287738B1

Abstract

본 발명은 인쇄회로기판(이하, PCB라 부름)에 부품을 실장하는 방법에 관한 것으로서, 특히 PCB의 일면에 회로패턴에 따라 형성된 패드 위에 솔더 페이스트를 도포시키는 제 1 과정과, 상기 PCB 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물을 상기 패드와 상기 결과물에 형성된 수동소자들의 전극이 대응되도록 상기 PCB 상에 위치시키는 제 2 과정과, 상기 PCB의 패드와 능동소자들의 전극이 대응되도록 상기 PCB 상의 소정 위치에 능동소자들을 위치시키는 제 3 과정과, 상기 PCB의 패드와 수동소자 및 능동소자들의 전극이 서로 접합되도록 리플로우 솔더링 고정을 수행하는 제 4 과정으로 구성된 PCB용 표면실장 방법을 제공함으로써 많은 수의 수동소자들을 일괄적으로 형성 및 실장할 수 있게 되어 실장품질이 향상됨과 아울러 실장비용이 감소되도록 한 것이다.

Description

인쇄회로기판용 표면실장 방법

본 발명은 인쇄회로기판(이하, PCB라 부름)에 부품을 실장하는 방법에 관한 것으로서, 특히 많은 수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물을 PCB에 실장하는 PCB용 표면실장 방법에 관한 것이다.

상기 PCB 상에 부품을 실장하는 방법에는 표면실장(Surface mounted device : SMD)과 삽입실장(Injection mounted device : IMD)이 있으며, 상기 PCB 위에 표면실장되는 부품은 크게 표준부품과 이형부품으로 구분된다.

일반적으로 상기 표준부품은 저항, 콘덴서, 코일 등과 같은 수동소자들을 직육면체 형태로 형성한 것으로서 작게는 0.5㎜×1㎜×0.5㎜에서 크게는 1.6㎜×3.2㎜×1.5㎜ 정도의 크기를 갖는 소형부품이며, 보통 하나의 PCB에 수백 개씩 실장된다. 또한, 상기 이형부품은 IC, 커넥터, 전해 콘덴서 등과 같은 능동소자들로서 상기 표준부품과 비교하여 상대적으로 크기가 크고 형상이 복잡한 부품이다.

도 1을 참조하여 종래 기술에 의한 표면실장 방법을 설명한다.

먼저, 상면에 패드(2)가 형성되어 있는 PCB(1)를 구비한 후 인쇄기를 이용하여 상기 패드(2) 위에 솔더 페이스트(Solder paste; 3)를 도포한다(A, B).

이후, 상기 PCB(1) 위에 주로 수동소자류인 표준부품(4)과 주로 능동소자류인 이형부품(5)을 각각 배치시킨다.

상세히 설명하면, 상기 PCB(1)의 패드(2)와 표준부품(4)의 전극이 대응되도록 상기 PCB(1)의 소정 위치에 표준부품(4)을 위치시킨 후(C), 상기 PCB(1)의 패드(2)와 이형부품(5)의 전극이 대응되도록 상기 PCB(1)의 소정 위치에 이형부품을 위치시킨다(D). 이때, 상기 표준부품(4)과 이형부품(5)은 각각 전용 장착기에 의해서 상기 PCB(1)에 개별적으로 위치된다.

이후, 상기 PCB(1)의 패드(2)와 표준부품(4) 및 이형부품(5)의 전극이 서로 접합되도록 리플로우 솔더링(Reflow soldering) 공정을 수행하여 상기 패드(2)와 전극이 전기적인 접속을 이루게 한다(E).

그러나, 상기와 같은 종래의 표면 실장방법은 PCB(1) 위에 표준부품(4)과 이형부품(5)을 각각 실장하기 위해서 별도의 전용 장착기를 구비해야 하고 또, 수백 개의 표준부품(4)을 전용 장착기를 이용하여 개별적으로 실장해야 하므로 실장품질이 저하됨과 동시에 실장비용이 증대되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, PCB 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 상기 PCB에 실장함으로써 많은 수의 수동소자들을 한번에 실장할 수 있게 되어 실장품질이 향상됨과 아울러 실장비용이 감소되도록 하는 PCB용 표면실장 방법을 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 표면실장 방법이 도시된 흐름도,

도 2는 본 발명에 따른 표면실장 방법이 도시된 흐름도,

도 3은 본 발명에 따른 수동소자 일괄 형성공정이 도시된 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

51 : PCB 52 : 패드

53 : 솔더 페이스트 55 : 능동소자

60 : 결과물 61 : 기판

62 : 폴리이미드 63 : 저항

64 : 전극 65 : 홀

상기의 목적을 달성하기 위한 본 발명에 따른 PCB용 표면실장 방법의 특징은 PCB의 일면에 회로패턴에 따라 형성된 패드 위에 솔더 페이스트를 도포시키는 제 1 과정과, 상기 PCB 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물을 상기 패드와 상기 결과물에 형성된 수동소자들의 전극이 대응되도록 상기 PCB 상에 위치시키는 제 2 과정과, 상기 PCB의 패드와 능동소자들의 전극이 대응되도록 상기 PCB 상의 소정 위치에 능동소자들을 위치시키는 제 3 과정과, 상기 PCB의 패드와 수동소자 및 능동소자들의 전극이 서로 접합되도록 리플로우 솔더링 공정을 수행하는 제 4 과정으로 이루어진 것이다.

또한, 본 발명의 부가적인 특징은, 상기 제 2 과정이 폴리이미드(Polyimide), 저항재료, 전극재료가 순차적으로 적층된 기판을 형성하는 제 1 단계와, 상기 능동소자들의 실장 위치에 대응되는 상기 기판의 일부를 제거하는 제 2 단계와, 상기 기판에서 저항재료 및 전극재료를 저항패턴에 따라 식각하여 저항을 형성시키는 제 3 단계와, 상기 저항 위에 적층된 전극재료를 식각하여 상기 PCB의 패드와 대응되도록 전극을 형성시키는 제 4 단계로 이루어지는데 있다.

상기와 같이 구성된 본 발명은 많은 수의 수동소자들을 일괄적으로 형성 및 실장할 수 있게 되어 실장품질이 향상됨과 동시에 실장비용이 절감되는 이점이 있다.

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.

도 2는 본 발명에 따른 표면실장 방법이 도시된 흐름도, 도 3은 본 발명에 따른 수동소자 일괄 형성과정이 도시된 흐름도이다.

도 2 및 도 3을 참조하여 본 발명에 따른 PCB용 표면실장 방법을 설명한다.

먼저, 상면에 패드(52)가 형성되어 있는 PCB(51)를 구비한 후 인쇄기를 이용하여 상기 패드(52) 위에 솔더 페이스트(53)를 도포한다(A, B).

이후, 상기 PCB(51) 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물(60)을 상기 PCB(51)에 위치시킨다(C).

상세히 설명하면, 먼저 폴리이미드(62), 저항재료(63'), 전극재료(64')이 순차적으로 적층된 기판(61)을 형성시킨 후(F), 상기 능동소자(55)들의 실장 위치에 대응되는 상기 기판(61)의 일부를 제거한다(G).

즉, 상기 기판(61)의 소정 위치에 레이저 드릴링(Laser drilling)이나 펀칭(Punching)을 이용하여 상기 능동소자(55)들이 위치 결정되는 홀(65)을 형성시킨다.

이후, 상기 기판(61)에서 저항재료(63') 및 전극재료(64')를 정해진 저항패턴에 따라 식각하여 저항(63)을 형성시킨 후(H), 상기 저항(63) 위에 적층된 전극재료(64')를 식각하여 상기 PCB(51)의 패드(52)와 대응되도록 전극(64)을 형성시킨다(I).

상기와 같은 방식으로 일괄 형성된 수동소자의 결과물(60)을 PCB(51)에 위치시킨 후, 상기 PCB(51)의 패드(52)와 능동소자(55)들의 전극이 대응되도록 상기 홀(65)에 능동소자(55)들을 위치시킨다(D). 이때, 상기 능동소자(55)들은 전용 장착기에 의해서 개별적으로 배치된다.

이후, 상기 PCB(51)의 패드(52)와 수동소자(60) 및 능동소자(55)들의 전극이 서로 접합되도록 리플로우 솔더링 공정을 수행하여 상기 패드(52)와 전극이 전기적인 접속을 이루게 한다(E).

상기와 같이 구성되고 동작되는 본 발명에 따른 PCB용 표면실장 방법은 PCB(51) 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물(60)을 상기 PCB(51)에 실장함으로써 많은 수의 수동소자들을 한번에 실장할 수 있게 되고 수동소자용 전용 장착기가 불필요하게 되어 부품의 실장에 소요되는 비용이 현저히 절감됨과 동시에 불량률이 감소되어 실장품질이 향상되는 이점이 있다.

또한, 본 발명은 폴리이미드 층(62)이 표면을 향한 쪽에 위치되어 절연면으로서 작용하게 되므로 복수개의 PCB(51)가 조밀하게 조립되는 제품일 경우 PCB(51) 간의 절연효과가 나타나는 이점이 있다.

Claims

PCB의 일면에 회로패턴에 따라 형성된 패드 위에 솔더 페이스트를 도포시키는 제 1 과정과, 상기 PCB 위에 장착될 다수의 수동소자들을 판형으로 일괄 형성시킨 후 그 결과물을 상기 패드와 상기 결과물에 형성된 수동소자들의 전극이 대응되도록 상기 PCB 상에 위치시키는 제 2 과정과, 상기 PCB의 패드와 능동소자들의 전극이 대응되도록 상기 PCB 상의 소정 위치에 능동소자들을 위치시키는 제 3 과정과, 상기 PCB의 패드와 수동소자 및 능동소자들의 전극이 서로 접합되도록 리플로우 솔더링 공정을 수행하는 제 4 과정으로 이루어진 것을 특징으로 하는 PCB용 표면실장방법.
제 1 항에 있어서,

상기 제 2 과정은 폴리이미드(Polyimide), 저항재료, 전극재료가 순차적으로 적층된 기판을 형성하는 제 1 단계와, 상기 능동소자들의 실장 위치에 대응되는 상기 기판의 일부를 제거하는 제 2 단계와, 상기 기판에서 저항재료 및 전극재료를 저항패턴에 따라 식각하여 저항을 형성시키는 제 3 단계와, 상기 저항 위에 적층된 전극재료를 식각하여 상기 PCB의 패드와 대응되도록 전극을 형성시키는 제 4 단계로 이루어진 것을 특징으로 하는 PCB용 표면실장방법.