KR19990032585U - 스택 가능한 이더넷 스위치 시스템 - Google Patents

스택 가능한 이더넷 스위치 시스템 Download PDF

Info

Publication number
KR19990032585U
KR19990032585U KR2019970045346U KR19970045346U KR19990032585U KR 19990032585 U KR19990032585 U KR 19990032585U KR 2019970045346 U KR2019970045346 U KR 2019970045346U KR 19970045346 U KR19970045346 U KR 19970045346U KR 19990032585 U KR19990032585 U KR 19990032585U
Authority
KR
South Korea
Prior art keywords
port
slave
ethernet switch
present
master
Prior art date
Application number
KR2019970045346U
Other languages
English (en)
Inventor
서성운
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR2019970045346U priority Critical patent/KR19990032585U/ko
Publication of KR19990032585U publication Critical patent/KR19990032585U/ko

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

본 고안은 스택 가능한 이더넷 스위치 시스템에 관한 것으로서, 이더넷 패킷 및 ATM 셀을 스위칭시켜주는 이더넷 스위치 마스터 시스템; 상기 마스터 시스템 내에서 각 슬레이브 포트로부터 포트 Present 신호에 대한 정보를 받아서 각 포트의 연결 여부를 판단하는 포트 인식 논리회로; 각 포트로 구성되고 각 포트의 신호를 전달해주는 케이블; 및 슬레이브 시스템이 포트에 연결되어 있음을 알리도록 하는 포트 Present 신호 생성 논리회로와 CPU로 구성된 각 포트에 연결된 이더넷 스위치 슬레이브 시스템을 포함하는 것임을 특징으로 한다. 본 고안에 의한 이더넷 스위치 시스템은 슬레이브 시스템쪽에서 PLD 설계를 할 필요가 없이 포트 Present 핀에 단지 그라운드만 연결해 줌으로써 설계를 간소화할 수 있고 슬레이브 시스템이 마스터 시스템에 연결된 뒤 종래의 관리자 쪽에서 처리해주는 부분이 없기 때문에 작동이 가능하기까지 적은 시간이 소요되어 빠른 시간내에 시스템 셋업이 가능하다.

Description

스택 가능한 이더넷 스위치 시스템
본 고안은 스택 가능한 이더넷 스위치 시스템에서 스택 가능한 마스터에 연결된 슬레이브 시스템을 자동으로 인지하여 PLD 논리 회로를 이용하여 이러한 슬레이브 시스템에 관련된 버퍼와 각 포트 인에이블을 열어 주어서 신호 버스와 각 슬레이브 시스템을 제어할 수 있도록 한 이더넷 스위치 시스템에 관한 것이다.
도1은 종래 기술에 의한 스택 가능한 이더넷 스위치 시스템의 구조이다.
이더넷 스위치의 슬레이브 시스템으로부터 이더넷 패킷을 받아서 스택된 전체 시스템간에 스위칭해 주는 스위치 칩이 내장된 스택 가능한 이더넷 스위치 마스터 시스템(1)과 이러한 시스템 내에서 각 포트에 스택된 이더넷 스위치의 포트를 인식하는 포트 인식 논리 회로부(3)와 이 포트 정보와 데이터 기타 정보를 이더넷 스위치의 마스터 시스템(1)과 슬레이브 시스템(2) 상호간에 전달해주는 케이블들(6), 슬레이브 시스템(2)에서 CPU(5)의 명령에 따라서 자신이 포트에 연결되어 있음을 알려 주는 PLD(4)로 구성된다.
상기한 구성을 가지는 종래 기술에 의한 스택 가능한 이더넷 스위치 시스템은 슬레이브 시스템(2) 쪽에서 자신의 상황을 알려 주는 PLD 논리 회로가 추가적으로 필요하며, 그 동작은 다음과 같다.
먼저, 마스터 시스템으로부터 자신이 연결된 포트의 ID를 할당받으면 이 정보는 슬레이브 시스템의 관리자에 알려지게 되고, 그러면, 관리자는 어드레스 맵상에서 할당된 'Present'라는 번지에 특정값을 써 주게 되고 PLD는 CPU로부터 상위 어드레스 8비트를 체크하여 'Present'라는 어드레스가 나오면 슬레이브 시스템의 PLD는 'Present'라는 신호를 내보내게 된다. 이 때 마스터 시스템은 이 신호를 받아서 자신의 관리자 상의 정보를 갱신하고 이 포트에 관련된 버퍼를 제어하게 된다.
이러한 종래 기술을 설계상의 편리성과 성능적인 면에서 살펴볼 수 있다.
첫째, 설계상의 편리성의 측면에서 본다면, PLD가 'Present' 신호를 생성하기 위해서는 슬레이브 시스템에서 추가적인 어드레스 맵이 필요하고 PLD 방정식상에서도 이 부분이 추가되어야 한다.
둘째, 성능적인 측면에서 본다면, 슬레이브 시스템이 마스터에 연결된 후에 작동이 가능하기까지의 과정이 여러 단계(즉, 포트 연결, 슬레이브가 자신의 포트 ID 연결, 관리자가 명령, PLD 생성, 마스터가 자신의 특정 포트에 슬레이브가 연결됨을 인식, 관리자에 알림, 연결된 슬레이브에 관련된 정보 갱신 및 제어 시작)이기 때문에, 상대적으로 시간이 많이 소요된다.
본 고안은 상기한 바와 같은 종래 기술의 단점을 개선하기 위한 것으로서, 본 고안의 목적은, 슬레이브 쪽에서 PLD 설계를 할 필요가 없이 포트 Present 핀에 단지 그라운드만 연결해줌으로써 설계를 간소화할 수 있는 스택 가능한 이더넷 스위치 시스템을 제공하는데 있다.
본 고안의 또 다른 목적은, 성능적인 측면에서, 슬레이브가 마스터에 연결된 뒤 기존의 관리자 쪽에서 처리해주는 부분을 없애서 작동이 가능하기까지 적은 시간이 소요되도록 하여 빠른 시간내에 시스템 셋업이 가능한 스택 가능한 이더넷 스위치 시스템을 제공하는데 있다.
도1은 종래 기술에 의한 스택 가능한 이더넷 스위치 시스템의 구조,
도2는 본 고안에 의한 스택 가능한 이더넷 스위치 시스템의 블록 구성도.
이하에서 첨부된 도면을 참조하면서 본 고안을 상세하게 설명한다.
도2는 본 고안에 의한 스택 가능한 이더넷 스위치 시스템의 블록 구성도이다.
도2에 도시된 바와 같이, 본 고안은, 이더넷 패킷 및 ATM 셀을 스위칭시켜주는 이더넷 스위치 마스터 시스템(10), 상기 마스터 시스템(10) 내에서 각 슬레이브 포트로부터 포트 Present 신호에 대한 정보를 받아서 각 포트의 연결 여부를 판단하는 포트 인식 논리회로(20), 각 포트로 구성되고 각 포트의 신호를 전달해주는 케이블(60), 슬레이브 시스템이 포트에 연결되어 있음을 알리도록 하는 포트 Present 신호 생성 논리회로(40)와 CPU(50)로 구성된 각 포트에 연결된 이더넷 스위치 슬레이브 시스템(30)을 포함한다.
상기한 바와 같은 구성을 가지는 본 고안에 의한 스택 가능한 이더넷 스위치 시스템의 작동을 설명한다.
본 고안에 의한 스택 가능한 이더넷 스위치 시스템의 동작은, 스택 가능한 이더넷 스위치 시스템에서 마스터 시스템의 각 슬레이브 포트에 연결된 슬레이브 시스템을 제어하는 방법에 있어서, 종래의 슬레이브 시스템에서 PLD와 CPU를 통한 관리의 동작에 의하여 자신이 포트에 연결되었음을 마스터 시스템에 알려주는 종래의 방법과는 달리, 슬레이브 시스템에서의 PLD 논리 회로의 사용을 지양하고, 간단한 논리 회로로 자신의 Present를 마스터 시스템에 알려주고 마스터 시스템은 슬레이브 시스템의 Present 신호를 받은 후, 제어를 시작하는 방식이다.
본 고안에 의한 시스템에서 각 슬레이브 시스템은 Present 신호를 그라운드에 연결함으로써 슬레이브 시스템이 마스터 시스템에 연결되었을 때, 마스터 시스템의 Present 신호가 'LOW(GND)'가 되도록 한다.
그리고, 마스터 시스템 쪽에서는 각 슬레이브 시스템의 Present신호에 미스매칭되어있는 연결부의 핀들과 마스터 시스템에서 슬레이브 시스템을 제어하는 모든 신호(모든 신호는 '액티브 로'로 가정함)을 PLD를 이용하여 논리곱시킨다. 즉, 마스터 시스템의 슬레이브 포트에 슬레이브 시스템이 연결된 경우에만 관련된 데이터 버퍼나 어드레스 버퍼를 열어주고 기타 제어 신호를 슬레이브에 전달한다. 그리고 마스터 시스템은 포트 Present 정보를 관리자 상에서 갱신시킨다.
만약, 마스터 시스템의 슬레이브 포트에 슬레이브 시스템이 연결되지 않았다면, 마스터의 포트 Present는 HIGH 상태를 유지하게 되므로 마스터는 그 포트에 슬레이브가 연결되지 않았음을 알게 되고 데이터 버퍼, 어드레스 버퍼, 기타 제어 신호들은 비활성 상태가 된다.
이상에서 설명한 바와 같이, 본 고안에 의한 이더넷 스위치 시스템의 효과는 첫째, 설계의 편리성과 공간에 관한 것으로 슬레이브 시스템 쪽에서 PLD 설계를 할 필요가 없이 포트 Present 핀에 단지 그라운드만 연결해 줌으로써 설계를 간소화할 수 있고 부품이 차지하는 공간도 줄일 수 있다. 둘째, 성능적인 측면으로 슬레이브 시스템이 마스터 시스템에 연결된 뒤 종래의 관리자 쪽에서 처리해주는 부분이 없기 때문에 작동이 가능하기까지 적은 시간이 소요되어 빠른 시간내에 시스템 셋업이 가능하다.

Claims (3)

  1. 스택 가능한 이더넷 스위치 시스템에 있어서,
    이더넷 패킷 및 ATM 셀을 스위칭시켜주는 이더넷 스위치 마스터 시스템;
    상기 마스터 시스템 내에서 각 슬레이브 포트로부터 포트 Present 신호에 대한 정보를 받아서 각 포트의 연결 여부를 판단하는 포트 인식 논리회로;
    각 포트로 구성되고 각 포트의 신호를 전달해주는 케이블; 및
    슬레이브 시스템이 포트에 연결되어 있음을 알리도록 하는 포트 Present 신호 생성 논리회로와 CPU로 구성된 각 포트에 연결된 이더넷 스위치 슬레이브 시스템을 포함하는 것임을 특징으로 하는 스택 가능한 이더넷 스위치 시스템.
  2. 제1항에 있어서, 상기 슬레이브 시스템은
    Present 신호를 그라운드에 연결함으로써 슬레이브 시스템이 마스터 시스템에 연결되었을 때, 마스터 시스템의 Present 신호가 'LOW(GND)'가 되도록 하는 것임을 특징으로 하는 스택 가능한 이더넷 스위치 시스템.
  3. 제1항에 있어서, 상기 마스터 시스템은,
    마스터 시스템의 슬레이브 포트에 슬레이브 시스템이 연결된 경우에만 관련된 데이터 버퍼나 어드레스 버퍼를 열어주고 기타 제어 신호를 슬레이브에 전달한 후 포트 Present 정보를 관리자 상에서 갱신시키는 것임을 특징으로 하는 스택 가능한 이더넷 스위치 시스템.
KR2019970045346U 1997-12-31 1997-12-31 스택 가능한 이더넷 스위치 시스템 KR19990032585U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970045346U KR19990032585U (ko) 1997-12-31 1997-12-31 스택 가능한 이더넷 스위치 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970045346U KR19990032585U (ko) 1997-12-31 1997-12-31 스택 가능한 이더넷 스위치 시스템

Publications (1)

Publication Number Publication Date
KR19990032585U true KR19990032585U (ko) 1999-07-26

Family

ID=69678168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970045346U KR19990032585U (ko) 1997-12-31 1997-12-31 스택 가능한 이더넷 스위치 시스템

Country Status (1)

Country Link
KR (1) KR19990032585U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472772B1 (ko) * 2000-07-31 2005-03-07 엘지전자 주식회사 적층확장형 시스템의 슬레이브 시스템 관리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472772B1 (ko) * 2000-07-31 2005-03-07 엘지전자 주식회사 적층확장형 시스템의 슬레이브 시스템 관리방법

Similar Documents

Publication Publication Date Title
US5086407A (en) Data processor integrated circuit with selectable multiplexed/non-multiplexed address and data modes of operation
KR20020017033A (ko) 라우터의 자동 설정 장치 및 방법
KR100299149B1 (ko) I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법
US4979143A (en) Recovery from power-down mode
KR19990032585U (ko) 스택 가능한 이더넷 스위치 시스템
CN115374042A (zh) 一种总线切换方法、装置、设备及介质
US5408228A (en) Apparatus for expanding the functionality of a serial data bus
US20040057182A1 (en) Method and control apparatus for controlling two hot-swapable IDE devices
JP3061016B2 (ja) Ｐｃｍハイウェイ拡張方式
KR100533135B1 (ko) 분산 통신 시스템에서 원격 전원 제어방법 및 장치
US7032061B2 (en) Multimaster bus system
KR200310649Y1 (ko) 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치
JP2503905B2 (ja) バス終端回路
JP4174272B2 (ja) デバイス制御装置
JPH0312754A (ja) バッファメモリ制御方式
JP2956385B2 (ja) バスライン監視方式
KR100411435B1 (ko) 미드플레인 구조를 가지는 라우터 시스템에서 핫 스왑기능을 제공하는 장치 및 방법
KR20040044247A (ko) 억세스 게이트웨이 시스템에서 다기능 이원 인터페이스 카드
CN117389682A (zh) 一种蓝牙设备共享系统
KR200303468Y1 (ko) 원격 리셋 제어 가능한 중계선 보드
JP3405677B2 (ja) システム制御装置の二重化機構
KR19980052636A (ko) 마스터/슬레이브 시스템스위치
JPH0619723B2 (ja) 二重化プロセッサシステム
JPS6359613A (ja) 電子計算機の自動電源制御方式
JPS6043550B2 (ja) 通信回線制御装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination