KR19990031802A - 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 - Google Patents

반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 Download PDF

Info

Publication number
KR19990031802A
KR19990031802A KR1019970052639A KR19970052639A KR19990031802A KR 19990031802 A KR19990031802 A KR 19990031802A KR 1019970052639 A KR1019970052639 A KR 1019970052639A KR 19970052639 A KR19970052639 A KR 19970052639A KR 19990031802 A KR19990031802 A KR 19990031802A
Authority
KR
South Korea
Prior art keywords
wafer
silicon film
manufacturing
hsg
polycrystalline silicon
Prior art date
Application number
KR1019970052639A
Other languages
English (en)
Other versions
KR100263901B1 (ko
Inventor
임용균
하대오
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970052639A priority Critical patent/KR100263901B1/ko
Priority to JP14347398A priority patent/JP3809015B2/ja
Priority to US09/166,223 priority patent/US6271134B1/en
Publication of KR19990031802A publication Critical patent/KR19990031802A/ko
Application granted granted Critical
Publication of KR100263901B1 publication Critical patent/KR100263901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 디바이스 제조 장치, 이를 이용한 HSG-다결정 실리콘막의 제조 방법 및 HSG-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법에 대해 제공한다. 본 발명에 따른 반도체 디바이스 제조 장치내에서는 웨이퍼가 놓여지는 웨이퍼 지지대가 세팅되는 위치가 웨이퍼 로딩/언로딩 위치, 대기 위치 및 공정 진행 위치로 구분되어 있으며, 상기 장치의 바닥면으로부터 상면쪽으로 상기 웨이퍼 로딩/언로딩 위치, 상기 대기 위치 및 상기 공정 진행 위치의 순서로 차례대로 구분되어 있다.

Description

반도체 디바이스 제조 장치, ＨＳＧ-다결정 실리콘막의 제조 방법 및 ＨＳＧ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법
본 발명은 마이크로 전자공학에 관한 것으로, 특히 반도체 디바이스 제조 장치, 반구형의 실리콘 그레인이 형성된 다결정 실리콘막(이하 HSG-다결정 실리콘막이라 함)의 제조 방법 및 HSG-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법에 관한 것이다.
신뢰도 높은 반도체 장치를 제조하기 위해서는 적합한 공정 조건의 설정이 무엇보다도 중요하다. 특히 HSG-다결정 실리콘막으로 커패시터의 하부 전극을 형성하여 하부 전극의 표면적을 증가시킴으로써 커패시터의 정전 용량을 증대시키는 경우에는 다결정 실리콘막 표면에 고른 HSG를 성장시키는 것이 무엇보다도 중요하다.
실리콘막 표면에 HSG가 고르게 형성되도록 하기 위해서는 비정질 실리콘이 결정질 실리콘의 핵으로 이동하여 결정 그레인(grain)들을 형성하는 결정 성장 단계가 안정적이어야 하고, 결정 그레인(grain)성장을 위한 실리콘 표면 이동 속도가 하부 비정질 실리콘내에서의 비정질 실리콘의 결정화 속도보다 빨라야만 한다. 그러므로 결정 성장 단계를 안정화시키고 결정화 속도를 적절히 조절하기 위해서는 반응 소오스 가스의 양, 반응 시간 및 반응 챔버의 온도가 정확하게 조절되어야 한다.
그런데 HSG-다결정 실리콘막의 제조 공정과 관련된 종래의 기술에 따르면 반응 챔버의 온도, 실리콘 소오스 가스의 플로우율 및 반응 시간등이 적정화되어 있지 않다. 따라서 결정 성장 단계가 불안정화되고 비정질 실리콘의 결정화 속도와 결정 그레인의 성장 속도가 적절히 조절되지 않아서 다결정 실리콘막 표면에 HSG가 이상 성장하는 볼드 디펙트(bald defect)가 발생하거나 하부 전극 주변의 산화막 표면에도 원하지 않는 HSG가 생기는 문제점이 있다.
또, HSG-다결정 실리콘막 형성 공정시 웨이퍼 지지대의 위치에 따라 공정 챔버의 온도가 다르기 때문에 HSG가 고르게 형성되지 않고 연속적으로 공정 진행시 웨이퍼마다 서로 다른 크기의 HSG가 형성되는 문제점이 있다. 그 이유는 공정 진행 여부에 따라 웨이퍼가 로딩/언로딩 위치와 공정 진행 위치를 순환하여 반복적으로 이동하고, 공정 챔버내에서 웨이퍼가 로딩 및언로딩되는 위치와 공정이 진행되는 위치의 온도 차이가 약 70℃ 이상이 되기 때문이다. 따라서 로딩된 웨이퍼가 로딩/언로딩 위치에서 공정 진행 위치로 이동하여 HSG-다결정 실리콘막을 형성할 때, 웨이퍼의 온도가 로딩/언로딩 위치의 온도에서 공정 진행 온도가 될 때까지 계속 상승하게 되므로 HSG-다결정 실리콘막의 형성 공정이 불안정해지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 디바이스의 제조, 특히 HSG-다결정 실리콘막의 제조에 적합한 반도체 디바이스 제조 장치를 제공하는 것이다.
본 발명이 이루고자하는 다른 기술적 과제는 HSG를 고르게 형성시킬 수 있는 HSG-다결정 실리콘막의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 HSG-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스 제조 장치의 평면도이다.
도 2는 상기 도 1의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 3은 웨이퍼 지지대의 위치와 다결정 실리콘막의 두께와 균일도간의 관계를 나타내는 그래프이다.
도 4는 웨이퍼 지지대의 위치에 따라 변화하는 온도의 프로파일을 나타내는 그래프이다.
도 5a 내지 도 5c는 웨이퍼 로딩/언로딩 위치로부터 대기 위치까지의 거리:웨이퍼 로딩/언로딩 위치로부터 공정 진행 위치까지의 거리의 비에 따른 공정 챔버와 재킷의 온도 변화를 나타내는 그래프이다.
도 6은 공정 챔버 히터의 온도와 HSG-다결정 실리콘막내에 형성되는 볼드 디펙트수간의 관계를 나타내는 그래프이다.
도 7은 공정 챔버 히터의 온도와 HSG-다결정 실리콘막의 등급간의 관계를 나타내는 그래프이다.
도 8은 결정질 핵 생성을 위한 디실란 가스의 플로우양과 HSG-다결정 실리콘막의 반사율간의 관계를 나타내는 그래프이다.
도 9는 결정질 핵 생성 시간과 HSG-다결정 실리콘막의 반사율간의 관계를 나타내는 그래프이다.
도 10은 결정질 핵 생성 시간 및 어닐링 시간과 HSG-다결정 실리콘막의 반사율간의 관계를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 디바이스 제조 장치는 웨이퍼가 놓여지는 웨이퍼 지지대가 세팅되는 위치가 웨이퍼 로딩/언로딩 위치, 대기 위치 및 공정 진행 위치로 구분되어 있으며, 상기 장치의 바닥면으로부터 상면쪽으로 상기 웨이퍼 로딩/언로딩 위치, 상기 대기 위치 및 상기 공정 진행 위치의 순서로 차례대로 구분되어 있다.
본 발명에 있어서, 상기 웨이퍼 로딩/언로딩 위치에서 대기 위치까지의 거리:웨이퍼 로딩/언로딩 위치에서 공정 진행 위치까지의 거리의 비는 0.63:1 초과 0.8:1 미만이다. 그리고 상기 제조 장치는 HSG-다결정 실리콘막의 제조에 사용될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 반도체 디바이스 제조 방법에 따르면, 먼저 반도체 디바이스 제조 공정용 챔버내의 대기 위치에 세팅되어 있던 웨이퍼 지지대를 웨이퍼 로딩/언로딩 위치로 하강시킨다. 다음에 상기 웨이퍼 지지대위에 공정 진행을 위한 웨이퍼를 로딩한 후, 상기 웨이퍼 지지대를 제조 공정 진행 위치로 상승시켜 상기 웨이퍼상에 제조 공정을 수행한다. 이어서, 상기 제조 공정이 완료된 후, 상기 웨이퍼 지지대를 웨이퍼 로딩/언로딩 위치로 하강시켜 상기 웨이퍼를 공정 챔버로부터 언로딩한다. 마지막으로 상기 웨이퍼 지지대를 상기 대기 위치로 상승시켜 공정 챔버내의 온도를 안정화시킨다.
본 발명에 있어서, 상기 웨이퍼 로딩/언로딩 위치에서 대기 위치까지의 거리:웨이퍼 로딩/언로딩 위치에서 공정 위치까지의 거리의 비는 0.63:1 초과 0.8:1미만이며, 상기 제조 공정은 HSG-다결정 실리콘막을 제조하는 공정으로서, 상기 웨이퍼 지지대의 온도가 550 내지 650℃에서 수행되는 것이 바람직하다.
또, 상기 HSG-다결정 실리콘막을 제조하는 공정은 다음과 같이 진행된다. 먼저 상기 공정 챔버내로 실리콘 소오스 가스를 플로우하여 상기 웨이퍼상의 비정질 실리콘막내에 결정질 실리콘 핵을 제공한다. 이어서, 상기 결과물을 열처리하여 상기 비정질 실리콘막을 반구형상의 그레인(HSG)이 형성된 다결정 실리콘막으로 변화시킨다.
이 때, 상기 실리콘 소오스 가스는 7 내지 23 sccm으로 플로우되며, 상기 결정질 실리콘 핵을 제공하는 단계는 50 내지 150초간 진행되고, 상기 열처리단계는 100 내지 400초간 진행되는 것이 바람직하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 따르면, 상기 HSG-다결정 실리콘막은 커패시터의 하부 전극으로 사용된다.
본 발명에 따른 반도체 디바이스 제조 장치를 사용하면, 챔버내의 온도를 용이하게 안정화시킬 수 있으므로 공정의 균일성를 달성할 수 있다. 그리고 이를 HSG-다결정 실리콘막의 제조 공정에 이용하거나 본 발명에 따라 설정된 공정 변수, 즉, 웨이퍼 지지대의 온도, 실리콘 소오스 가스의 플로우양, 결정질 실리콘 핵을 생성하기 위한 시간 및 열처리 시간값으로 HSG-다결정 실리콘막을 형성할 경우, 볼드 디펙트와 같은 결함이 없는 다결정 실리콘막을 형성할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 각 장치들의 구성 요소와 이들간의 위치 관계 및 여러 막과 영역들의 두께는 명료성을 위해서 강조되었다. 도면에서 동일참조부호는 동일부재를 나타낸다.
<반도체 디바이스 제조 장치>
도 1에는 본 발명에 의한 반도체 디바이스 제조 장치의 평면도가 도시되어 있다. 도 1을 참고하면, 본 발명에 의한 반도체 디바이스 제조 장치는 웨이퍼(104)가 담긴 캐리어(102)가 로딩되고 상기 캐리어(102)를 대기분위기와 분리시키는 카세트 챔버(100)와 웨이퍼(104)를 반응 챔버(120)로 이동시키는 로봇 암(112)이 형성되어 있는 이송 챔버(110)와 반도체 디바이스 제조 공정이 진행되는 공정 챔버(120) 및 공정 완료 후 웨이퍼를 냉각시키는 냉각 챔버(130)로 구성된다.
본 발명에 따른 공정 챔버(120)내에는 웨이퍼 지지대가 세팅되는 위치가 웨이퍼 로딩/언로딩 위치, 대기(stand-by) 위치 및 공정 진행 위치로 구분되어 있다. 이를 도 1의 II-II'선에 따라 자른 공정 챔버(120)의 확대단면도를 도시한 도 2를 참고하여 상세하게 설명한다.
도 2를 참고하면, 이송 챔버(110)와 공정 챔버(120) 사이에 양 챔버를 분리하고 웨이퍼의 로딩/언로딩 통로로 사용되는 게이트(200)가 형성되어 있으며, 공정 챔버(120) 내부에는 히팅 블록(210)이 설치되어 있으며, 상기 히팅 블록(210) 상에 웨이퍼 지지대(220)가 형성되어 있다. 그리고 공정 챔버(120)의 표면에는 공정 진행시 챔버(120)의 온도를 일정하게 유지하기 위한 재킷(230)이 형성되어 있다. 특히, 웨이퍼의 온도를 효율적으로 일정하게 유지하기 위하여 히팅 블록(210)의 히터는 내부 히터(212)와 외부 히터(214)로 구성되어 있다. 히팅 블록(210)상의 웨이퍼 지지대(220)는 척 (240)의 상하 운동에 의해 웨이퍼 로딩/언로딩 위치(250), 대기 위치(252) 및 공정 진행 위치(254)로 이동된다. 척(240)의 이동은 슬라이딩 실린더(242)를 따라 척 받침대(244)를 상하로 이동시킴으로써 진행된다. 이 때, 척(240)의 이동 방식은 수동 방식 또는 자동 방식 어느 것이든 가능하다. 그리고 공정 챔버(120)와 공정 챔버(120)의 표면에 형성된 재킷(250)의 온도의 변화가 최소화되도록하여 웨이퍼 지지대(220)위에 로딩된 웨이퍼에 공정 진행시 공정이 균일하게 일어나도록 하기 위해서는 웨이퍼 로딩/언로딩 위치(250)에서 대기 위치(252)까지의 거리(A)와 웨이퍼 로딩/언로딩 위치(250)에서 공정 진행 위치(254)까지의 거리(B)의 비, 즉 A:B 는 0.63:1 초과 0.8:1 미만으로 설정된다.
그리고 공정 챔버(120)의 일측면에는 공정 챔버(120)를 진공 상태로 유지하기 위한 펌프(미도시)를 구비하는 진공 시스템(260)이 연결되어 있다. 또한, 공정 챔버(120) 내부의 온도를 측정하기 위한 챔버 온도 측정계(270)와 반응 가스를 공정 챔버(120)내로 주입하기 위한 반응 가스 공급실(280)과 반응 가스 공급관(282)이 각각 설치되어 있다.
이하에서는 도 1과 도 2에 도시된 본 발명에 따른 반도체 디바이스 제조 장치를 이용하여 반도체 디바이스를 제조하는 방법을 설명한다.
공정이 진행되지 않는 대기 상태에서 웨이퍼 지지대(220)는 대기 위치(252)에 세팅된다. 이어서 제조 공정을 진행하고자 하는 새로운 웨이퍼가 카세트 챔버(도1의 100)로부터 이송 챔버(110)를 통해 로봇암(112)에 의해 공정 챔버(120)로 로딩되기 바로 직전에 척(230)의 하강 운동에 의해 웨이퍼 지지대(220)가 대기 위치(252)로부터 웨이퍼 로딩/언로딩 위치(250)로 하강된다. 웨이퍼 지지대(220)가 완전히 하강되면 웨이퍼를 게이트(200)를 통해 웨이퍼 지지대(220)위에 로딩한다. 척(230)이 슬라이딩 실린더(232)를 따라 상승운동하면 웨이퍼가 로딩된 웨이퍼 지지대(220)는 대기 위치(252)를 지나 공정 진행 위치(254)로 상승한다. 공정 진행 위치(254)에 웨이퍼 지지대가 안착되면 반응 가스 공급실(280)로부터 가스 공급관(282)을 통해 반응 가스를 공정 챔버(120)내로 주입하여 웨이퍼 지지대(220)상의 웨이퍼에 공정을 진행한다. 이 때 챔버 내의 온도는 히팅 블록(210)내의 내부 히터(212)와 외부 히터(214)에 인가되는 전력값을 조절함으로써 웨이퍼의 온도를 균일하게 조절하고 챔버(120)내의 온도가 일정하게 유지되는지를 챔버 온도 측정계(270)를 사용하여 계속적으로 체크한다. 공정이 완료되면 다시 척(240)을 움직여서 웨이퍼 지지대(220)를 웨이퍼 로딩/언로딩 위치(250)로 하강시킨 후, 로봇 암(도 1의 112)을 이용해 게이트(200)를 통해 공정이 완료된 웨이퍼를 언로딩한다. 이후, 공정이 연속적으로 진행될 경우에는 다시 웨이퍼 지지대(220)에 새로운 웨이퍼가 로딩되어 동일 공정을 반복한다. 반면 공정이 완료되어 해당 공정의 마지막 웨이퍼가 언로딩된 경우에는 웨이퍼 지지대(220)는 척(240)의 상승 운동에 의해 다시 대기 위치(252)로 상승되어 웨이퍼 지지대(220)의 온도를 안정화시킨다. 그리고 언로딩된 웨이퍼는 냉각 챔버(도1의 130)로 이송되어 완전히 냉각된 후, 후속 공정으로 이송된다.
즉, 본 발명에 따른 반도체 디바이스 제조 장치를 사용하여 반도체 디바이스를 제조하면 공정의 균일성을 달성할 수 있다. 그 이유는 공정이 실시되기 전 웨이퍼 지지대는 공정 진행 위치(254)의 온도와 거의 비슷한 대기 위치(252)에 세팅되어 있다가 웨이퍼 로딩 직전에 웨이퍼 로딩/언로딩 위치(250)로 하강한 다음 곧바로 웨이퍼를 로딩하고 공정 진행 위치(254)로 이동하기 때문이다. 따라서 공정 진행 위치(254)에 상승된 웨이퍼 지지대(220)의 온도는 단시간내에 공정 진행 온도에 다다른다. 따라서 종래의 대기 위치가 없는 장치내에서 공정 진행 위치보다 온도가 70℃ 정도 낮은 웨이퍼 로딩/언로딩 위치로부터 공정 진행 위치로 웨이퍼가 로딩된 웨이퍼 지지대를 그대로 이동시킬 경우 공정 진행 중에도 계속 웨이퍼 지지대의 온도가 변화하여 공정 진행의 결과가 불균일해지는 종래와 같은 문제점이 발생하지 않는다.
<HSG-다결정 실리콘막의 제조 방법>
도 1과 도 2에 도시된 본 발명에 따른 반도체 디바이스 제조 장치를 이용하여 HSG-다결정 실리콘막을 제조하는 방법을 설명한다. HSG-다결정 실리콘막을 형성하고자 하는 웨이퍼가 로딩되기 직전 웨이퍼 지지대(220)가 대기 위치로부터 웨이퍼 로딩/언로딩 위치(250)로 하강한다. 로봇 암(112)을 통해 비정질 실리콘막 패턴이 형성된 웨이퍼를 웨이퍼 지지대(220)로 로딩한 후, 척(240)의 상승운동에 의해 웨이퍼 지지대(220)를 공정 진행 위치(254)로 상승시킨다. 공정 진행 위치에서 웨이퍼 지지대(220)의 온도는 500 내지 650℃로 유지시킨다. 다음에 가스 공급기(280)로부터 가스 공급관(282)을 통해 공정 챔버(120)내로 실리콘 소오스 가스를 7 내지 23 sccm으로 50 내지 150초간 플로우하여 비정질 실리콘막 패턴내에 결정질 실리콘핵을 제공한다. 계속해서, 결정질 실리콘핵이 형성된 결과물을 100 내지 400 초간 열처리하여 비정질 실리콘막 패턴을 HSG가 형성된 다결정 실리콘막 패턴으로 전환시킨다.
웨이퍼 지지대(220)의 온도, 보다 정확하게는 공정 온도를 500 내지 650℃로 설정하여야 하는 이유는 다음과 같다. 고른 크기의 HSG가 형성된 다결정 실리콘막을 형성하기 위해서는 비정질 실리콘이 결정질 실리콘의 핵으로 이동하여 HSG들을 형성하는 결정 성장 단계가 안정적이어야 하고, HSG성장을 위한 실리콘 표면 이동 속도가 하부 비정질 실리콘내에서의 비정질 실리콘의 결정화 속도보다 빨라야만 한다. 그런데 500℃ 이하에서는 비정질 실리콘의 이동이 원할하지 못해 결정 성장이 제대로 일어나지 못한다. 반면 650℃ 이상에서는 비정질 실리콘의 결정화 속도가 결정 그레인 성장을 위한 실리콘 표면 이동 속도보다 빨라서 HSG성장이 제대로 이루어지지 못한다. 그러므로 HSG 형성 공정은 500℃ 내지 650℃의 온도 범위에서 진행되어야 한다.
또, 실리콘 소오스 가스를 7 내지 23sccm으로 플로우시켜야 하는 이유는 7sccm 이하로 플로우시키는 경우 HSG 성장이 이루어지지 못하고 23sccm 이상으로 플로우시키는 경우 비정질 실리콘막이외의 실리콘 산화막과 같은 절연막위에서도 HSG가 성장하기 때문이다.
이와 마찬가지로 50 내지 150초간만 실리콘 소오스 가스를 플로우시켜 핵을 생성하는 이유는 50초 이하로 플로우시키면 HSG 형성에 적합한 수의 핵 생성이 이루어지지 않고 150초 이상 플로우시키면 실리콘산화막과 같은 절연막에도 핵이 제공되어 원하지 않는 HSG-다결정 실리콘막이 형성되기 때문이다.
그리고 결정질 실리콘핵이 형성된 결과물을 열처리하는 시간을 100 내지 400 초로 제한하는 이유는 100초 이하로 열처리하면 HSG 그레인의 크기가 너무 작아서 표면적 증대의 효과를 달성할 수 없고 400초 이상 열처리하는 경우에는 HSG 그레인의 크기와 관련된 문제는 없으나 시간이 길어지면 길어질수록 생산성이 떨어지기 때문이다. 따라서 생산성과 HSG-다결정 실리콘막의 질을 모두 고려할 때 400초 이하로 열처리하는 것이 적합하다.
이상에서 설명한 도 1과 도 2에 도시된 본 발명에 따른 반도체 장치에서 HSG-다결정 실리콘막을 형성하는 것이 특성이 양호한 HSG-다결정 실리콘막을 형성하는 방법으로서 가장 바람직하나, 공정 온도, 실리콘 소오스 플로우양, 결정질 핵 생성 시간 및 열처리 시간등의 공정 조건을 앞의 방법과 동일하게 하면 종래의 반도체 장치에서 HSG-다결정 실리콘막을 형성하는 것도 가능하다.
본 발명에 따라 형성된 HSG-다결정 실리콘막은 커패시터의 하부 전극으로 사용되는 것이 바람직하다. 먼저 반도체 소자등이 형성된 웨이퍼상에 앞에서 설명한 바와 동일한 방식으로 HSG-다결정 실리콘막 패턴을 형성한 다. 이어서 유전체막 및 상부 전극막을 차례대로 증착한 후, 셀 단위로 패터닝하여 커패시터 셀 유니트를 형성한다. 본 발명에 따라 형성된 HSG-다결정 실리콘막은 일정한 크기의 HSG가 실리콘막 전면에 걸쳐 고르게 형성되기 때문에 커패시터의 커패시턴스를 효과적으로 증가시킬 수 있다.
본 발명은 하기의 실시예를 참고로 더욱 상세히 설명되며, 이 실시예가 본 발명을 제한하려는 것은 아니다. 실시예 1 내지 실시예 3은 본 발명에 따른 반도체 디바이스 장치에서 웨이퍼 지지대의 적합한 위치 설정과 관련된 실시예들이고 실시예 4 내지 실시예 7은 적합한 공정 조건 설정과 관련된 실시예들이다.
<실시예 1>
웨이퍼 로딩/언로딩 위치와 공정 진행 위치간의 거리가 커지면 커질수록 양 위치간의 온도 차이가 많이 발생하는 문제점을 해결하기 위하여 공정 진행 위치를 낮추어도 실리콘막의 특성에는 영향이 없는가를 알아보기 위하여 공정 진행 위치의 높이와 다결정 실리콘막 두께간의 관계를 측정하였다.
다결정 실리콘막을 형성하기 위한 기타 공정 조건은 동일하게 하고 공정 챔버 바닥면으로부터 76.2㎜, 88.9㎜, 101.6㎜ 및 114.3㎜가 되는 위치에 웨이퍼 지지대를 설치한 후, 각각 다결정 실리콘막을 형성하였다. 형성된 다결정 실리콘막의 두께와 균일도를 측정하여 그 결과를 표1과 도3에 도시하였다.
구분 웨이퍼 지지대의 위치(㎜) 다결정 실리콘막의두께 균일도(%)
1 76.2 170.3 19.67
2 88.9 213.7 10.53
3 101.6 291.9 6.00
4 114.3 348.7 5.02
* 웨이퍼 지지대의 위치는 공정 챔버 바닥면으로부터 웨이퍼 지지대까지의 거리를 나타낸다.
표1과 도 3으로부터 알 수 있듯이, 웨이퍼 지지대의 위치가 높아지면 높아질수록 다결정 실리콘막의 두께도 두껍게 형성되고 균일도도 개선되는 것을 알 수 있다. 그러므로 웨이퍼 로딩/언로딩 위치와 공정 진행 위치간의 거리를 줄여 온도 차이를 감소시키기 위해 공정 진행 위치를 낮추는 방법은 또 다른 문제점을 파생시킴을 알 수 있다.
<실시예 2>
공정 진행 위치를 낮추지 않고 공정 진행 위치와 웨이퍼 로딩/언로딩 위치 사이에 대기 위치를 설정할 경우 챔버내의 온도가 어떻게 변화하는지를 측정하였다. 이 때 웨이퍼 로딩/언로딩 위치로부터 대기 위치까지의 거리(A):웨이퍼 로딩/언로딩 위치로부터 공정 진행 위치까지의 거리(B)를 0.70:1로 하여 측정한 후, 온도 변화의 프로파일을 도 4에 도시하였다.
도 4에 도시된 바와 같이 웨이퍼 로딩/언로딩 위치의 챔버 온도를 기준 온도로 할 경우, 대기 위치의 온도는 기준 온도보다 50℃ 높고 공정 진행 위치의 온도는 기준 온도보다 70℃ 높았다. 그리고 웨이퍼 로딩/언로딩 위치에서 대기 위치로 웨이퍼가 이동할 경우 대기 위치의 온도로 챔버 온도가 안정화되기까지 필요한 시간(T1)은 약 2시간 정도 소요됨을 알 수 있었다. 반면 대기 위치에서 공정 진행 위치로 웨이퍼 지지대가 이동할 경우 양 위치의 온도차이는 약 20℃ 정도이기 때문에 공정 진행 위치에서 온도가 안정화되기까지 걸리는 시간(T2)은 대기 위치에서 온도가 안정화되기까지 걸리는 시간(T1)보다 짧은 것을 알 수 있다.
그러므로, 공정이 진행되기 전 웨이퍼 지지대의 위치를 대기 위치에 세팅하여 챔버의 온도를 대기 위치의 온도로 안정화시킨 후, 공정 시작 바로 전에 웨이퍼 로딩/언로딩 위치로 하강시켜 챔버의 온도가 변화하기 전에 웨이퍼를 로딩한 후 곧바로 공정 진행 위치로 웨이퍼 지지대를 상승시키면 챔버의 온도는 70℃ 만큼 변화하는 것이 아니라 약 20℃ 정도만 변화하는 것을 알 수 있다.
<실시예 3>
대기 위치의 적정 높이를 결정하기 위하여 다음과 같이 실시하였다.웨이퍼 로딩/언로딩 위치로부터 대기 위치까지의 거리(A):웨이퍼 로딩/언로딩 위치로부터 공정 진행 위치까지의 거리(B)를 각각 0.63:1, 0.73:1 및 0.80:1로 다르게 한 후, 연속적인 공정을 진행하면서 챔버 및 챔버의 상면에 형성되어 챔버의 온도를 일정하게 유지하기 위한 재킷의 온도변화를 측정하였다. 그 결과를 도5A 내지 도5C에 도시하였으며, 각 도면에서 ①번 그래프는 챔버의 온도 변화를 ②번 그래프는 재킷의 온도 변화를 나타내는 그래프이다.
도 5a의 결과로부터 A:B가 0.63:1일때에는 재킷의 온도가 감소하였다가 다시 상승하면서 안정화가 일어나고 도 5c의 결과로부터 A:B가 0.8:1일때에는 다수의 웨이퍼에 공정이 진행된 후에야 온도의 안정화가 일어나는 것을 알 수 있다. 반면 도 5b의 결과로부터 A:B가 0.73:1일때에는 챔버의 온도가 20℃의 편차범위내에서 안정화되는 것을 알 수 있다. 그러므로 본 발명에 따른 반도체 장치에서 웨이퍼 로딩/언로딩 위치로부터 대기 위치까지의 거리(A):웨이퍼 로딩/언로딩 위치로부터 공정 진행 위치까지의 거리(B)의 비 즉 A:B는 0.63:1 < A:B < 0.8:1 이 바람직함을 알 수 있다.
<실시예 4>
양호한 특성의 HSG-다결정 실리콘막을 형성하기에 가장 적합한 웨이퍼 지지대의 온도를 결정하기 위하여 히터의 온도를 770℃ 내지 780℃로 변화시키면서 각 온도에 대하여 발생하는 볼드 디펙트의 수와 HSG의 성장 상태를 측정하였다.
온도와 볼드 디펙트의 수간의 관계는 도 6에, 온도와 HSG 성장 상태간의 관계는 도 7에 도시하였다. 도 7에서 HSG 성장 상태는 1 내지 10등급으로 표시하였다. 이 등급은 주사전자현미경을 사용해 시각으로 측정한 HSG의 밀도를 나타내는 상대적이고 임의적인 수치이다. 즉, HSG가 전혀 형성되지 않은 상태를 0으로 HSG들의 밀도가 증가하여 HSG가 모두 연결된 상태를 10으로 하고, HSG 성장 상태를 상대적으로 비교하여 설정한 값이다. 일반적으로 16M 비트 이상의 DRAM에서는 최소 7이상의 등급이 요구된다. 그리고 기존에 측정된 히터의 온도와 실제 공정 온도로 작용하는 웨이퍼 지지대의 온도의 상관 관계에 따르면, 웨이퍼 지지대의 온도 = 히터의 온도 - 130 ∼150℃ 이다.
먼저 도 6으로부터 히터의 온도가 증가할수록 볼드 디펙트의 수가 증가하는 것을 알 수 있다. 그 이유는 비정질 실리콘의 결정화 속도가 결정 그레인 성장을 위한 실리콘 표면 이동 속도보다 빨라서 HSG성장이 이루어지지 못하기 때문이다.
그리고 도 7에 도시된 결과로부터는 온도가 증가할수록 HSG 밀도도 증가함을 알 수 있다. 도 6과 도 7의 결과를 종합하여 볼 때, 히터의 온도가 780℃ 이하에서, 즉 웨이퍼 지지대의 온도가 650℃ 이하의 온도에서 HSG-다결정 실리콘막의 형성 공정을 진행하는 것이 바람직함을 알 수 있다. 그리고 HSG성장 메카니즘을 고려할 때, 웨이퍼 지지대의 온도는 550℃ 이상으로 유지하여야 한다. 그러므로 웨이퍼 지지대의 온도가 550℃ 내지 650℃일 때 볼드 디펙트의 생성 없이 양호한 HSG-다결정 실리콘막을 형성할 수 있음을 알 수 있다.
<실시예 5>
비정질 실리콘막에 결정질 실리콘 핵을 제공하기 위해서 실리콘 소오스 가스, 예컨대 디실란 가스를 어느 정도의 양으로 플로우시켜야 하는지를 알아보기 위하여 다음과 같이 실시하였다. 비정질 실리콘막이 형성된 웨이퍼상에 디실란 가스의 플로우율을 5, 10, 15, 25 및 30sccm으로 각각 다르게 하여 플로우시킨 후, 어닐링하여 HSG-다결정 실리콘막을 형성하였다. 자외선을 이용한 반사율 측정 방법으로 HSG-다결정 실리콘막의 반사율을 측정하였다. 그 결과를 도 8과 표2에 나타내었다.
구분 디실란 가스의 플로우율(sccm) 반사율
1 5 0.150
2 10 0.125
3 15 0.105
4 25 0.100
5 30 0.140
HSG가 형성되지 않은 비정질 실리콘막의 반사율이 0.43, 커패시터의 커패시턴스가 종래의 다결정 실리콘막만으로 형성된 커패시터의 커패시턴스의 1.5배가 되도록 하는 HSG-다결정 실리콘막의 반사율이 0.2, 1.8배가 되도록 하는 HSG-다결정 실리콘막의 반사율이 0.1이므로, HSG-다결정 실리콘막의 결정질 핵 생성을 위한 디실란 가스는 5 내지 25 sccm으로 플로우시키는 것이 바람직함을 알 수 있다. 그런데 5sccm이하로 플로우시키는 경우에는 비정질 실리콘막이 제대로 형성되지 않고 25sccm 이상으로 플로우시키는 경우 비정질 실리콘막위에만 결정질 핵이 생성되는 것이 아니라 실리콘 산화막위에도 결정질 핵이 생성되어 선택성이 떨어지는 문제가 있다. 그러므로 디실란 가스는 7 내지 23sccm으로 플로우시키는 것이 바람직하다.
<실시예 6>
결정질 실리콘 핵을 형성하기에 적합한 시간을 설정하기 위하여 결정질 핵 생성을 위한 디실란 가스를 15sccm으로 플로우시키면서 플로우 시간을 50초, 70초, 90초 및 120초로 다르게 하여 HSG-다결정 실리콘막을 형성하였다. 형성된 HSG-다결정 실리콘막에 대해 자외선을 이용한 반사율 측정 방법으로 HSG-다결정 실리콘막의 반사율을 측정하였다. 그 결과가 표3과 도9에 도시되어 있다.
구분 디실란 가스의 플로우 시간(초) 반사율
1 50 0.28
2 70 0.14
3 90 0.10
4 120 0.11
표4와 도 9의 결과로부터 결정질 핵 생성을 위한 디실란 가스의 플로우 시간은 60초 내지 120초가 바람직함을 알 수 있다.
<실시예 7>
디실란 가스를 15sccm으로 90초간 플로우하여 결정질 실리콘 핵을 형성한 후, 비정질 실리콘을 결정질 실리콘의 핵으로 이동시켜 HSG들을 형성하기 위한 열처리 시간의 적합한 범위를 알아보기 위하여 열처리 시간을 80초, 100초, 150초, 200초, 220초, 240초, 260초, 280초, 300초, 350초, 400초 및 450초로 다르게 하여 HSG-다결정 실리콘막을 형성하였다. 그 결과 열처리 시간이 증가할수록 반사율이 증가함을 알 수 있었고 16M 비트 DRAM 이상의 반도체 장치에 적합한 HSG-다결정 실리콘막을 형성하고 생산성의 측면을 고려할 때, 100초 내지 450초로 열처리 하는 것이 바람직함을 알 수 있었다.
도면 및 상세한 설명에서 본 발명의 바람직한 실시예가 기술되었고, 특정 용어가 사용되었으나, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니라 기술적인 개념에서 사용된 것이다. 따라서 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
본 발명에 따른 반도체 디바이스 제조장치에 따르면 공정이 진행되지 않는 대기 상태에서 웨이퍼 지지대는 공정 진행 위치의 온도와 거의 동일한 대기 위치에 세팅되어 있다가 웨이퍼를 로딩/언로딩 직전에 온도가 낮은 웨이퍼 로딩/언로딩 위치로 하강하여 웨이퍼를 로딩한 후 곧바로 공정 진행 위치로 이동하여 공정을 진행하기 때문에 챔버내의 온도의 안정화를 위하여 장시간을 필요로 하지 않을 뿐만 아니라 공정의 균일성을 높일 수 있다. 특히 공정 조건으로서 온도가 중요한 변수로 작용하는 HSG-다결정 실리콘막의 제조 공정에 본 발명에 따른 반도체 디바이스 제조 장치를 사용할 경우 특성이 향상된 HSG-다결정 실리콘막을 형성할 수 있다. 또한, 본 발명에 따라 설정된 공정 변수, 즉, 웨이퍼 지지대의 온도, 실리콘 소오스 가스의 플로우양, 결정질 실리콘 핵을 생성하기 위한 시간 및 열처리 시간값으로 HSG-다결정 실리콘막을 형성할 경우, 볼드 디펙트와 같은 결함이 없는 다결정 실리콘막을 형성할 수 있다.

Claims (15)

  1. 반도체 디바이스 제조 장치내에서 웨이퍼가 놓여지는 웨이퍼 지지대가 세팅되는 위치가 웨이퍼 로딩/언로딩 위치, 대기 위치 및 공정 진행 위치로 구분되어 있으며, 상기 장치의 바닥면으로부터 상면쪽으로 상기 웨이퍼 로딩/언로딩 위치, 상기 대기 위치 및 상기 공정 진행 위치의 순서로 차례대로 구분되어 있는 것을 특징으로 하는 반도체 디바이스 제조 장치.
  2. 제1항에 있어서, 상기 웨이퍼 로딩/언로딩 위치에서 대기 위치까지의 거리:웨이퍼 로딩/언로딩 위치에서 공정 진행 위치까지의 거리의 비는 0.63:1 초과 0.8:1 미만인 것을 특징으로 하는 반도체 디바이스 제조 장치.
  3. 제1항에 있어서, 상기 제조 장치는 HSG-다결정 실리콘막의 제조 장치인 것을 특징으로 하는 반도체 디바이스 제조 장치.
  4. a)반도체 디바이스 제조 공정용 챔버내의 대기 위치에 세팅되어 있던 웨이퍼 지지대를 웨이퍼 로딩/언로딩 위치로 하강시키는 단계;
    b)상기 웨이퍼 지지대 위에 공정 진행을 위한 웨이퍼를 로딩하는 단계;
    c)상기 웨이퍼 지지대를 제조 공정 진행 위치로 상승시켜 상기 웨이퍼상에 제조 공정을 수행하는 단계;
    d)상기 제조 공정이 완료된 후, 상기 웨이퍼 지지대를 웨이퍼 로딩/언로딩 위치로 하강시켜 상기 웨이퍼를 공정 챔버로부터 언로딩하는 단계; 및
    e)상기 웨이퍼 지지대를 상기 대기 위치로 상승시켜 공정 챔버내의 온도를 안정화시키는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제4항에 있어서, 상기 웨이퍼 로딩/언로딩 위치에서 대기 위치까지의 거리:웨이퍼 로딩/언로딩 위치에서 공정 위치까지의 거리의 비는 0.63:1 초과 0.8:1 미만인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제4항에 있어서, 상기 제조 공정은 HSG-다결정 실리콘막을 제조하는 공정인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 제6항에 있어서, 상기 HSG-다결정 실리콘막을 제조하는 공정은 상기 웨이퍼 지지대의 온도가 550 내지 650℃에서 수행되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 제6항에 있어서, 상기 HSG-다결정 실리콘막을 제조하는 공정은
    상기 공정 챔버내로 실리콘 소오스 가스를 플로우하여 상기 웨이퍼상의 비정질 실리콘막내에 결정질 실리콘 핵을 제공하는 단계; 및
    상기 결과물을 열처리하여 상기 비정질 실리콘막을 반구형상의 그레인(HSG)이 형성된 다결정 실리콘막으로 변화시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 제8항에 있어서, 상기 실리콘 소오스 가스는 7 내지 23 sccm으로 플로우되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 제8항에 있어서, 상기 결정질 실리콘 핵을 제공하는 단계는 50 내지 150초간 진행되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 제8항에 있어서, 상기 열처리단계는 100 내지 400초간 진행되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 제4항에 있어서, 연속 공정 진행시 상기 b)단계 내지 d)단계를 반복하여 실시하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  13. (a)비정질 실리콘막 패턴이 형성된 반도체 기판상에 실리콘 소오스 가스를 7 내지 23 sccm으로 50 내지 150초간 플로우하여 상기 비정질 실리콘막 패턴내에 결정질 실리콘 핵을 제공하는 단계; 및
    (b)상기 결과물을 100 내지 400초간 열처리하여 상기 비정질 실리콘막 패턴을 HSG-다결정 실리콘막 패턴으로 전환시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  14. 제13항에 있어서, 상기 결정질 실리콘 핵을 제공하는 단계 및 열처리단계는 500 내지 650℃에서 수행되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  15. 제13항에 있어서, 상기 HSG-다결정 실리콘막 패턴은 커패시터의 하부 전극인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1019970052639A 1997-10-14 1997-10-14 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 KR100263901B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970052639A KR100263901B1 (ko) 1997-10-14 1997-10-14 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법
JP14347398A JP3809015B2 (ja) 1997-10-14 1998-05-25 半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法
US09/166,223 US6271134B1 (en) 1997-10-14 1998-10-05 Apparatus for manufacturing semiconductor device method for forming HSG-polysilicon layer using same and method for forming capacitor having electrode of HSG-polysilicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052639A KR100263901B1 (ko) 1997-10-14 1997-10-14 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990031802A true KR19990031802A (ko) 1999-05-06
KR100263901B1 KR100263901B1 (ko) 2000-08-16

Family

ID=19522730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052639A KR100263901B1 (ko) 1997-10-14 1997-10-14 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법

Country Status (3)

Country Link
US (1) US6271134B1 (ko)
JP (1) JP3809015B2 (ko)
KR (1) KR100263901B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345053B1 (ko) * 1999-10-01 2002-07-19 삼성전자 주식회사 Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125821A (ja) * 1987-11-10 1989-05-18 Matsushita Electric Ind Co Ltd 気相成長装置
US5387265A (en) * 1991-10-29 1995-02-07 Kokusai Electric Co., Ltd. Semiconductor wafer reaction furnace with wafer transfer means
JP3330166B2 (ja) * 1992-12-04 2002-09-30 東京エレクトロン株式会社 処理装置
JP3218488B2 (ja) * 1993-03-16 2001-10-15 東京エレクトロン株式会社 処理装置
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
KR100200705B1 (ko) * 1996-06-08 1999-06-15 윤종용 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법
KR0183912B1 (ko) * 1996-08-08 1999-05-01 김광호 다중 반응 챔버에 연결된 펌핑 설비 및 이를 사용하는 방법

Also Published As

Publication number Publication date
JPH11121698A (ja) 1999-04-30
JP3809015B2 (ja) 2006-08-16
KR100263901B1 (ko) 2000-08-16
US6271134B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
KR0165484B1 (ko) 탄탈륨산화막 증착 형성방법 및 그 장치
KR100247931B1 (ko) 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
KR100219482B1 (ko) 반도체 메모리 장치의 커패시터 제조 방법
KR100263901B1 (ko) 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법
EP1256973B1 (en) Heating system and method for heating a reactor
US6555394B2 (en) Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
JP2000012783A (ja) 半導体素子の製造方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
JP3242901B2 (ja) 半導体形成方法及び装置
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP3400756B2 (ja) 半導体素子の製造方法
JP3628278B2 (ja) Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法
KR100705423B1 (ko) 반도체 장치의 막 형성 방법
KR19990013845A (ko) 반도체 장치의 제조방법
KR100269279B1 (ko) 반도체장치제조방법
JPH08162461A (ja) 半導体基板の熱処理方法
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
JPH0645322A (ja) 窒化シリコン膜の製造方法
KR950009937B1 (ko) 반도체소자의 게이트절연막 형성방법
CN111653474A (zh) 多晶硅薄膜成膜方法
KR100398621B1 (ko) 반도체소자의 게이트산화막 제조방법
KR100238205B1 (ko) HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법
KR19990069109A (ko) 반구형 그레인을 갖는 실리콘막 형성방법
RU2191847C2 (ru) Способ формирования слоев поликристаллического кремния

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee