JPH11121698A - 半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法 - Google Patents
半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法Info
- Publication number
- JPH11121698A JPH11121698A JP10143473A JP14347398A JPH11121698A JP H11121698 A JPH11121698 A JP H11121698A JP 10143473 A JP10143473 A JP 10143473A JP 14347398 A JP14347398 A JP 14347398A JP H11121698 A JPH11121698 A JP H11121698A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon film
- hsg
- polycrystalline silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Abstract
(57)【要約】
【課題】 工程の均一性を向上させた、半導体ディバイ
ス製造装置、これを用いたHSG−多結晶シリコン膜の製
造方法及びHSG−多結晶シリコン膜を電極として含むキ
ャパシタの製造方法を提供する。 【解決手段】 ウェーハ１０４の置かれるウェーハ支持
台２２０がセットされる位置がウェーハローディング／
アンローディング位置２５０、待機位置２５２及び工程
進行位置２５４に区分されており、装置の底面から上面
側に向って前記ウェーハローディング／アンローディン
グ位置２５０、待機位置２５２及び工程進行位置２５４
の順に、順次区分されている。
ス製造装置、これを用いたHSG−多結晶シリコン膜の製
造方法及びHSG−多結晶シリコン膜を電極として含むキ
ャパシタの製造方法を提供する。 【解決手段】 ウェーハ１０４の置かれるウェーハ支持
台２２０がセットされる位置がウェーハローディング／
アンローディング位置２５０、待機位置２５２及び工程
進行位置２５４に区分されており、装置の底面から上面
側に向って前記ウェーハローディング／アンローディン
グ位置２５０、待機位置２５２及び工程進行位置２５４
の順に、順次区分されている。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ電子工学に
係り、特に、半導体ディバイス製造装置、半球状のシリ
コングレーンが形成された多結晶シリコン膜（以下、HS
G−多結晶シリコン膜と言う）の製造方法及びHSG−多結
晶シリコン膜を電極として含むキャパシタの製造方法に
関する。
係り、特に、半導体ディバイス製造装置、半球状のシリ
コングレーンが形成された多結晶シリコン膜（以下、HS
G−多結晶シリコン膜と言う）の製造方法及びHSG−多結
晶シリコン膜を電極として含むキャパシタの製造方法に
関する。
【０００２】
【従来の技術】高信頼の半導体装置を製造するには、適
合した工程条件の設定が何よりも重要である。特に、HS
G−多結晶シリコン膜でキャパシタの下部電極を形成し
て、下部電極の表面積を大きくすることによりキャパシ
タの静電容量を増大しようとする場合には、多結晶シリ
コン膜の表面に均一なHSGを成長せしめることが何より
も大切である。
合した工程条件の設定が何よりも重要である。特に、HS
G−多結晶シリコン膜でキャパシタの下部電極を形成し
て、下部電極の表面積を大きくすることによりキャパシ
タの静電容量を増大しようとする場合には、多結晶シリ
コン膜の表面に均一なHSGを成長せしめることが何より
も大切である。
【０００３】シリコン膜の表面にHSGを均一に形成する
ためには、非晶質シリコンが結晶質シリコンの核に移動
して結晶グレーン（grain）を形成する結晶成長段階が
安定的であるべく、かつ、結晶グレーンの成長のための
シリコン表面移動の速度が下部非晶質シリコン内におけ
る非晶質シリコンの結晶化速度より速くなければならな
い。したがって、結晶成長段階を安定化させ、かつ結晶
化速度を適切に調節するためには、反応ソースガスの
量、反応時間及び反応チャンバの温度を確度良く調節せ
ざるを得ない。
ためには、非晶質シリコンが結晶質シリコンの核に移動
して結晶グレーン（grain）を形成する結晶成長段階が
安定的であるべく、かつ、結晶グレーンの成長のための
シリコン表面移動の速度が下部非晶質シリコン内におけ
る非晶質シリコンの結晶化速度より速くなければならな
い。したがって、結晶成長段階を安定化させ、かつ結晶
化速度を適切に調節するためには、反応ソースガスの
量、反応時間及び反応チャンバの温度を確度良く調節せ
ざるを得ない。
【０００４】ところが、HSG-多結晶シリコン膜の製造工
程と係わる従来の技術によれば、反応チャンバの温度、
シリコンソースガスのフロー率及び反応時間などが適正
化していない。その結果、結晶成長段階が不安定化にな
り、かつ非晶質シリコンの結晶化速度と結晶グレーンの
成長速度とが適切に調節されないため、多結晶シリコン
膜の表面にHSGが異常成長するボールドディフェックト
（bald defect）が起こるとか、下部電極の周辺の絶縁
膜表面に好ましくないHSGが生じるなどの不都合があっ
た。
程と係わる従来の技術によれば、反応チャンバの温度、
シリコンソースガスのフロー率及び反応時間などが適正
化していない。その結果、結晶成長段階が不安定化にな
り、かつ非晶質シリコンの結晶化速度と結晶グレーンの
成長速度とが適切に調節されないため、多結晶シリコン
膜の表面にHSGが異常成長するボールドディフェックト
（bald defect）が起こるとか、下部電極の周辺の絶縁
膜表面に好ましくないHSGが生じるなどの不都合があっ
た。
【０００５】また、HSG-多結晶シリコン膜の形成工程
時、ウェーハ支持台の位置により工程チャンバの温度が
異なるため、HSGが均一に形成されなくなる。なぜなら
ば、工程が進むに従って、ウェーハは、ローディング／
アンローディング位置と工程進行位置とを繰り返して移
動し、しかも、工程チャンバ内においてウェーハがロー
ディング及びアンローディングされる位置と工程が進行
される位置との温度の差が70℃以上にもなるからであ
る。従って、ローディングされたウェーハがローディン
グ／アンローディング位置から工程進行位置まで移動し
て、HSG−多結晶シリコン膜を形成する時、ウェーハの
温度がローディング／アンローディング位置の温度から
工程進行温度になるまで上昇を続けるために、HSG-多結
晶シリコン膜の形成工程が不安定にする問題点があっ
た。
時、ウェーハ支持台の位置により工程チャンバの温度が
異なるため、HSGが均一に形成されなくなる。なぜなら
ば、工程が進むに従って、ウェーハは、ローディング／
アンローディング位置と工程進行位置とを繰り返して移
動し、しかも、工程チャンバ内においてウェーハがロー
ディング及びアンローディングされる位置と工程が進行
される位置との温度の差が70℃以上にもなるからであ
る。従って、ローディングされたウェーハがローディン
グ／アンローディング位置から工程進行位置まで移動し
て、HSG−多結晶シリコン膜を形成する時、ウェーハの
温度がローディング／アンローディング位置の温度から
工程進行温度になるまで上昇を続けるために、HSG-多結
晶シリコン膜の形成工程が不安定にする問題点があっ
た。
【０００６】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、半導体ディバイスの製造、特にHSG
−多結晶シリコン膜の製造に即した半導体ディバイス製
造装置を提供することである。本発明が解決しようとす
る他の技術的課題は、HSGを均一に形成できるHSG−多結
晶シリコン膜の製造方法を提供することである。本発明
が解決しようとするさらに別の技術的課題は、前記HSG-
多結晶シリコン膜を電極として含むキャパシタの製造方
法を提供することである。
する技術的課題は、半導体ディバイスの製造、特にHSG
−多結晶シリコン膜の製造に即した半導体ディバイス製
造装置を提供することである。本発明が解決しようとす
る他の技術的課題は、HSGを均一に形成できるHSG−多結
晶シリコン膜の製造方法を提供することである。本発明
が解決しようとするさらに別の技術的課題は、前記HSG-
多結晶シリコン膜を電極として含むキャパシタの製造方
法を提供することである。
【０００７】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明による半導体ディバイス製造装置は、ウ
ェーハの置かれるウェーハ支持台がセットされる位置が
ウェーハローディング／アンローディング位置、待機位
置及び工程進行位置に区分されており、前記装置の底面
から上面側に向って前記ウェーハローディング／アンロ
ーディング位置、前記待機位置及び前記工程進行位置順
に順次区分されている。本発明において、前記ウェーハ
ローディング／アンローディング位置から待機位置まで
の距離とウェーハローディング／アンローディング位置
から工程進行位置までの距離との比は0．63：1超過0．
8：1未満である。加えて、前記製造装置はHSG−多結晶
シリコン膜の製造に使用されることもできる。
るための本発明による半導体ディバイス製造装置は、ウ
ェーハの置かれるウェーハ支持台がセットされる位置が
ウェーハローディング／アンローディング位置、待機位
置及び工程進行位置に区分されており、前記装置の底面
から上面側に向って前記ウェーハローディング／アンロ
ーディング位置、前記待機位置及び前記工程進行位置順
に順次区分されている。本発明において、前記ウェーハ
ローディング／アンローディング位置から待機位置まで
の距離とウェーハローディング／アンローディング位置
から工程進行位置までの距離との比は0．63：1超過0．
8：1未満である。加えて、前記製造装置はHSG−多結晶
シリコン膜の製造に使用されることもできる。
【０００８】前記他の技術的課題を達成するための本発
明による半導体ディバイスの製造方法は、最初に、半導
体ディバイス製造工程用チャンバ内の待機位置にセット
されていたウェーハ支持台をウェーハローディング／ア
ンローディング位置まで下降せしめる。次に、前記ウェ
ーハ支持台の上に工程進行のためのウェーハをローディ
ングした後、前記ウェーハ支持台を製造工程進行位置ま
で上昇せしめ、前記ウェーハ上において製造工程を行
う。続いて、前記製造工程が完了した後、前記ウェーハ
支持台をウェーハローディング／アンローディング位置
まで下降せしめ、前記ウェーハを工程チャンバよりアン
ローディングする。最後に、前記ウェーハ支持台を前記
待機位置まで上昇せしめ、工程チャンバ内の温度を安定
化させる。
明による半導体ディバイスの製造方法は、最初に、半導
体ディバイス製造工程用チャンバ内の待機位置にセット
されていたウェーハ支持台をウェーハローディング／ア
ンローディング位置まで下降せしめる。次に、前記ウェ
ーハ支持台の上に工程進行のためのウェーハをローディ
ングした後、前記ウェーハ支持台を製造工程進行位置ま
で上昇せしめ、前記ウェーハ上において製造工程を行
う。続いて、前記製造工程が完了した後、前記ウェーハ
支持台をウェーハローディング／アンローディング位置
まで下降せしめ、前記ウェーハを工程チャンバよりアン
ローディングする。最後に、前記ウェーハ支持台を前記
待機位置まで上昇せしめ、工程チャンバ内の温度を安定
化させる。
【０００９】本発明において、前記ウェーハローディン
グ／アンローディング位置から待機位置までの距離とウ
ェーハローディング／アンローディング位置から工程位
置までの距離との比は0．63：1超過0．8：1未満であ
り、前記製造工程はHSG−多結晶シリコン膜を製造する
工程であり、かつ、前記ウェーハ支持台の温度が550乃
至650℃の時に行われることが好適である。また、前記H
SG−多結晶シリコン膜を製造する工程は以下のように行
われる。最初に、前記工程チャンバ内にシリコンソース
ガスをフローし、前記ウェーハ上の非晶質シリコン膜内
に結晶質シリコン核を提供する。次に、前記結果物を熱
処理して、前記非晶質シリコン膜を半球状のグレーンが
形成された多結晶シリコン膜に変える。
グ／アンローディング位置から待機位置までの距離とウ
ェーハローディング／アンローディング位置から工程位
置までの距離との比は0．63：1超過0．8：1未満であ
り、前記製造工程はHSG−多結晶シリコン膜を製造する
工程であり、かつ、前記ウェーハ支持台の温度が550乃
至650℃の時に行われることが好適である。また、前記H
SG−多結晶シリコン膜を製造する工程は以下のように行
われる。最初に、前記工程チャンバ内にシリコンソース
ガスをフローし、前記ウェーハ上の非晶質シリコン膜内
に結晶質シリコン核を提供する。次に、前記結果物を熱
処理して、前記非晶質シリコン膜を半球状のグレーンが
形成された多結晶シリコン膜に変える。
【００１０】この時、前記シリコンソースガスは、7乃
至23sccmでフローされ、前記結晶質シリコン核を提供す
る段階は、50乃至150秒間進行され、かつ、前記熱処理
段階は、100乃至400秒間進行されることが好適である。
前記また他の技術的課題を達成するための本発明によれ
ば、前記HSG−多結晶シリコン膜はキャパシタの下部電
極として使用される。
至23sccmでフローされ、前記結晶質シリコン核を提供す
る段階は、50乃至150秒間進行され、かつ、前記熱処理
段階は、100乃至400秒間進行されることが好適である。
前記また他の技術的課題を達成するための本発明によれ
ば、前記HSG−多結晶シリコン膜はキャパシタの下部電
極として使用される。
【００１１】本発明による半導体ディバイス製造装置を
使用すれば、チャンバ内の温度を容易に安定化できるた
め、工程の均一性が達成される。また、これをHSG−多
結晶シリコン膜の製造工程に利用したり、本発明により
設定された工程変数、すなわち、ウェーハ支持台の温
度、シリコンソースガスのフロー量、結晶質シリコン核
を生成するための時間及び熱処理時間値にHSG−多結晶
シリコン膜を形成する場合、ボールドディフェックトな
ど欠陥のない多結晶シリコン膜を形成することができ
る。
使用すれば、チャンバ内の温度を容易に安定化できるた
め、工程の均一性が達成される。また、これをHSG−多
結晶シリコン膜の製造工程に利用したり、本発明により
設定された工程変数、すなわち、ウェーハ支持台の温
度、シリコンソースガスのフロー量、結晶質シリコン核
を生成するための時間及び熱処理時間値にHSG−多結晶
シリコン膜を形成する場合、ボールドディフェックトな
ど欠陥のない多結晶シリコン膜を形成することができ
る。
【００１２】
【発明の実施の形態】以下、添付の図面に基づいて本発
明の好適な実施の形態について説明することにより、本
発明を更に詳細に説明する。但し、本発明は以下に開示
される実施の形態に限定されるものでなく、相異なる様
々な形態にて具現でき、この実施の形態は、単に本発明
の開示を完全たるものにし、かつ通常の知識を有した者
にとって発明の範疇を完全に報せるために提供されるも
のである。添付の図面において各装置の構成要素とこれ
らの位置関係は明瞭性のために強調されている。図面に
おいて同一符号は同一部材を示す。
明の好適な実施の形態について説明することにより、本
発明を更に詳細に説明する。但し、本発明は以下に開示
される実施の形態に限定されるものでなく、相異なる様
々な形態にて具現でき、この実施の形態は、単に本発明
の開示を完全たるものにし、かつ通常の知識を有した者
にとって発明の範疇を完全に報せるために提供されるも
のである。添付の図面において各装置の構成要素とこれ
らの位置関係は明瞭性のために強調されている。図面に
おいて同一符号は同一部材を示す。
【００１３】まず、半導体ディバイス製造装置について
説明する。図1は、本発明による半導体ディバイス製造
装置を示す平面図である。図1を参考すれば、本発明に
よる半導体ディバイス製造装置は、ウェーハ104を含む
キャリア102がローディングされ、かつ前記キャリア102
を大気雰囲気から切り離すカセットチャンバ100と、ウ
ェーハ104と工程チャンバ120に移動せしめるロボットア
ーム112が形成されている移送チャンバ110と、半導体デ
ィバイスの製造工程が進行される工程チャンバ120及び
工程完了後、ウェーハ104を冷却せしめる冷却チャンバ1
30より構成される。
説明する。図1は、本発明による半導体ディバイス製造
装置を示す平面図である。図1を参考すれば、本発明に
よる半導体ディバイス製造装置は、ウェーハ104を含む
キャリア102がローディングされ、かつ前記キャリア102
を大気雰囲気から切り離すカセットチャンバ100と、ウ
ェーハ104と工程チャンバ120に移動せしめるロボットア
ーム112が形成されている移送チャンバ110と、半導体デ
ィバイスの製造工程が進行される工程チャンバ120及び
工程完了後、ウェーハ104を冷却せしめる冷却チャンバ1
30より構成される。
【００１４】本発明による工程チャンバ120内には、ウ
ェーハ支持台がセットされる位置がウェーハローディン
グ／アンローディング位置、待機（stand-by）位置及び
工程進行位置に区分されている。これを図１のII−II'
線に沿って切り取った工程チャンバ120の拡大断面図を
示す図2に基づいて詳細に説明する。
ェーハ支持台がセットされる位置がウェーハローディン
グ／アンローディング位置、待機（stand-by）位置及び
工程進行位置に区分されている。これを図１のII−II'
線に沿って切り取った工程チャンバ120の拡大断面図を
示す図2に基づいて詳細に説明する。
【００１５】図2を参照すれば、移送チャンバ110と工程
チャンバ120との間に両チャンバを連結し、かつウェー
ハのローディング／アンローディング通路として使用さ
れるゲート200が形成されており、工程チャンバ120の内
部にはヒーティングブロック210が設けられており、ま
た、前記ヒーティングブロック210上にウェーハ支持台2
20が形成されている。そして、工程チャンバ120の表面
には、工程進行時にチャンバ120の温度を一定に保つた
めのジャケット230が形成されている。特に、ウェーハ
の温度を効率良くかつ一定に保つために、ヒーティング
ブロック210のヒーターは内部ヒーター212と外部ヒータ
ー214とから構成されている。ヒーティングブロック210
上のウェーハ支持台220は、チャック240の昇降運動によ
りウェーハローディング／アンローディング位置250、
待機位置252及び工程進行位置254に移動する。チャック
240の移動は、摺動シリンダ242に沿ってチャック台244
を上下に移動させることにより進行する。この時、チャ
ック240の移動方式は、受動方式あるいは自動方式のい
ずれであっても構わない。そして、工程チャンバ120の
温度の変化を最小化して、ウェーハ支持台220上にロー
ディングされたウェーハに工程進行時工程を均一に行な
うためには、ウェーハローディング／アンローディング
位置250から待機位置252までの距離Aとウェーハローデ
ィング／アンローディング位置250から工程進行位置254
までの距離Bの比、すなわち、A：Bは0．63：1超過0．
8：1未満（0．63：1から0．8：1までの間）に設定され
る。
チャンバ120との間に両チャンバを連結し、かつウェー
ハのローディング／アンローディング通路として使用さ
れるゲート200が形成されており、工程チャンバ120の内
部にはヒーティングブロック210が設けられており、ま
た、前記ヒーティングブロック210上にウェーハ支持台2
20が形成されている。そして、工程チャンバ120の表面
には、工程進行時にチャンバ120の温度を一定に保つた
めのジャケット230が形成されている。特に、ウェーハ
の温度を効率良くかつ一定に保つために、ヒーティング
ブロック210のヒーターは内部ヒーター212と外部ヒータ
ー214とから構成されている。ヒーティングブロック210
上のウェーハ支持台220は、チャック240の昇降運動によ
りウェーハローディング／アンローディング位置250、
待機位置252及び工程進行位置254に移動する。チャック
240の移動は、摺動シリンダ242に沿ってチャック台244
を上下に移動させることにより進行する。この時、チャ
ック240の移動方式は、受動方式あるいは自動方式のい
ずれであっても構わない。そして、工程チャンバ120の
温度の変化を最小化して、ウェーハ支持台220上にロー
ディングされたウェーハに工程進行時工程を均一に行な
うためには、ウェーハローディング／アンローディング
位置250から待機位置252までの距離Aとウェーハローデ
ィング／アンローディング位置250から工程進行位置254
までの距離Bの比、すなわち、A：Bは0．63：1超過0．
8：1未満（0．63：1から0．8：1までの間）に設定され
る。
【００１６】そして、工程チャンバ120の一側面には、
工程チャンバ120を真空状態に保持するためのポンプ
（図示せず）を備える真空システム260が連結されてい
る。また、工程チャンバ120の内部の温度を測定するた
めのチャンバ温度測定計270と反応ガスを工程チャンバ1
20内に注入するための反応ガス供給器280と反応ガス供
給管282とがそれぞれ設けられている。
工程チャンバ120を真空状態に保持するためのポンプ
（図示せず）を備える真空システム260が連結されてい
る。また、工程チャンバ120の内部の温度を測定するた
めのチャンバ温度測定計270と反応ガスを工程チャンバ1
20内に注入するための反応ガス供給器280と反応ガス供
給管282とがそれぞれ設けられている。
【００１７】以下、図1と図2に示す本発明による半導体
ディバイス製造装置を利用して半導体ディバイスを製造
する方法につき説明する。
ディバイス製造装置を利用して半導体ディバイスを製造
する方法につき説明する。
【００１８】工程の進んでない待機状態においてウェー
ハ支持台220は待機位置252にセットされる。次ぎに、製
造工程を進めようとする新しいウェーハがカセットチャ
ンバ100から移送チャンバ110を介してロボットアーム11
2により工程チャンバ120にローディングされる直前に、
チャック240の下降運動によりウェーハ支持台220が待機
位置252からウェーハローディング／アンローディング
位置250まで下降する。ウェーハ支持台220が完全に下降
し切ったならば、ウェーハをゲート200を介してウェー
ハ支持台220上にローディングする。チャック240が摺動
シリンダ232に沿って上昇運動をすれば、ウェーハのロ
ーディングされたウェーハ支持台220は待機位置252を通
過して工程進行位置254まで上昇する。工程進行位置254
にウェーハ支持台220が安着すれば、反応ガス供給器280
よりガス供給管282を介して反応ガスを工程チャンバ120
内に注入し、ウェーハ支持台220上のウェーハに工程を
進める。この時、チャンバ内の温度はヒーティングブロ
ック210内の内部ヒーター212と外部ヒーター214に印加
される電力値を調節することにより、ウェーハの温度を
均一に調節し、かつチャンバ120内の温度が一定に保た
れるかをチャンバ温度測定計270を使ってチェックし続
ける。工程が完了すれば、再びチャック240を移動して
ウェーハ支持台220をウェーハローディング／アンロー
ディング位置250まで下降させた後、ロボットアーム112
を利用し、ゲート200を介して工程が終わったウェーハ
をアンローディングする。以降、工程が連続的に進む場
合には、再びウェーハ支持台220に新しいウェーハがロ
ーディングされ、同一工程を繰り返す。一方、工程が完
了し、該当工程の最終のウェーハがアンローディングさ
れた場合には、ウェーハ支持台220はチャック240の上昇
運動により再び待機位置252まで上昇し、ウェーハ支持
台220の温度を安定にする。そして、アンローディング
されたウェーハは冷却チャンバ130に移送され、完全に
冷却され切ったうえで、後続工程に移送される。
ハ支持台220は待機位置252にセットされる。次ぎに、製
造工程を進めようとする新しいウェーハがカセットチャ
ンバ100から移送チャンバ110を介してロボットアーム11
2により工程チャンバ120にローディングされる直前に、
チャック240の下降運動によりウェーハ支持台220が待機
位置252からウェーハローディング／アンローディング
位置250まで下降する。ウェーハ支持台220が完全に下降
し切ったならば、ウェーハをゲート200を介してウェー
ハ支持台220上にローディングする。チャック240が摺動
シリンダ232に沿って上昇運動をすれば、ウェーハのロ
ーディングされたウェーハ支持台220は待機位置252を通
過して工程進行位置254まで上昇する。工程進行位置254
にウェーハ支持台220が安着すれば、反応ガス供給器280
よりガス供給管282を介して反応ガスを工程チャンバ120
内に注入し、ウェーハ支持台220上のウェーハに工程を
進める。この時、チャンバ内の温度はヒーティングブロ
ック210内の内部ヒーター212と外部ヒーター214に印加
される電力値を調節することにより、ウェーハの温度を
均一に調節し、かつチャンバ120内の温度が一定に保た
れるかをチャンバ温度測定計270を使ってチェックし続
ける。工程が完了すれば、再びチャック240を移動して
ウェーハ支持台220をウェーハローディング／アンロー
ディング位置250まで下降させた後、ロボットアーム112
を利用し、ゲート200を介して工程が終わったウェーハ
をアンローディングする。以降、工程が連続的に進む場
合には、再びウェーハ支持台220に新しいウェーハがロ
ーディングされ、同一工程を繰り返す。一方、工程が完
了し、該当工程の最終のウェーハがアンローディングさ
れた場合には、ウェーハ支持台220はチャック240の上昇
運動により再び待機位置252まで上昇し、ウェーハ支持
台220の温度を安定にする。そして、アンローディング
されたウェーハは冷却チャンバ130に移送され、完全に
冷却され切ったうえで、後続工程に移送される。
【００１９】すなわち、本発明による半導体ディバイス
製造装置を使用して半導体ディバイスを製造すれば、工
程の均一性が達成される。というのは、工程が施される
直前にウェーハ支持台220は工程進行位置254の温度とほ
ぼ同様な待機位置252にセットされていてから、ウェー
ハローディング直前にウェーハローディング／アンロー
ディング位置250まで下降した後直ちにウェーハをロー
ディングし、かつ工程進行位置254まで移動するからで
ある。従って、工程進行位置254まで上昇したウェーハ
支持台220の温度は短時間内に工程進行温度まで達す
る。このため、従来の待機位置がない装置内において工
程進行位置より温度が70℃程度低いウェーハローディン
グ／アンローディング位置から工程進行位置までウェー
ハのローディングされたウェーハ支持台をそのまま移動
せしめる場合、工程進行中にもウェーハ支持台の温度が
しきりに変化し続き、工程進行の結果が不均一になると
いった従来よりの問題点が本発明の装置においては発生
しなくなる。
製造装置を使用して半導体ディバイスを製造すれば、工
程の均一性が達成される。というのは、工程が施される
直前にウェーハ支持台220は工程進行位置254の温度とほ
ぼ同様な待機位置252にセットされていてから、ウェー
ハローディング直前にウェーハローディング／アンロー
ディング位置250まで下降した後直ちにウェーハをロー
ディングし、かつ工程進行位置254まで移動するからで
ある。従って、工程進行位置254まで上昇したウェーハ
支持台220の温度は短時間内に工程進行温度まで達す
る。このため、従来の待機位置がない装置内において工
程進行位置より温度が70℃程度低いウェーハローディン
グ／アンローディング位置から工程進行位置までウェー
ハのローディングされたウェーハ支持台をそのまま移動
せしめる場合、工程進行中にもウェーハ支持台の温度が
しきりに変化し続き、工程進行の結果が不均一になると
いった従来よりの問題点が本発明の装置においては発生
しなくなる。
【００２０】次に、HSG−多結晶シリコン膜の製造方法
について説明する。図1及び図2に示す本発明による半導
体ディバイス製造装置を利用してHSG−多結晶シリコン
膜を製造する方法につき説明する。HSG−多結晶シリコ
ン膜を形成しようとするウェーハがローディングされる
直前にウェーハ支持台220が待機位置252からウェーハロ
ーディング／アンローディング位置250まで下降する。
ロボットアーム112を介して非晶質シリコン膜パターン
が形成されたウェーハをウェーハ支持台220にローディ
ングした後、チャック240の上昇運動によりウェーハ支
持台220を工程進行位置254まで上昇せしめる。工程進行
位置254においてウェーハ支持台220の温度は500乃至650
℃に保持する。次に、ガス供給器280よりガス供給管282
を介して工程チャンバ120内にシリコンソースガスを7か
ら23sccmまでで、50から150秒間フローし、非晶質シリ
コン膜パターン内に結晶質シリコン核を提供する。続い
て、結晶質シリコン核が形成された結果物を、100から4
00秒間までの間で熱処理して、非晶質シリコン膜パター
ンをHSGの形成された多結晶シリコン膜パターンに切り
換える。
について説明する。図1及び図2に示す本発明による半導
体ディバイス製造装置を利用してHSG−多結晶シリコン
膜を製造する方法につき説明する。HSG−多結晶シリコ
ン膜を形成しようとするウェーハがローディングされる
直前にウェーハ支持台220が待機位置252からウェーハロ
ーディング／アンローディング位置250まで下降する。
ロボットアーム112を介して非晶質シリコン膜パターン
が形成されたウェーハをウェーハ支持台220にローディ
ングした後、チャック240の上昇運動によりウェーハ支
持台220を工程進行位置254まで上昇せしめる。工程進行
位置254においてウェーハ支持台220の温度は500乃至650
℃に保持する。次に、ガス供給器280よりガス供給管282
を介して工程チャンバ120内にシリコンソースガスを7か
ら23sccmまでで、50から150秒間フローし、非晶質シリ
コン膜パターン内に結晶質シリコン核を提供する。続い
て、結晶質シリコン核が形成された結果物を、100から4
00秒間までの間で熱処理して、非晶質シリコン膜パター
ンをHSGの形成された多結晶シリコン膜パターンに切り
換える。
【００２１】工程進行位置におけるウェーハ支持台220
の温度を500から650℃までに設定すべき理由は以下の通
りである。等サイズのHSGが形成された多結晶シリコン
膜を形成するには、非晶質シリコンが結晶質シリコンの
核に移動してHSGを形成する結晶成長段階が安定的であ
るべく、かつHSG成長のためのシリコン表面移動の速度
が非晶質シリコンの結晶化速度より速いべきである。と
ころが、500℃以下においては非晶質シリコンの移動が
円滑でないため、結晶成長が碌に行えない。一方、650
℃以上においては非晶質シリコンの結晶化速度が結晶グ
レーン成長のためのシリコン表面移動の速度より速いた
め、HSG成長が碌に行えない。したがって、HSG形成工程
は500℃から650℃までの温度範囲において進行するべき
である。
の温度を500から650℃までに設定すべき理由は以下の通
りである。等サイズのHSGが形成された多結晶シリコン
膜を形成するには、非晶質シリコンが結晶質シリコンの
核に移動してHSGを形成する結晶成長段階が安定的であ
るべく、かつHSG成長のためのシリコン表面移動の速度
が非晶質シリコンの結晶化速度より速いべきである。と
ころが、500℃以下においては非晶質シリコンの移動が
円滑でないため、結晶成長が碌に行えない。一方、650
℃以上においては非晶質シリコンの結晶化速度が結晶グ
レーン成長のためのシリコン表面移動の速度より速いた
め、HSG成長が碌に行えない。したがって、HSG形成工程
は500℃から650℃までの温度範囲において進行するべき
である。
【００２２】また、シリコンソースガスを7から23sccm
までフローすべき理由は、7sccm以下でフローする場
合、HSG成長がなされなく、23sccm以上でフローする場
合、非晶質シリコン膜以外のシリコン酸化膜などの絶縁
膜上においてもHSGが成長するからである。同様に、50
から150秒間の間だけシリコンソースガスをフローさせ
て核を生成すべき理由は、50秒以下でフローするなら、
HSG形成に適した数の核生成が行われなく、かつ150秒以
上でフローするなら、シリコン酸化膜などの絶縁膜にも
核が提供され、非所望のHSG−多結晶シリコン膜が形成
されるからである。
までフローすべき理由は、7sccm以下でフローする場
合、HSG成長がなされなく、23sccm以上でフローする場
合、非晶質シリコン膜以外のシリコン酸化膜などの絶縁
膜上においてもHSGが成長するからである。同様に、50
から150秒間の間だけシリコンソースガスをフローさせ
て核を生成すべき理由は、50秒以下でフローするなら、
HSG形成に適した数の核生成が行われなく、かつ150秒以
上でフローするなら、シリコン酸化膜などの絶縁膜にも
核が提供され、非所望のHSG−多結晶シリコン膜が形成
されるからである。
【００２３】そして、結晶質シリコン核が形成された結
果物を熱処理する時間を100乃至400秒に制限する理由
は、100秒以下で熱処理を施す場合、HSGグレーンの大き
さが小さすぎて、表面積増大の効果が達成されなく、40
0秒以上で熱処理する場合には、HSGグレーンの大きさに
係わる問題はないが、時間が長引くにつれて生産性が低
下するからである。従って、生産性とHSG−多結晶シリ
コン膜の質とを考慮すれば、400秒以下で熱処理するこ
とが好適である。
果物を熱処理する時間を100乃至400秒に制限する理由
は、100秒以下で熱処理を施す場合、HSGグレーンの大き
さが小さすぎて、表面積増大の効果が達成されなく、40
0秒以上で熱処理する場合には、HSGグレーンの大きさに
係わる問題はないが、時間が長引くにつれて生産性が低
下するからである。従って、生産性とHSG−多結晶シリ
コン膜の質とを考慮すれば、400秒以下で熱処理するこ
とが好適である。
【００２４】以上で述べた図1及び図2に示す本発明によ
る半導体ディバイス製造装置を使って前述の如き工程条
件でHSG−多結晶シリコン膜を形成することが特性の良
好なHSG−多結晶シリコン膜を形成する上で最も好まし
いが、工程温度、シリコンソースガスのフロー量、結晶
質核の生成時間及び熱処理時間などの工程条件を前述の
方法と同様にすれば、従来の半導体ディバイス製造装置
でHSG−多結晶シリコン膜を形成することも可能であ
る。
る半導体ディバイス製造装置を使って前述の如き工程条
件でHSG−多結晶シリコン膜を形成することが特性の良
好なHSG−多結晶シリコン膜を形成する上で最も好まし
いが、工程温度、シリコンソースガスのフロー量、結晶
質核の生成時間及び熱処理時間などの工程条件を前述の
方法と同様にすれば、従来の半導体ディバイス製造装置
でHSG−多結晶シリコン膜を形成することも可能であ
る。
【００２５】本発明により形成されたHSG−多結晶シリ
コン膜は、キャパシタの下部電極として使用されること
が好適である。最初に、半導体素子などが形成されたウ
ェーハ上に前述の方法と同様にしてHSG−多結晶シリコ
ン膜パターンを形成する。次に、誘電体膜及び上部電極
膜を順次蒸着した後、セル単位にパターニングし、キャ
パシタセルユニットを形成する。本発明により形成され
たHSG−多結晶シリコン膜は、一定の大きさのHSGがシリ
コン膜全面にわたって均一に形成されることから、キャ
パシタのキャパシタンスを効率よく増加させることがで
きる。本発明は下記の実施の形態を参考にして更に詳細
に説明されるものであり、かつ、以下に説明する実施例
は、本発明を制限しようするものでない。実施例１から
実施例３までは、本発明による半導体ディバイス製造装
置においてウェーハ支持台の適した位置設定に係わる実
施例であり、実施例４から実施例７までは、適した工程
条件を設定するのに関連する実施例である。
コン膜は、キャパシタの下部電極として使用されること
が好適である。最初に、半導体素子などが形成されたウ
ェーハ上に前述の方法と同様にしてHSG−多結晶シリコ
ン膜パターンを形成する。次に、誘電体膜及び上部電極
膜を順次蒸着した後、セル単位にパターニングし、キャ
パシタセルユニットを形成する。本発明により形成され
たHSG−多結晶シリコン膜は、一定の大きさのHSGがシリ
コン膜全面にわたって均一に形成されることから、キャ
パシタのキャパシタンスを効率よく増加させることがで
きる。本発明は下記の実施の形態を参考にして更に詳細
に説明されるものであり、かつ、以下に説明する実施例
は、本発明を制限しようするものでない。実施例１から
実施例３までは、本発明による半導体ディバイス製造装
置においてウェーハ支持台の適した位置設定に係わる実
施例であり、実施例４から実施例７までは、適した工程
条件を設定するのに関連する実施例である。
【００２６】
【実施例１】ウェーハローディング／アンローディング
位置と工程進行位置との距離が大きくなれば大きくなる
ほど両位置間の温度差が大いに発生する問題点を解決し
得る方法を模索するために、工程進行位置を低くしても
シリコン膜の特性には影響されないかどうかを調べるた
め、工程進行位置の高さと多結晶シリコン膜の膜厚間の
関係を測定した。多結晶シリコン膜を形成するためのそ
の他の工程条件は従来の製造方法の工程条件と同様に
し、工程チャンバの底面から76．2mm、88．9mm、101．6
mm及び114．3mmになる位置にウェーハ支持台を設置した
後、この上にローディングされたウェーハ上にそれぞれ
多結晶シリコン膜を形成した。形成された多結晶シリコ
ン膜の膜厚と均一度を測定して、この結果を表1と図3に
示す。
位置と工程進行位置との距離が大きくなれば大きくなる
ほど両位置間の温度差が大いに発生する問題点を解決し
得る方法を模索するために、工程進行位置を低くしても
シリコン膜の特性には影響されないかどうかを調べるた
め、工程進行位置の高さと多結晶シリコン膜の膜厚間の
関係を測定した。多結晶シリコン膜を形成するためのそ
の他の工程条件は従来の製造方法の工程条件と同様に
し、工程チャンバの底面から76．2mm、88．9mm、101．6
mm及び114．3mmになる位置にウェーハ支持台を設置した
後、この上にローディングされたウェーハ上にそれぞれ
多結晶シリコン膜を形成した。形成された多結晶シリコ
ン膜の膜厚と均一度を測定して、この結果を表1と図3に
示す。
【００２７】
【表１】
【００２８】表1と図3より分かるように、ウェーハ支持
台の位置が高くなれば高くなるほど多結晶シリコン膜の
膜厚も厚く形成され、均一度も改良されることが解か
る。したがって、ウェーハローディング／アンローディ
ング位置と工程進行位置間の距離を縮め、温度差を減少
せしめるために工程進行位置を低くする方法はまた別の
問題点につながることが分かる。
台の位置が高くなれば高くなるほど多結晶シリコン膜の
膜厚も厚く形成され、均一度も改良されることが解か
る。したがって、ウェーハローディング／アンローディ
ング位置と工程進行位置間の距離を縮め、温度差を減少
せしめるために工程進行位置を低くする方法はまた別の
問題点につながることが分かる。
【００２９】
【実施例２】工程進行位置を低くせず、工程進行位置と
ウェーハローディング／アンローディング位置との間に
待機位置を設定する場合、チャンバ内の温度がいかに変
化しているかを測定した。この時、ウェーハローディン
グ／アンローディング位置から待機位置までの距離A：
ウェーハローディング／アンローディング 位置から工
程進行位置までの距離Bを0．70：1にして測定した後、
温度変化のプロファイルを図4に示す。
ウェーハローディング／アンローディング位置との間に
待機位置を設定する場合、チャンバ内の温度がいかに変
化しているかを測定した。この時、ウェーハローディン
グ／アンローディング位置から待機位置までの距離A：
ウェーハローディング／アンローディング 位置から工
程進行位置までの距離Bを0．70：1にして測定した後、
温度変化のプロファイルを図4に示す。
【００３０】図4に示すように、ウェーハローディング
／アンローディング位置のチャンバ温度を基準温度にす
る場合、待機位置の温度は基準温度より50℃高く、工程
進行位置の温度は基準温度より70℃高かった。そして、
ウェーハローディング／アンローディング位置から待機
位置までウェーハが移動する場合、待機位置の温度にチ
ャンバ温度が安定化するまで必要な時間T1は、２時間程
度必要であることが分かった。反面、待機位置から工程
進行位置までウェーハ支持台が移動する場合、両位置の
温度差は約20℃程度であるため、工程進行位置において
温度が安定化するにかかる時間T2は、待機位置において
温度が安定化するにかかる時間T1より短いことが解か
る。
／アンローディング位置のチャンバ温度を基準温度にす
る場合、待機位置の温度は基準温度より50℃高く、工程
進行位置の温度は基準温度より70℃高かった。そして、
ウェーハローディング／アンローディング位置から待機
位置までウェーハが移動する場合、待機位置の温度にチ
ャンバ温度が安定化するまで必要な時間T1は、２時間程
度必要であることが分かった。反面、待機位置から工程
進行位置までウェーハ支持台が移動する場合、両位置の
温度差は約20℃程度であるため、工程進行位置において
温度が安定化するにかかる時間T2は、待機位置において
温度が安定化するにかかる時間T1より短いことが解か
る。
【００３１】したがって、工程が進行する前にウェーハ
支持台の位置を待機位置にセットして、チャンバの温度
を待機位置の温度に安定化した後、工程開始の直前にウ
ェーハローディング／アンローディング位置まで下降せ
しめ、チャンバの温度が変化する前にウェーハをローデ
ィングしてから直ちに工程進行位置までウェーハ支持台
を上昇せしめれば、チャンバの温度は70℃だけ変化する
のでなく、約20℃程度のみ変化することが分かる。
支持台の位置を待機位置にセットして、チャンバの温度
を待機位置の温度に安定化した後、工程開始の直前にウ
ェーハローディング／アンローディング位置まで下降せ
しめ、チャンバの温度が変化する前にウェーハをローデ
ィングしてから直ちに工程進行位置までウェーハ支持台
を上昇せしめれば、チャンバの温度は70℃だけ変化する
のでなく、約20℃程度のみ変化することが分かる。
【００３２】
【実施例３】待機位置の適正高さを決めるため、以下の
通りに施した。ウェーハローディング／アンローディン
グ位置から待機位置までの距離A：ウェーハローディン
グ／アンローディング位置から工程進行位置までの距離
Bをそれぞれ0．63：1、0．73：1及び0．80：1に異なる
ようにした後、連続的な工程を進めながら、チャンバ及
びチャンバの上面に形成され、チャンバの温度を一定に
保つためのジャケットの温度変化を測定した。この結果
を図５の（ａ）から（ｃ）までに示す。また、各図面に
おいて番のグラフはチャンバの温度変化を、番のグ
ラフはジャケットの温度変化を示すグラフである。
通りに施した。ウェーハローディング／アンローディン
グ位置から待機位置までの距離A：ウェーハローディン
グ／アンローディング位置から工程進行位置までの距離
Bをそれぞれ0．63：1、0．73：1及び0．80：1に異なる
ようにした後、連続的な工程を進めながら、チャンバ及
びチャンバの上面に形成され、チャンバの温度を一定に
保つためのジャケットの温度変化を測定した。この結果
を図５の（ａ）から（ｃ）までに示す。また、各図面に
おいて番のグラフはチャンバの温度変化を、番のグ
ラフはジャケットの温度変化を示すグラフである。
【００３３】図５（ａ）の結果より、A：Bが0．63：1の
時にはジャケットの温度が減少してから再び上昇しつ
つ、安定化がなされ、図５（ｃ）の結果より、A：Bが
0．8:1の時には多数のウェーハに工程が進行してから始
めて温度の安定化がなされることが分かる。反面、図５
（ｂ）の結果より、A：Bが0．73：1の時にはチャンバの
温度が20℃の偏差範囲内において安定化することが分か
る。したがって、本発明による半導体装置においてウェ
ーハローディング／アンローディング位置から待機位置
までの距離A：ウェーハローディング／アンローディン
グ位置から工程進行位置までの距離Bの比、すなわちA：
Bは0．63：1＜A：B＜0．8：1が好適であることが分か
る。
時にはジャケットの温度が減少してから再び上昇しつ
つ、安定化がなされ、図５（ｃ）の結果より、A：Bが
0．8:1の時には多数のウェーハに工程が進行してから始
めて温度の安定化がなされることが分かる。反面、図５
（ｂ）の結果より、A：Bが0．73：1の時にはチャンバの
温度が20℃の偏差範囲内において安定化することが分か
る。したがって、本発明による半導体装置においてウェ
ーハローディング／アンローディング位置から待機位置
までの距離A：ウェーハローディング／アンローディン
グ位置から工程進行位置までの距離Bの比、すなわちA：
Bは0．63：1＜A：B＜0．8：1が好適であることが分か
る。
【００３４】
【実施例４】良好な特性のHSG−多結晶シリコン膜を形
成するに最適のウェーハ支持台の温度を決めるために、
ヒーターの温度を770℃から780℃までに変えながら、各
温度に対して発生するボールドディフェックトの数とHS
Gの成長状態とを測定した。温度とボールドディフェッ
クトとの相関関係は図6に、温度とHSG成長状態間の相関
関係は図7に示す。図7において、HSG成長状態は1から10
までの等級に表示した。この等級は、走査電子顕微鏡を
使って視覚で測定したHSGの密度を示す相対的で、かつ
任意的な数値である。すなわち、HSGが全く形成されて
ない状態を0にし、かつHSGの密度が増大してHSGが全て
連結された状態を10にして、HSG成長状態を相対的に比
較したうえで設定した値である。一般に、16Mビット以
上のDRAMにおいては最小7以上の等級が要求される。そ
して、従来より周知のように、ヒーターの温度と実際の
工程温度として作用するウェーハ支持台の温度との相関
関係によると、ウェーハ支持台の温度＝ヒーターの温度
−130〜150℃になる。
成するに最適のウェーハ支持台の温度を決めるために、
ヒーターの温度を770℃から780℃までに変えながら、各
温度に対して発生するボールドディフェックトの数とHS
Gの成長状態とを測定した。温度とボールドディフェッ
クトとの相関関係は図6に、温度とHSG成長状態間の相関
関係は図7に示す。図7において、HSG成長状態は1から10
までの等級に表示した。この等級は、走査電子顕微鏡を
使って視覚で測定したHSGの密度を示す相対的で、かつ
任意的な数値である。すなわち、HSGが全く形成されて
ない状態を0にし、かつHSGの密度が増大してHSGが全て
連結された状態を10にして、HSG成長状態を相対的に比
較したうえで設定した値である。一般に、16Mビット以
上のDRAMにおいては最小7以上の等級が要求される。そ
して、従来より周知のように、ヒーターの温度と実際の
工程温度として作用するウェーハ支持台の温度との相関
関係によると、ウェーハ支持台の温度＝ヒーターの温度
−130〜150℃になる。
【００３５】まず、図6からヒーターの温度が増加する
分だけボールドディフェックトの数が増えることが分か
る。その理由は、温度が増加する分非晶質シリコンの結
晶化速度が結晶グレーン成長のためのシリコン表面移動
の速度より速くなり、成長が行われないからである。そ
して、図7に示す結果からは、温度が増加するほどHSG密
度も増加することが分かる。図6と図7の結果をまとめて
考えてみれば、ヒーターの温度が780℃以下で、すなわ
ち、ウェーハ支持台の温度が650℃以下の温度でHSG−多
結晶シリコン膜の形成工程を進めることが好適であるこ
とが分かる。また、HSG成長メカニズムを考慮する時、
ウェーハ支持台の温度は550℃以上に保たれることが好
適である。したがって、ウェーハ支持台の温度が550℃
から650℃までの時にボールドディフェックトの生成が
なく、良好なHSG−多結晶シリコン膜が形成可能である
ことが分かる。
分だけボールドディフェックトの数が増えることが分か
る。その理由は、温度が増加する分非晶質シリコンの結
晶化速度が結晶グレーン成長のためのシリコン表面移動
の速度より速くなり、成長が行われないからである。そ
して、図7に示す結果からは、温度が増加するほどHSG密
度も増加することが分かる。図6と図7の結果をまとめて
考えてみれば、ヒーターの温度が780℃以下で、すなわ
ち、ウェーハ支持台の温度が650℃以下の温度でHSG−多
結晶シリコン膜の形成工程を進めることが好適であるこ
とが分かる。また、HSG成長メカニズムを考慮する時、
ウェーハ支持台の温度は550℃以上に保たれることが好
適である。したがって、ウェーハ支持台の温度が550℃
から650℃までの時にボールドディフェックトの生成が
なく、良好なHSG−多結晶シリコン膜が形成可能である
ことが分かる。
【００３６】
【実施例５】非晶質シリコン膜に結晶質シリコン核を提
供するために、シリコンソースガス、例えば、ダイシラ
ン（ジシラン）ガスをどれだけフローすべきであるかを
調べるために、以下のように施した。非晶質シリコン膜
が形成されたウェーハ上にダイシランガスのフロー率を
5、10、15、25及び30sccmでそれぞれ異なるようにして
フローした後、アニーリングしてHSG−多結晶シリコン
膜を形成した。紫外線を用いる反射率測定方法によりHS
G−多結晶シリコン膜の反射率を測定した。この結果を
図8と表2に示す。
供するために、シリコンソースガス、例えば、ダイシラ
ン（ジシラン）ガスをどれだけフローすべきであるかを
調べるために、以下のように施した。非晶質シリコン膜
が形成されたウェーハ上にダイシランガスのフロー率を
5、10、15、25及び30sccmでそれぞれ異なるようにして
フローした後、アニーリングしてHSG−多結晶シリコン
膜を形成した。紫外線を用いる反射率測定方法によりHS
G−多結晶シリコン膜の反射率を測定した。この結果を
図8と表2に示す。
【００３７】
【表２】
【００３８】HSGの形成されてない非晶質シリコン膜の
反射率が0．43、キャパシタのキャパシタンスが従来の
多結晶シリコン膜のみで形成されたキャパシタのキャパ
シタンスの1．5倍になるようにするHSG−多結晶シリコ
ン膜の反射率が0．2、1．8倍になるようにするHSG−多
結晶シリコン膜の反射率が0．1であることを考慮したと
ころ、HSG−多結晶シリコン膜の結晶質核の生成のため
のダイシランガスは、5から25sccmまでフローすること
が好適であることが分かる。ところが、5sccm以下でフ
ローする場合には非晶質シリコン膜が碌に形成できず、
25sccm以上でフローする場合非晶質シリコン膜上にのみ
結晶質核が生成されるのでなく、シリコン酸化膜上にも
結晶質核が生成され、選択性の低下につながるという不
都合があるということを考慮すれば、ダイシランガス
は、7から23sccmまでフローすることがさらに好適であ
る。
反射率が0．43、キャパシタのキャパシタンスが従来の
多結晶シリコン膜のみで形成されたキャパシタのキャパ
シタンスの1．5倍になるようにするHSG−多結晶シリコ
ン膜の反射率が0．2、1．8倍になるようにするHSG−多
結晶シリコン膜の反射率が0．1であることを考慮したと
ころ、HSG−多結晶シリコン膜の結晶質核の生成のため
のダイシランガスは、5から25sccmまでフローすること
が好適であることが分かる。ところが、5sccm以下でフ
ローする場合には非晶質シリコン膜が碌に形成できず、
25sccm以上でフローする場合非晶質シリコン膜上にのみ
結晶質核が生成されるのでなく、シリコン酸化膜上にも
結晶質核が生成され、選択性の低下につながるという不
都合があるということを考慮すれば、ダイシランガス
は、7から23sccmまでフローすることがさらに好適であ
る。
【００３９】
【実施例６】結晶質シリコン核を形成するに適した時間
を設定するために結晶質核の生成のためのダイシランガ
スを15sccmでフローさせながら、フロー時間を50秒、70
秒、90秒及び120秒にそれぞれ異なるようにして、HSG−
多結晶シリコン膜を形成した。形成されたHSG−多結晶
シリコン膜に対して紫外線を用いた反射率測定方法によ
りHSG−多結晶シリコン膜の反射率を測定した。この結
果を表3と図9に示す。
を設定するために結晶質核の生成のためのダイシランガ
スを15sccmでフローさせながら、フロー時間を50秒、70
秒、90秒及び120秒にそれぞれ異なるようにして、HSG−
多結晶シリコン膜を形成した。形成されたHSG−多結晶
シリコン膜に対して紫外線を用いた反射率測定方法によ
りHSG−多結晶シリコン膜の反射率を測定した。この結
果を表3と図9に示す。
【００４０】
【表３】
【００４１】表3と図9の結果から、結晶質核の生成のた
めのダイシランガスのフロー時間は60秒から120秒まで
が好適であることが分かる。
めのダイシランガスのフロー時間は60秒から120秒まで
が好適であることが分かる。
【００４２】
【実施例７】ダイシランガスを15sccmで90秒間フローし
て、結晶質シリコン核を形成した後、非晶質シリコンを
結晶質シリコンの核に移動せしめ、HSGを形成するため
の熱処理時間の適した範囲を調べるために、熱処理時間
を80秒、100秒、150秒、200秒、220秒、240秒、260秒、
280秒、300秒、350秒、400秒及び450秒に相異なるよう
にして、HSG−多結晶シリコン膜を形成した。その結
果、熱処理時間が増加するほど反射率が増加するという
ことが分かった。さらに、16MビットDRAM以上の半導体
装置に適したHSG−多結晶シリコン膜を形成し、かつ生
産性の側面を考慮する時、100秒から450秒までの間で熱
処理することが好適であることが分かった。
て、結晶質シリコン核を形成した後、非晶質シリコンを
結晶質シリコンの核に移動せしめ、HSGを形成するため
の熱処理時間の適した範囲を調べるために、熱処理時間
を80秒、100秒、150秒、200秒、220秒、240秒、260秒、
280秒、300秒、350秒、400秒及び450秒に相異なるよう
にして、HSG−多結晶シリコン膜を形成した。その結
果、熱処理時間が増加するほど反射率が増加するという
ことが分かった。さらに、16MビットDRAM以上の半導体
装置に適したHSG−多結晶シリコン膜を形成し、かつ生
産性の側面を考慮する時、100秒から450秒までの間で熱
処理することが好適であることが分かった。
【００４３】以上述べたように、図面及び詳細な説明に
おいて本発明の好適な実施例が記述され、かつ特定用語
が使用されたものの、これは請求範囲に開示されている
発明の範ちゅうにこれを制限しようとするものでなく、
技術的な概念にて使用されたものである。よって、本発
明は前記実施例に限定されることなく、当業者のレベル
で該変形及び改良が可能である。
おいて本発明の好適な実施例が記述され、かつ特定用語
が使用されたものの、これは請求範囲に開示されている
発明の範ちゅうにこれを制限しようとするものでなく、
技術的な概念にて使用されたものである。よって、本発
明は前記実施例に限定されることなく、当業者のレベル
で該変形及び改良が可能である。
【００４４】
【発明の効果】本発明による半導体ディバイス製造装置
によれば、工程の進まない待機状態においてウェーハ支
持台は工程進行位置の温度とほぼ同様な待機位置にセッ
トされていてから、ウェーハをローディング／アンロー
ディング直前に温度が低いウェーハローディング／アン
ローディング位置まで下降してウェーハをローディング
した後直ちに工程進行位置に移動して工程を進行するた
め、チャンバ内の温度の安定化のために長時間を必要と
せず、工程の均一性を高めることができる。特に、工程
条件として、温度が重要な変数として作用するHSG−多
結晶シリコン膜の製造工程に本発明による半導体ディバ
イス製造装置を使用する場合、特性の向上したHSG−多
結晶シリコン膜を形成することができる。また、本発明
により設定された工程変数、すなわち、ウェーハ支持台
の温度、シリコンソースガスのフロー量、結晶質シリコ
ン核を生成するための時間及び熱処理時間値でHSG−多
結晶シリコン膜を形成する場合、ボールドディフェック
トなどの欠陥がない多結晶シリコン膜を形成することが
できる。
によれば、工程の進まない待機状態においてウェーハ支
持台は工程進行位置の温度とほぼ同様な待機位置にセッ
トされていてから、ウェーハをローディング／アンロー
ディング直前に温度が低いウェーハローディング／アン
ローディング位置まで下降してウェーハをローディング
した後直ちに工程進行位置に移動して工程を進行するた
め、チャンバ内の温度の安定化のために長時間を必要と
せず、工程の均一性を高めることができる。特に、工程
条件として、温度が重要な変数として作用するHSG−多
結晶シリコン膜の製造工程に本発明による半導体ディバ
イス製造装置を使用する場合、特性の向上したHSG−多
結晶シリコン膜を形成することができる。また、本発明
により設定された工程変数、すなわち、ウェーハ支持台
の温度、シリコンソースガスのフロー量、結晶質シリコ
ン核を生成するための時間及び熱処理時間値でHSG−多
結晶シリコン膜を形成する場合、ボールドディフェック
トなどの欠陥がない多結晶シリコン膜を形成することが
できる。
【図１】 本発明の一実施の形態として示した半導体デ
ィバイス製造装置の平面図である。
ィバイス製造装置の平面図である。
【図２】 図1のII−II'線に沿って切り取った断面図で
ある。
ある。
【図３】 ウェーハ支持台の位置と多結晶シリコン膜の
膜厚と均一度間の相関関係を示すグラフである。
膜厚と均一度間の相関関係を示すグラフである。
【図４】 ウェーハ支持台の位置により変化する温度の
プロファイルを示すグラフである。
プロファイルを示すグラフである。
【図５】 ウェーハローディング／アンローディング位
置から待機位置までの距離とウェーハローディング／ア
ンローディング位置から工程進行位置までの距離との比
による工程チャンバとジャケットの温度変化を示すグラ
フである。
置から待機位置までの距離とウェーハローディング／ア
ンローディング位置から工程進行位置までの距離との比
による工程チャンバとジャケットの温度変化を示すグラ
フである。
【図６】 工程チャンバヒーターの温度とHSG−多結晶
シリコン膜内に形成されるボールドディフェックト間の
相関関係を示すグラフである。
シリコン膜内に形成されるボールドディフェックト間の
相関関係を示すグラフである。
【図７】 工程チャンバヒーターの温度とHSG−多結晶
シリコン膜の等級間の相関関係を示すグラフである。
シリコン膜の等級間の相関関係を示すグラフである。
【図８】 結晶質核の生成のためのダイシランガスのフ
ロー量とHSG−多結晶シリコン膜の反射率間の相関関係
を示すグラフである。
ロー量とHSG−多結晶シリコン膜の反射率間の相関関係
を示すグラフである。
【図９】 結晶質核の生成時間とHSG−多結晶シリコン
膜の反射率間の相関関係を示すグラフである。
膜の反射率間の相関関係を示すグラフである。
100…カセットチャンバ 102…キャリア 104…ウェーハ 110…移送チャンバ 112…ロボットアーム 120…工程チャンバ 130…冷却チャンバ
Claims (15)
- 【請求項１】 半導体ディバイス製造装置内において、
ウェーハの置かれるウェーハ支持台がセットされる位置
がウェーハローディング／アンローディング位置、待機
位置及び工程進行位置に区分されており、前記装置の底
面から上面側に向って前記ウェーハローディング／アン
ローディング位置、前記待機位置及び前記工程進行位置
順に順次区分されていることを特徴とする半導体ディバ
イスの製造装置。 - 【請求項２】 前記ウェーハローディング／アンローデ
ィング位置から待機位置までの距離とウェーハローディ
ング／アンローディング位置から工程進行位置までの距
離との比は0．63：1から0．8：1までであることを特徴
とする請求項１に記載の半導体ディバイスの製造装置。 - 【請求項３】 前記製造装置は、HSG−多結晶シリコン
膜の製造装置であることを特徴とする請求項１に記載の
半導体ディバイスの製造装置。 - 【請求項４】 半導体ディバイス製造工程用チャンバ内
の待機位置にセットされていたウェーハ支持台をウェー
ハローディング／アンローディング位置まで下降せしめ
る段階と、 前記ウェーハ支持台の上に工程進行のためのウェーハを
ローディングする段階と、 前記ウェーハ支持台を製造工程進行位置まで上昇せし
め、前記ウェーハ上において製造工程を行う段階と、 前記製造工程が完了した後、前記ウェーハ支持台をウェ
ーハローディング／アンローディング位置まで下降せし
め、前記ウェーハを工程チャンバよりアンローディング
する段階と、 前記ウェーハ支持台を前記待機位置まで上昇せしめ、工
程チャンバ内の温度を安定化させる段階とを具備するこ
とを特徴とする半導体ディバイスの製造方法。 - 【請求項５】 前記ウェーハローディング／アンローデ
ィング位置から待機位置までの距離とウェーハローディ
ング／アンローディング位置から工程位置までの距離と
の比は0．63：1から0．8：1まであることを特徴とする
請求項４に記載の半導体ディバイスの製造方法。 - 【請求項６】 前記製造工程は、HSG−多結晶シリコン
膜を製造する工程であることを特徴とする請求項４に記
載の半導体ディバイスの製造方法。 - 【請求項７】 前記HSG−多結晶シリコン膜を製造する
工程は、前記ウェーハ支持台の温度が550から650℃まで
の時に行われることを特徴とする請求項６に記載の半導
体ディバイスの製造方法。 - 【請求項８】 前記HSG−多結晶シリコン膜を製造する
工程は、前記工程チャンバ内にシリコンソースガスをフ
ローし、前記ウェーハ上の非晶質シリコン膜内に結晶質
シリコン核を提供する段階と、 前記結果物を熱処理して、前記非晶質シリコン膜を半球
状のグレーンが形成された多結晶シリコン膜に変える段
階とを含むことを特徴とする請求項６に記載の半導体デ
ィバイスの製造方法。 - 【請求項９】 前記シリコンソースガスは、7から23scc
mまでフローされることを特徴とする請求項８に記載の
半導体ディバイスの製造方法。 - 【請求項１０】 前記結晶質シリコン核を提供する段階
は、50から150秒間進行されることを特徴とする請求項
８に記載の半導体ディバイスの製造方法。 - 【請求項１１】 前記熱処理段階は、100から400秒間進
行されることを特徴とする請求項８に記載の半導体ディ
バイスの製造方法。 - 【請求項１２】 工程進行のための複数のウェーハが連
続的に順次ローディングされる場合、前記ウェーハロー
ディング段階からウェーハアンローディング段階までを
繰り返し施すことを特徴とする請求項４に記載の半導体
ディバイスの製造方法。 - 【請求項１３】 非晶質シリコン膜パターンが形成され
た半導体基板上にシリコンソースガスを7から23sccmで5
0から150秒間フローし、前記非晶質シリコン膜パターン
内に結晶質シリコン核を提供する段階と、 前記結果物を100から400秒間熱処理して、前記非晶質シ
リコン膜パターンをHSG−多結晶シリコン膜パターンに
切り換える段階とを含むことを特徴とする半導体ディバ
イスの製造方法。 - 【請求項１４】 前記結晶質シリコン核を提供する段階
及び熱処理段階は、500から650℃までの間で行われるこ
とを特徴とする請求項13に記載の半導体ディバイスの製
造方法。 - 【請求項１５】 前記HSG−多結晶シリコン膜パターン
は、キャパシタの下部電極であることを特徴とする請求
項13に記載の半導体ディバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199752639 | 1997-10-14 | ||
| KR1019970052639A KR100263901B1 (ko) | 1997-10-14 | 1997-10-14 | 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121698A true JPH11121698A (ja) | 1999-04-30 |
| JP3809015B2 JP3809015B2 (ja) | 2006-08-16 |
Family
ID=19522730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14347398A Expired - Fee Related JP3809015B2 (ja) | 1997-10-14 | 1998-05-25 | 半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6271134B1 (ja) |
| JP (1) | JP3809015B2 (ja) |
| KR (1) | KR100263901B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345053B1 (ko) * | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| US6713371B1 (en) * | 2003-03-17 | 2004-03-30 | Matrix Semiconductor, Inc. | Large grain size polysilicon films formed by nuclei-induced solid phase crystallization |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125821A (ja) * | 1987-11-10 | 1989-05-18 | Matsushita Electric Ind Co Ltd | 気相成長装置 |
| US5387265A (en) * | 1991-10-29 | 1995-02-07 | Kokusai Electric Co., Ltd. | Semiconductor wafer reaction furnace with wafer transfer means |
| JP3330166B2 (ja) * | 1992-12-04 | 2002-09-30 | 東京エレクトロン株式会社 | 処理装置 |
| JP3218488B2 (ja) * | 1993-03-16 | 2001-10-15 | 東京エレクトロン株式会社 | 処理装置 |
| JP3070660B2 (ja) * | 1996-06-03 | 2000-07-31 | 日本電気株式会社 | 気体不純物の捕獲方法及び半導体製造装置 |
| KR100200705B1 (ko) * | 1996-06-08 | 1999-06-15 | 윤종용 | 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법 |
| KR0183912B1 (ko) * | 1996-08-08 | 1999-05-01 | 김광호 | 다중 반응 챔버에 연결된 펌핑 설비 및 이를 사용하는 방법 |
-
1997
- 1997-10-14 KR KR1019970052639A patent/KR100263901B1/ko not_active IP Right Cessation
-
1998
- 1998-05-25 JP JP14347398A patent/JP3809015B2/ja not_active Expired - Fee Related
- 1998-10-05 US US09/166,223 patent/US6271134B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3809015B2 (ja) | 2006-08-16 |
| KR100263901B1 (ko) | 2000-08-16 |
| US6271134B1 (en) | 2001-08-07 |
| KR19990031802A (ko) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9698030B2 (en) | Temperature controlled loadlock chamber | |
| JPH10163220A (ja) | 半導体ウェーハの熱処理方法及び、それによって形成された半導体ウェーハ | |
| JP2001332602A (ja) | 熱洗浄と熱処理との間のウェハ環境を制御するための装置および方法 | |
| KR100219482B1 (ko) | 반도체 메모리 장치의 커패시터 제조 방법 | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| US7147710B2 (en) | Method of manufacturing epitaxial silicon wafer | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| US6720275B2 (en) | Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure | |
| JPH11121698A (ja) | 半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法 | |
| US6802712B2 (en) | Heating system, method for heating a deposition or oxidation reactor, and reactor including the heating system | |
| KR19980070037A (ko) | 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치 | |
| US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| KR100606997B1 (ko) | 실리콘 웨이퍼 및 실리콘 단결정 잉곳의 제조 방법 | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| KR20180074273A (ko) | 에피텍셜 웨이퍼 제조 방법 및 장치 | |
| JP3901958B2 (ja) | 熱処理装置設定温度の作成方法、および熱処理方法 | |
| JP7342815B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| US20220028732A1 (en) | Process for preparing epitaxy wafer and epitaxy wafer therefrom | |
| KR100238205B1 (ko) | HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법 | |
| WO2008050476A1 (fr) | Procédé de fabrication d'une plaquette de silicium épitaxiale et plaquette de silicium épitaxiale | |
| EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device | |
| JPH09186129A (ja) | 湿式蝕刻装置及びこれを利用した湿式蝕刻方法 | |
| GB2327299A (en) | Method of manufacturing silicon hemispherical grains | |
| CN111653474A (zh) | 多晶硅薄膜成膜方法 | |
| KR19990069109A (ko) | 반구형 그레인을 갖는 실리콘막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |