KR19990030642A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR19990030642A
KR19990030642A KR1019970050953A KR19970050953A KR19990030642A KR 19990030642 A KR19990030642 A KR 19990030642A KR 1019970050953 A KR1019970050953 A KR 1019970050953A KR 19970050953 A KR19970050953 A KR 19970050953A KR 19990030642 A KR19990030642 A KR 19990030642A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
semiconductor device
chf
gas
Prior art date
Application number
KR1019970050953A
Other languages
English (en)
Other versions
KR100317310B1 (ko
Inventor
김동석
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970050953A priority Critical patent/KR100317310B1/ko
Publication of KR19990030642A publication Critical patent/KR19990030642A/ko
Application granted granted Critical
Publication of KR100317310B1 publication Critical patent/KR100317310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 집적소자 및 다층배선의 형성시 필요한 반도체 소자의 콘택홀 형성방법에 관한 것으로서, 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 선택적으로 마스크층을 형성하는 단계와, 그리고 상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CHF3의 혼합가스로 상기 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 고밀도 집적소자 및 다층배선에 적당한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와같이 실리콘 기판(11)상에 ILD(Inter Layer Dielectric)층(12)을 형성한 후, 평탄화공정을 실시한다.
이어, 상기 ILD층(12)상에 포토레지스트(Photo Resist)(13)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(13)를 패터닝(Patterning)한다.
도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(13)를 마스크로 이용하여 Ar, CF4, CHF3의 혼합 가스를 이용한 플라즈마로 상기 실리콘 기판(11)의 표면이 소정부분 노출되도록 상기 ILD층(12)을 선택적으로 식각하여 콘택홀(Contact Hole)(14)을 형성한다.
여기서 상기 식각반응은 RIE(Reactive Ion Etching), 플라즈마(Plasma) 등의 플라즈마 방식을 이용한 장치에서 진해되어지며, 사용되는 화학 가스는 Ar, CF4, CHF3의 혼합 가스를 사용한다.
한편, 상기 Ar 가스는 플라즈마 안정화 및 스퍼터닝(Sputtering) 효과를 나타내는 역할로써 작용하고, 반응에 직접 참여하지는 않는다.
따라서 주요 식각 반응은 CF4와 CHF3에 의해서 일어나게 되고, 식각시 상기 실리콘 기판(11)의 물질인 반도체(Si)와의 선택비는 이 두가지 가스의 비(Ratio)에 의해서 결정된다.
일반적으로 사용 가스의 유량은 Ar 가스의 경우 200 ~ 1000sccm 범위의 유량을 사용하고, CF4와 CHF3가스는 20 ~ 100sccm 범위의 유량을 사용하고, 상기 CF4와 CHF3가스의 유량비는 선택비에 의해서 결정되어지며, 대략 0.9 ~ 1.5의 값을 적용한다.
그리고 RF 파워(Power)의 범위는 소자 구조에 따라서 800 ~ 1500W의 수준을 사용한다.
도 1c에 도시한 바와같이 상기 콘택홀(14)을 형성한 후, 상기 포토레지스트(13)를 제거한다.
그러나 이와 같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, CF4와 CHF3그리고 Ar의 유량비를 이용하여 기판에 대한 선택비를 조절하는데 그 값에 한계가 있기 때문에 콘택홀을 형성하기 위해 식각시 기판이 손실된다.
둘째, CF4와 CHF3그리고 Ar를 사용한 플라즈마 식각장치는 애노드(Anode)와 캐소우드(Cathode)간의 큰 전압차로 아칭(Arching)이 발생하고, 플라즈마 균일성이 떨어진다.
셋째, 화학가스(CF4, CHF3, Ar) 및 식각장치의 경우 마이크로로딩 효과(Microloading Effect)가 발생하여 미세한 크기의 홀을 형성하기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 고밀도 플라즈마 소스인 TCP(Transformer Coupled Plasma)를 사용하여 CHF3와 C4F8을 적용함으로써 고밀도 집적소자 및 다층배선에 필요한 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : ILD층
23 : 포토레지스트 24 : 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 선택적으로 마스크층을 형성하는 단계와, 그리고 상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CHF3의 혼합가스로 상기 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.
본 발명은 먼저, 장치 측면에서 고밀도 플라즈마 소스(Plasma Source)중의 하나인 TCP(Transformer Coupled Plasma)를 이용한다.
즉, 고밀도 플라즈마이므로 높은 식각 속도(7000Å/min 이상)를 가지고 있어 공정 시간을 단축할 수가 있다. 또한 저압 공정이 가능하여 가스 선택에 있어 폭이 넓으므로 선택비가 높은 가스들을 사용할 수 있다.
그리고 바이어스 파워(Bias Power)를 독립적으로 조정이 가능하고 실제 웨이퍼에 인가되는 셀프바이어스(Selfbias) 경우 기존 장치들에 비해 양호한 값인 -100V 이하의 수준을 나타낸다.
두 번째로 가스 측면에서 CHF3와 C4F8혼합가스를 사용하여 반도체 기판에 대한 선택비를 더욱 향상시키도록 하였다.
상기 C4F8가스의 경우 전자들과의 충돌에 의해서 작은 분자인 CF2, CF 등의 형태로 분해가 되고, 이러한 형태로 산화막과의 반응에 참여하게 된다.
분해 과정에서 떨어져 나온 자유 불소 원자들의 많은 부분이 식각 장치내의 전극에 흡착되어 소모되므로 드러나게 되면 반도체 기판 표면에 폴리머가 발생하여 반도체 기판을 보호하는 역할을 한다.
그리고 상기 폴리머는 이후의 세정 단계에서 쉽게 제거가 된다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 실리콘 기판(21)상에 ILD(Inter Layer Dielectric)층(22)을 형성한 후, 평탄화공정을 실시한다.
이어, 상기 ILD층(22)상에 포토레지스트(Photo Resist)(23)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(23)를 패터닝(Patterning)한다.
도 2b에 도시한 바와같이 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 실리콘 기판(21)의 표면이 소정부분 노출되도록 상기 ILD층(22)을 선택적으로 식각하여 콘택홀(Contact Hole)(24)을 형성한다.
여기서 식각반응은 고밀도 플라즈마(플라즈마가 10E12/cm3이상)중의 하나인 TCP 방식을 이용한 장치에서 진행되어지며, 사용 가스는 CHF3와 C4F8의 혼합 가스를 사용한다.
상기 C4F8은 식각반응중 폴리머(Polymer) 생성에 직접적인 영향을 주는 가스로서 작용하며, 주요 식각 반응은 CHF3에 의해서 일어나게 되며 C4F8없이도 가능하다.
그리고 사용 가스 유량은 CHF3가스의 경우 20 ~ 60sccm 범위의 유량을 사용하고, C4H8가스는 3 ~ 20sccm 범위의 유량을 사용한다.
한편, 상기 두 가스의 유량비 CHF3/C4F8는 8 ~ 12의 값을 적용하고, RF 파워의범위는 구조에 따라서 상부전극(Top Electrode)의 경우 800 ~ 1500W의 수준을 사용하며, 하부전극(Bottom Electrode)에는 1000 ~ 2000W 의 수준을 사용한다.
또한 압력은 1mT ~ 20mT를 사용한다.
도 2c에 도시한 바와같이 상기 콘택홀(24)을 형성한 후, 상기 포토레지스트(23)를 제거한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 식각시 기판에 대한 선택비가 우수하여 미세한 홀 및 종횡비(Aspect Ratio)가 홀에서도 공정 적용이 가능하다.
둘째, 저압에서 고밀도 플라즈마로 식각함으로써 식각률이 높고, 반응 챔버(Chamber) 구조가 간단하며, 플라즈마를 넓고 균일하게 형성할 수 있고, 대구경화에 적용할 수 있다.

Claims (4)

  1. 기판상에 절연막을 형성하는 단계;
    상기 절연막상에 선택적으로 마스크층을 형성하는 단계;
    상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CHF3의 혼합가스로 상기 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 CHF3가스는 30 ~ 100sccm 범위의 유량을 사용하고, CxFy 가스는 3 ~ 40sccm 범위의 유량을 사용함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 CHF3와 CxFy의 유량비는 8 ~ 12임을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 고밀도 플라즈마 장비를 사용할 때 RF 파워는 상부전극은 800 ~ 2000W를 적용하고, 하부전극은 1000 ~ 2000W를 적용하며, 압력은 1mT ~ 20mT를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019970050953A 1997-10-02 1997-10-02 반도체소자의콘택홀형성방법 KR100317310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050953A KR100317310B1 (ko) 1997-10-02 1997-10-02 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050953A KR100317310B1 (ko) 1997-10-02 1997-10-02 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19990030642A true KR19990030642A (ko) 1999-05-06
KR100317310B1 KR100317310B1 (ko) 2002-02-19

Family

ID=37531777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050953A KR100317310B1 (ko) 1997-10-02 1997-10-02 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100317310B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502993B1 (ko) 2022-04-02 2023-02-23 박병화 반도체 소자 소켓용 홀 성형 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106922A (ja) * 1990-08-27 1992-04-08 Hitachi Ltd ドライエツチング方法

Also Published As

Publication number Publication date
KR100317310B1 (ko) 2002-02-19

Similar Documents

Publication Publication Date Title
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US8809199B2 (en) Method of etching features in silicon nitride films
US6686295B2 (en) Anisotropic etch method
KR100388570B1 (ko) 고 종횡비 개구를 형성하는 방법
JPS6252455B2 (ko)
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
JP2988455B2 (ja) プラズマエッチング方法
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR100311487B1 (ko) 산화막식각방법
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100236089B1 (ko) 반도체 소자의 콘택홀 형성방법
JP3160389B2 (ja) ドライエッチング方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
CN117096102B (zh) 一种干法刻蚀通孔的方法
JP2003059907A (ja) 反射防止膜のエッチング方法
TWI249202B (en) Dielectric etching method to prevent photoresist damage and bird's beak
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100769149B1 (ko) 반도체 소자 형성방법
KR19980038427A (ko) 콘택 형성방법
KR100511929B1 (ko) 반도체 장치의 콘택홀 형성방법_
KR19990047250A (ko) 반도체장치의 절연막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000711

Effective date: 20010730

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee