KR19990029460A - 액정 디스플레이 구동용 반도체장치 - Google Patents
액정 디스플레이 구동용 반도체장치 Download PDFInfo
- Publication number
- KR19990029460A KR19990029460A KR1019980036115A KR19980036115A KR19990029460A KR 19990029460 A KR19990029460 A KR 19990029460A KR 1019980036115 A KR1019980036115 A KR 1019980036115A KR 19980036115 A KR19980036115 A KR 19980036115A KR 19990029460 A KR19990029460 A KR 19990029460A
- Authority
- KR
- South Korea
- Prior art keywords
- operational amplifier
- switching means
- input terminal
- voltage
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명의 목적은, 회로 내에서 리셋시간을 줄이는 것이며, 이러한 목적은, 리셋 시에, 스위치들에 의해 전체회로로부터 연산증폭기를 분리하고, 이 리셋동작 종료 후에는, 소망의 출력을 획득하기 위해, 연산증폭기를 회로에 다시 접속하는 것에 의해 성취된다. 따라서, 리셋동작을, 연산증폭기가 전체회로로부터 분리된 상태로 행해서, 연산증폭기의 출력을 안정화하는데 필요한 시간과 무관하게 리셋시간을 설정할 수 있다. 그래서, 이 리셋시간을 종래 기술의 예에서 보다 단축시킬 수 있으며, 이 출력을 액정을 구동하기 위해 사용하는 경우, 실제 구동시간을 증가시킬 수 있다.
Description
본 발명은 구동신호를 출력하는 구동회로에 관한 것으로, 특히, 액정을 구동하는 액정 디스플레이 구동용 반도체장치에 관한 것이다.
현재, 액정패널 내에 어드레스용의 박막 트랜지스터(TFTs; Thin-Film Transistor)를 매트릭스에 내장하는 것에 의해, 표시를 실현하는 TFT액티브-매트릭스형 액정표시장치가, 매트릭스형 액정표시장치의 주류이다. TFT액티브-매트릭스형 액정표시장치를 구동시키기 위해, 화상신호를 송출하는 소스 드라이버와, 선 순차주사를 행하기 위해 주사신호를 송출하는 게이트 드라이버를 사용하고 있다.
게이트 드라이버는, 신호변환회로를 매개해서 화상신호로부터 생성되는 행 전극주사를 위한 타이밍신호에 따라서, TFTs의 게이트전극에 전압을 인가하는 장치이다. 1수평간격(주사간격)을 H로 하면, 게이트 드라이버는, H를 펄스 폭으로 하는 주사신호를 1행마다 주사전극에 인가하고, 패널상의 TFTs를 행마다 순차 온상태로 설정한다. 여기에서, 1수평간격(주사간격) H는, 행 전극들의 1프레임(전 주사간격)을 T로, 행 전극 수를 N으로 하면, H=T/N으로 부여된다고 하겠다. 화상신호는, 신호변환회로와 γ-보정회로에 의해, 액정의 전압-투과율 특성에 응하는 교류구동신호로 변환되며, 소스 드라이버에 의해 온상태로 된 TFTs를 매개해서 액정에 인가된다. 이 동작을 모든 행 전극들에 대해 반복하는 것에 의해, 모든 화소의 액정에 적절한 전압을 인가할 수 있다.
상술한 동작을 모든 행에 대해 반복하는 시간간격이 1프레임이다. 그러나, 1프레임 간격 T는, 사용자가 선 순차주사를 인식할 수 없는 시간간격 이여야 하며, 1수평간격 H는, 액정의 용량에 걸쳐있는 전압이 소스 드라이버에 의해 인가되는 전압으로 되는 시간간격보다 길어야만 한다.
TFT액티브-매트릭스형 액정표시장치에 있어서, 그레이-레벨(gray-level) 표시는 액정에 인가하는 전압을 변화하는 것에 의해 실현된다. 상하의 편광판과 이 편광판들 사이에 끼워진 액정의 전기적 광학특성에 의해, 액정에 인가된 전압에 따라서 광의 투과율이 변화한다. 이 때문에, 액정패널의 배후의 백라이트로부터 액정패널을 투과하는 광의 명암(톤)은, 액정에 인가되는 전압에 의해 결정된다.
근래, TFT액티브-매트릭스형 액정표시장치의 색의 개발(멀티-톤)과 고정밀화가 진행되고 있다.
액정의 전압-투과율 특성에 의하면, 투과율이 중간레벨인 경우, 전압의 작은 변화에 대해서 투과율이 크게 변화한다. 멀티-톤 표시를 실현하기 위해서는, 액정이 기대되는 투과율을 가지도록, 높은 정확도로 전압을 액정층에 인가해야만 한다.
소스 드라이버들의 출력에 사용되고 있는 연산증폭기의 오프셋 전압은, 동일 칩내에서도 수 mV의 범위를 나타낸다. 패널에 동일 톤을 표시하는 경우, 액정의 전압-투과율 특정에 따라서, 각 화소에 전압을 인가하는 소스 드라이버 내의 각 연산증폭기의 오프셋 전압이 다르게 발생하면, 화소 사이에 오프셋 전압만큼 다른 전압이 인가되기 때문에, 액정의 투과율에 차이가 생길 것이다. 톤 수가 많은 경우는, 액정의 투과율의 약간의 차이가 표시장치에 있어서 톤의 차이로서 나타나며, 이것에 의해, 표시장치의 품질이 악화된다. 따라서, 멀티-톤 표시는, 오프셋 전압을 무시할 수 있는 정확도를 필요로 한다.
도 1에 도시된 것은, 스위치드(switched) 커패시터형 D/A(디지털-투-아날로그)변환기의 회로이며, 이것은, 아날로그 입력으로서 V1 및 V2와 기준 전압 Vr과; 정극의 입력단자가 기준전원전압 Vr과 접속된 연산증폭기 D1과; 연산증폭기 D1의 부극의 입력단자와 전원 V1 및 V2와의 사이에 각각 병렬로 접속된 nC의 용량을 구비하는 커패시터 C1 및 (α-n)C의 용량을 구비하는 커패시터 C2와; 연산증폭기 D1의 부극의 입력단자와 출력단자 사이에 접속된 αC의 용량을 구비하는 커패시터 C3과; 전원 V1과 연산증폭기 D1에 접속되지 않은 커패시터 C1측과의 사이에 설치된 스위치 SW1과; 전원 V2와 연산증폭기 D1에 접속되지 않은 커패시터 C1측과의 사이에 직렬로 접속된 스위치 SW2 및 SW3과; V2에 접속되지 않은 스위치 SW2측과 연산증폭기 D1의 정극의 입력단자와의 사이에 설치된 스위치 SW4와; 연산증폭기 D1의 부극의 입력단자와 출력단자와의 사이에 커패시터 C3과 병렬로 설치된 스위치 SW8; 및 연산증폭기 D1의 출력단자와 접속되며, 외부부하(도시되지 않음)와의 접속을 단절하기 위한 스위치 SW9로 구성되어 있다. 또, 커패시터 C2는 스위치 SW2를 매개해서 V2에 접속되어 있다.
이하에서는, 상술한 것과 같이 구성된 회로의 동작에 관해서 설명한다.
우선, 스위치 SW9를 오프상태로 설정해서, 본 회로와 외부부하(도시되지 않음)를 분리해서, 이 회로가 리셋동작시에 외부로부터 영향을 받지 않도록 한다.
다음으로, 스위치 SW1과 SW2를 오프상태로 설정하고, 스위치 SW3, SW4 및, SW8을 온상태로 각각 설정하며, 여기에서 연산증폭기 D1이 전압 폴로어로서 기능해서, 이상적으로는, 연산증폭기 D1의 부극의 입력단자의 전위가, 정극의 입력단자의 전압 Vr과 동일하게 되어서, 회로의 리셋이 행해진다.
리셋이 종료한 후, 스위치 SW1 및 SW2를 온 상태로 설정하고, 스위치 SW3, SW4 및, SW8을 오프상태로 설정하며, 회로의 출력이 되는, 외부로의 출력준비동작 Vout=2Vr-V2-n(V1-V2)/α을 행한다.
그 후, 스위치 SW9를 온상태로 설정하면, 상술한 출력준비 Vout=2Vr-V2-n(V1-V2)/α이 외부로 출력되어서, 외부부하에 가해진다.
상술한 종래 장치의 리셋에 있어서는, 연산증폭기를 전압 폴로어로서 기능을 하게 하며, 이것에 의해 리셋동작이 행해지기 때문에, 이러한 방식에서는 회로내의 가벼운 부하에 대해서 링잉이 쉽게 발생할 수 있다.
도 2에 도시하듯이, 상술한 종래의 회로에서는, 리셋동작 개시로부터 연산증폭기의 부극의 입력단자의 전위가 안정화될 때까지 2∼3㎲의 간격이 있다.
근래, 액정표시장치에서는, 대형화, 고정밀화가 진행됨과 함께, 액정을 구동시키기 위한 시간간격의 단축화가 요구되고 있다.
리셋에 필요한 시간간격을 2∼3㎲로 요구하는 장치를 대형화 또는 고정밀화의 액정표시장치에 사용하는 경우는, 전위가 안정화되기 전에 소자에 대한 구동시간이 종료해 버리며, 그래서, 소망의 전압을 액정에 인가할 수 없다. 이러한 실패는 의도하는 표시와 다른 표시가 행해져 버릴 우려가 있다.
본 발명의 목적은, 회로내의 리셋시간을 단축할 수 있는 구동방법 뿐만 아니라, 구동회로, 액정구동용 반도체장치를 제공하는데 있다.
도 1은 종래의 액정구동용 반도체장치의 구성의 일 예를 나타내는 회로도이며;
도 2는 도 1에 도시한 회로에서의 리셋 동안, 연산증폭기의 부극 입력단자에서의 전위의 변화를 도시하며;
도 3은 본 발명에 따른 액정구동용 반도체장치의 일 실시형태를 나타내는 회로도이며;
도 4는 도 3에 도시한 회로에서의 리셋 동안, 연산증폭기의 부극 입력단자에서의 전위의 변화를 도시한다.
본 발명에서는, 리셋을 행하는 경우, 연산증폭기를 스위칭 수단에 의해 전체회로로부터 분리한다. 그리고 나서, 리셋이 종료한 후, 다시 연산증폭기를 회로에 접속해서, 소망의 출력을 획득한다.
본 발명의 상기 및 다른 목적들, 특징 및, 이점들은, 본 발명의 바람직한 실시형태들의 실시예들을 설명하는 첨부도면에 기초한 다음의 설명에서부터 분명해질 것이다.
이하에서, 본 발명의 일 실시형태를 첨부도면들을 참고해서 설명한다.
도 3에 도시하듯이, 본 실시형태는, 아날로그 입력으로서의 제 1의 전원 V1 및 제 2의 전원 V2와 기준전원전압 Vr과; 정극의 입력단자가 기준전원전압 Vr과 접속된 연산증폭기 D1과; 연산증폭기 D1의 부극의 입력단자와 V1과의 사이에 접속된 nC의 용량을 구비하는 제 1의 커패시터 C1과; 연산증폭기 D1의 부극의 입력단자와 V2와의 사이에 접속된 (α-n)C의 용량을 구비하는 제 2의 커패시터 C2와; 연산증폭기 D1의 부극의 입력단자와 출력단자와의 사이에 접속된 αC의 용량을 구비하는 제 3의 커패시터 C3과; V1과 연산증폭기 D1에 접속되지 않은 커패시터 C1측과의 사이에 설치된 제 1의 스위칭수단인 스위치 SW1과; V2와 연산증폭기 D1에 접속되지 않은 커패시터 C2측과의 사이에 설치된 제 2의 스위칭수단인 스위치 SW2와; 연산증폭기 D1에 접속되지 않은 커패시터 C1측을 연산증폭기 D1과 접속되어 있지 커패시터 C2측과 접속하기 위한 제 3의 스위칭수단인 스위치 SW3과; V2에 접속되지 않은 스위치 SW2측과 연산증폭기 D1의 정극의 입력단자를 접속하기 위한 제 4의 스위칭수단인 스위치 SW4와; 연산증폭기 D1에 접속된 커패시터 C2측과 연산증폭기 D1의 정극의 입력단자와의 사이에 설치된 제 5의 스위칭수단인 스위치 SW5와; 연산증폭기 D1의 출력단자와 연산증폭기 D1의 부극의 입력단자에 접속되지 않은 커패시터 C3측과의 사이에 설치된 제 6의 스위칭수단인 스위치 SW6과; 연산증폭기 D1의 정극의 입력단자와 출력단자를 접속하기 위한 제 7의 스위칭수단인 스위치 SW7과; SW6을 매개해서 연산증폭기 D1의 출력단자와 접속되며, 외부부하(도시되지 않음)와의 접속을 단절하기 위한 스위치 SW9로 이루어져 있다.
이하에서, 상술한 구성으로 되어 있는 회로의 동작에 관해서 설명한다.
우선, 회로의 리셋동작을 행하지만, 이 동작을 위해, 먼저, 스위치 SW6과 SW9를 오프상태로 설정하고, 이것에 의해, 연산증폭기 D1을 전체회로에서 분리해서, 연산증폭기 D1의 출력이 리셋동작에 어떠한 영향도 미치지 않도록 하며, 덧붙여, 본 회로와 외부부하(도시하지 않음)를 분리해서 리셋동작에 외부의 영향이 미치지 않도록 한다.
다음으로, 스위치 SW1과 SW2를 오프상태로 설정하고, 스위치 SW3-SW5 및 SW7을 온상태로 각각 설정하며, 이 때, 각 커패시터들 C1-C3의 양단자들이 기준전원전압 Vr로 고정되고, 커패시터가 강제적으로 리셋 된다.
리셋동작 종료 후, 스위치 SW3-SW5 및 SW7을 각각 오프상태로 설정하고, 스위치 SW1과 SW2를 온상태로 설정하는 것에 의해, 전원 V1의 전위를 커패시터 C1에 인가하고, 전원 V2의 전위를 커패시터 C2에 인가해서, 회로의 출력준비가 행해진다.
그리고 나서, 스위치 SW6과 SW9를 온상태로 설정해서, 회로출력으로서, Vout=2Vr-V2-n(V1-V2)/α를 출력해서, 외부부하로 인가한다.
본 실시형태에서는, 리셋을 행하는 경우, 스위치 SW6에 의해 연산증폭기 D1이 전체회로로부터 분리된 상태로 되어 있으며, 그래서, 연산증폭기 D1의 출력이 안정화되는데 필요한 시간과는 무관하게 리셋시간이 설정될 수 있다.
도 4에 도시하듯이, 본 실시형태에서는, 리셋동작의 개시로부터 연산증폭기 D1의 부극의 입력단자의 전위가 안정할 때까지 1㎲이하의 시간에서 끝나며, 또한, 연산증폭기 D1의 출력단자에 스위치 SW6이 설치되어 있는 것에 의해, 연산증폭기 D1에 걸리는 부하가 크게되며, 이것에 의해, 링잉의 발생이 억제된다.
상술한 것과 같이 구성된 상기 회로는 액정표시장치를 구동하는데 사용된다.
본 발명의 바람직한 실시형태를 특정용어를 사용해서 설명하지만, 이러한 설명은 단지 서술적인 목적이며, 다음의 청구범위의 사상 또는 범위를 벗어나지 않고 변화 및 변경들이 만들어질 수 있다는 것을 이해할 수 있다.
본 발명의 구성에 의해, 연산증폭기가 전체회로로부터 분리되어서 리셋이 행해지고, 리셋시간이 연산증폭기의 출력을 안정화하는데 필요한 시간과 무관하게 설정되므로, 종래의 것에 비해서 리셋시간이 단축되고, 상기 출력이 액정을 구동시키는 때의 실질적인 구동시간이 길어진다.
그래서, 종래, 충분히 구동시킬 수 없었던 액정에서도 구동이 가능하게 되었다.
또한, 연산증폭기의 출력단자에 스위칭 수단들을 접속한 경우는, 연산증폭기에 걸리는 부하가 크게 되어서, 링잉이 억제된다.
Claims (12)
- 미리 정해진 전압들이 인가되는 제 1 및 제 2의 커패시터들과;상기 제 1 및 제 2의 커패시터들을 매개해서, 일방의 입력단자에 기준전압이 인가되고, 상기 정해진 전압들이 타방의 입력단자에 인가되는 경우, 미리 결정된 동작을 실행하고 상기 동작의 결과를 출력하는 연산증폭기; 및리셋동작 동안, 상기 연산증폭기를 상기 회로를 구동하기 위한 다른 기능과 분리하는 스위칭수단들을 포함하는 구동회로.
- 제 1항에 있어서, 상기 미리 정해진 전압을 상기 제 1 및 제 2의 커패시터들을 매개해서 일방의 입력단자에 인가한 경우, 상기 연산증폭기가 상기 기준전원전압, 상기 제 1 및 제 2의 커패시터들의 용량 및, 타방의 입력단자에 인가되는 전압에 기초해서 동작을 실행하는 것을 특징으로 하는 구동회로.
- 미리 정해진 전압들이 인가되는 제 1 및 제 2의 커패시터들과;상기 제 1 및 제 2의 커패시터들을 매개해서, 일방의 입력단자에 기준전압이 인가되고, 상기 정해진 전압들이 타방의 입력단자에 인가되는 경우, 미리 결정된 동작을 실행하고 상기 동작의 결과를 출력하는 연산증폭기와;상기 연산증폭기에 인가되는 전압을 구비하는 신호가 입력되는 제 1 및 제 2의 전원단자들과;상기 연산증폭기의 부극의 입력단자와 출력단자와의 사이에 접속된 제 3의 커패시터와;상기 제 1의 전원단자와 상기 제 1의 커패시터와의 사이에 설치된 제 1의 스위칭수단과;상기 제 2의 전원단자와 상기 제 2의 커패시터와의 사이에 설치된 제 2의 스위칭수단과;상기 연산증폭기에 접속되지 않은 상기 제 1의 커패시터 측과 상기 연산증폭기에 접속되지 않은 상기 제 2의 커패시터 측을 접속하는 제 3의 스위칭수단과;상기 제 2의 전원단자에 접속되지 않은 상기 제 2의 스위칭수단 측과 상기 연산증폭기의 정극의 입력단자를 접속하는 제 4의 스위칭수단과;상기 제 2의 커패시터와 상기 연산증폭기의 정극의 입력단자와의 사이에 설치된 제 5의 스위칭수단과;상기 연산증폭기의 출력단자와 상기 제 3의 커패시터와의 사이에 설치된 제 6의 스위칭수단; 및상기 연산증폭기의 정극의 입력단자와 출력단자를 접속하는 제 7의 스위칭수단을 포함하는 구동회로.
- 제 3항에 있어서, 상기 미리 정해진 전압을 상기 제 1 및 제 2의 커패시터들을 매개해서 일방의 입력단자에 인가하는 경우, 상기 연산증폭기가 상기 기준전원전압, 상기 제 1 및 제 2의 커패시터들의 용량 및, 타방의 입력단자에 인가되는 전압에 기초해서 동작을 실행하는 것을 특징으로 하는 구동회로.
- 제 3항의 구동회로에 있어서,상기 제 1, 2 및, 6의 스위칭수단을 개방상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 접속상태로 각각 설정하는 것에 의해, 상기 구동회로를 리셋 시키는 단계; 및상기 리셋동작을 종료한 후, 상기 제 1, 2 및, 6의 스위칭수단을 접속상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 개방상태로 각각 설정하는 것에 의해, 상기 연산증폭기로부터 소망의 전압을 출력하는 단계를 포함하는 구동회로의 구동방법.
- 제 4항의 구동회로에 있어서,상기 제 1, 2 및, 6의 스위칭수단을 개방상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 접속상태로 각각 설정하는 것에 의해, 상기 구동회로를 리셋 시키는 단계; 및상기 리셋동작을 종료한 후, 상기 제 1, 2 및, 6의 스위칭수단을 접속상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 개방상태로 각각 설정하는 것에 의해, 상기 연산증폭기로부터 소망의 전압을 출력하는 단계를 포함하는 구동회로의 구동방법.
- 액정을 구동하기 위해 미리 정해진 전압이 인가되는 제 1 및 제 2의 커패시터들과;상기 제 1 및 제 2의 커패시터들을 매개해서, 일방의 입력단자에 기준전압이 인가되고, 타방의 입력단자에 상기 정해진 전압들이 인가되는 경우, 미리 결정된 동작을 행하고, 상기 동작의 결과를 상기 액정으로 출력하는 연산증폭기; 및리셋동작 동안, 상기 연산증폭기를 상기 회로를 구동하기 위한 다른 기능으로부터 분리하는 스위칭수단들을 포함하는 액정구동용 반도체장치.
- 제 7항에 있어서, 상기 미리 정해진 전압을 상기 제 1 및 제 2의 커패시터들을 매개해서 일방의 단자에 인가한 경우, 상기 연산증폭기가 상기 기준전원전압, 상기 제 1 및 제 2의 커패시터들의 용량 및, 타방의 입력단자에 인가되는 전압에 기초해서 동작을 실행하는 것을 특징으로 하는 액정구동용 반도체장치.
- 액정을 구동하기 위해 미리 정해진 전압들이 인가되는 제 1 및 제 2의 커패시터들과;상기 제 1 및 제 2의 커패시터들을 매개해서, 일방의 입력단자에 기준전압이 인가되고, 상기 정해진 전압들이 타방의 입력단자에 인가되는 경우, 미리 결정된 동작을 실행하고 상기 동작의 결과를 상기 액정으로 출력하는 연산증폭기와;상기 연산증폭기에 인가되는 전압을 구비하는 신호들이 입력되는 제 1 및 제 2의 전원단자들과;상기 연산증폭기의 부극의 입력단자와 출력단자와의 사이에 접속된 제 3의 커패시터와;상기 제 1의 전원단자와 상기 제 1의 커패시터와의 사이에 설치된 제 1의 스위칭수단과;상기 제 2의 전원단자와 상기 제 2의 커패시터와의 사이에 설치된 제 2의 스위칭수단과;상기 연산증폭기에 접속되지 않은 상기 제 1의 커패시터 측과 상기 연산증폭기에 접속되지 않은 상기 제 2의 커패시터 측을 접속하는 제 3의 스위칭수단과;상기 제 2의 전원단자에 접속되지 않은 상기 제 2의 스위칭수단 측과 상기 연산증폭기의 정극의 입력단자를 접속하는 제 4의 스위칭수단과;상기 제 2의 커패시터와 상기 연산증폭기의 정극의 입력단자와의 사이에 설치된 제 5의 스위칭수단과;상기 연산증폭기의 출력단자와 상기 제 3의 커패시터와의 사이에 설치된 제 6의 스위칭수단; 및상기 연산증폭기의 정극의 입력단자와 출력단자를 접속하는 제 7의 스위칭수단을 포함하는 액정구동용 반도체장치.
- 제 9항에 있어서, 상기 미리 정해진 전압을 상기 제 1 및 제 2의 커패시터들을 매개해서 일방의 단자에 인가한 경우, 상기 연산증폭기가 상기 기준전원전압, 상기 제 1 및 제 2의 커패시터들의 용량 및, 타방의 입력단자에 인가되는 전압에 기초해서 동작을 실행하는 것을 특징으로 하는 액정구동용 반도체장치.
- 제 9항의 액정구동용 반도체장치에 있어서,상기 제 1, 2 및, 6의 스위칭수단을 개방상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 접속상태로 각각 설정하는 것에 의해, 상기 액정구동용 반도체장치를 리셋 시키는 단계; 및상기 리셋동작을 종료한 후, 상기 제 1, 2 및, 6의 스위칭수단을 접속상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 개방상태로 각각 설정하는 것에 의해, 상기 연산증폭기로부터 소망의 전압을 출력하는 단계를 포함하는 액정구동용 반도체장치의 구동방법.
- 제 10항의 액정구동용 반도체장치에 있어서,상기 제 1, 2 및, 6의 스위칭수단을 개방상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 접속상태로 각각 설정하는 것에 의해, 상기 액정구동용 반도체장치를 리셋 시키는 단계; 및상기 리셋동작을 종료한 후, 상기 제 1, 2 및, 6의 스위칭수단을 접속상태로 각각 설정하고, 상기 제 3, 4, 5 및, 7의 스위칭수단을 개방상태로 각각 설정하는 것에 의해, 상기 연산증폭기로부터 소망의 전압을 출력하는 단계를 포함하는 액정구동용 반도체장치의 구동방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246743A JP3031312B2 (ja) | 1997-09-11 | 1997-09-11 | ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法 |
| JP9-246743 | 1997-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029460A true KR19990029460A (ko) | 1999-04-26 |
| KR100310626B1 KR100310626B1 (ko) | 2001-12-17 |
Family
ID=17153001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036115A KR100310626B1 (ko) | 1997-09-11 | 1998-09-02 | 액정 디스플레이 구동용 반도체장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6323848B1 (ko) |
| JP (1) | JP3031312B2 (ko) |
| KR (1) | KR100310626B1 (ko) |
| CN (1) | CN1102811C (ko) |
| TW (1) | TW424216B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004514948A (ja) * | 2000-11-30 | 2004-05-20 | トムソン ライセンシング ソシエテ アノニム | ディスプレイにおける明るさを均一にする方法及び装置 |
| US20030193485A1 (en) * | 2002-04-10 | 2003-10-16 | Da Cunha John M. | Active display system |
| DE10303427A1 (de) * | 2002-02-06 | 2003-10-16 | Nec Corp Tokio Tokyo | Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät |
| EP1577870B1 (en) * | 2002-12-27 | 2010-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device using the same |
| JP4159935B2 (ja) * | 2003-03-25 | 2008-10-01 | 三菱電機株式会社 | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 |
| KR101089050B1 (ko) * | 2003-05-14 | 2011-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9024884B2 (en) | 2003-09-02 | 2015-05-05 | Apple Inc. | Touch-sensitive electronic apparatus for media applications, and methods therefor |
| KR101182300B1 (ko) * | 2005-09-06 | 2012-09-20 | 엘지디스플레이 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| JP5189147B2 (ja) * | 2010-09-02 | 2013-04-24 | 奇美電子股▲ふん▼有限公司 | ディスプレイ装置及びこれを有する電子機器 |
| US8476975B2 (en) * | 2011-11-02 | 2013-07-02 | Himax Technologies Limited | Operational amplifying device |
| TWI595471B (zh) * | 2013-03-26 | 2017-08-11 | 精工愛普生股份有限公司 | 放大電路、源極驅動器、光電裝置及電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6434019A (en) | 1987-07-30 | 1989-02-03 | Toshiba Corp | D/a conversion circuit |
| JP3520131B2 (ja) * | 1995-05-15 | 2004-04-19 | 株式会社東芝 | 液晶表示装置 |
| JPH10282931A (ja) * | 1997-04-01 | 1998-10-23 | Toshiba Microelectron Corp | 液晶駆動回路及び液晶表示装置 |
| JP3486742B2 (ja) * | 1997-11-27 | 2004-01-13 | 株式会社ヒューネット | 液晶ディスプレイ用バックライト |
-
1997
- 1997-09-11 JP JP9246743A patent/JP3031312B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-31 TW TW087114399A patent/TW424216B/zh not_active IP Right Cessation
- 1998-09-02 KR KR1019980036115A patent/KR100310626B1/ko not_active IP Right Cessation
- 1998-09-04 US US09/148,117 patent/US6323848B1/en not_active Expired - Lifetime
- 1998-09-10 CN CN98119235A patent/CN1102811C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW424216B (en) | 2001-03-01 |
| JP3031312B2 (ja) | 2000-04-10 |
| JPH1185112A (ja) | 1999-03-30 |
| CN1102811C (zh) | 2003-03-05 |
| KR100310626B1 (ko) | 2001-12-17 |
| CN1212523A (zh) | 1999-03-31 |
| US6323848B1 (en) | 2001-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224351B2 (en) | Liquid crystal display and driving device thereof | |
| KR100432599B1 (ko) | 비디오장치 | |
| EP0731440B1 (en) | Data line drivers with common reference ramp for a display device | |
| KR100430100B1 (ko) | 액정표시장치의 구동방법 | |
| US20080030494A1 (en) | Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same | |
| KR20020036941A (ko) | 표시 구동기 및 그것을 사용한 표시 장치 | |
| US20080158126A1 (en) | Liquid crystal display and driving method thereof | |
| KR100310626B1 (ko) | 액정 디스플레이 구동용 반도체장치 | |
| KR20060105490A (ko) | 샘플 홀드 회로 및 반도체 장치 | |
| KR100406616B1 (ko) | 액정 표시 장치 | |
| US4779956A (en) | Driving circuit for liquid crystal display | |
| US5252956A (en) | Sample and hold circuit for a liquid crystal display screen | |
| US5251051A (en) | Circuit for driving liquid crystal panel | |
| JP3097612B2 (ja) | 液晶駆動用半導体装置 | |
| KR20070028063A (ko) | 액정 표시 장치 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| KR20060061835A (ko) | 액티브 매트릭스 디스플레이 장치 | |
| KR100522855B1 (ko) | 대면적 고해상도 액정표시장치의 구동방법 및 구동회로 | |
| JPH07281639A (ja) | アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ | |
| KR20060131390A (ko) | 표시 장치, 표시 장치의 구동 장치 및 집적 회로 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| US20060044248A1 (en) | Display panel driving circuit | |
| KR100366315B1 (ko) | 액정표시장치의 저전력 소스 구동회로 및 구동방법 | |
| KR100443248B1 (ko) | 전압 레벨 안정화를 위한 액정 표시 장치 | |
| KR0141796B1 (ko) | 엘씨디의 동시다중 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |