KR19990029447A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- KR19990029447A KR19990029447A KR1019980036059A KR19980036059A KR19990029447A KR 19990029447 A KR19990029447 A KR 19990029447A KR 1019980036059 A KR1019980036059 A KR 1019980036059A KR 19980036059 A KR19980036059 A KR 19980036059A KR 19990029447 A KR19990029447 A KR 19990029447A
- Authority
- KR
- South Korea
- Prior art keywords
- carrier tape
- resin
- semiconductor chip
- frame portion
- resin frame
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000011347 resin Substances 0.000 claims abstract description 132
- 229920005989 resin Polymers 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims description 23
- 238000007789 sealing Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 9
- 239000000047 product Substances 0.000 description 22
- 238000001179 sorption measurement Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 239000012467 final product Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
Abstract
반도체 칩이 상부에 탑재된 캐리어 테이프를 가지는 반도체 장치에 있어서, 반도체 칩이 수지로 밀봉되고, 수지 프레임 부분이 캐리어 테이프의 외주부에 형성된다. 이에 의해, 캐리어 테이프의 반송 동안 캐리어 테이프가 캐리어 테이프의 형태를 일정하게 유지하면서 반송되게 된다.In a semiconductor device having a carrier tape on which a semiconductor chip is mounted, the semiconductor chip is sealed with a resin, and a resin frame portion is formed in the outer peripheral portion of the carrier tape. Thereby, the carrier tape is conveyed while keeping the form of a carrier tape constant during conveyance of a carrier tape.
Description
본 발명은 캐리어 테이프와 같은, 약한 강도를 갖는 기판을 사용하는 반도체 장치, 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the semiconductor device using the board | substrate with weak strength, such as a carrier tape, and its manufacturing method.
칩 사이즈 패키지 (chip size package ; CSP) 와 같은, 캐리어 테이프 기판을 사용하는 반도체 장치에서는, 일반적으로, 반도체 칩이 공지의 트랜스퍼(transfer) 방식을 사용해서 수지로 밀봉된다.In a semiconductor device using a carrier tape substrate, such as a chip size package (CSP), a semiconductor chip is generally sealed with a resin using a known transfer method.
종래의 반도체 장치에서는, 얇은 두께를 갖는 캐리어 테이프가 캐리어 테이프 기판으로서 사용된다. 따라서, 그 반도체 장치는 필연적으로 약한 강도를 가지게 된다. 또한, 반도체 칩을 밀봉하는 수지가 비교적 무겁기 때문에, 캐리어 테이프를 수평 방향으로 유지하는 것이 어렵다.In a conventional semiconductor device, a carrier tape having a thin thickness is used as a carrier tape substrate. Therefore, the semiconductor device inevitably has a weak strength. In addition, since the resin sealing the semiconductor chip is relatively heavy, it is difficult to keep the carrier tape in the horizontal direction.
따라서, 캐리어 테이프를 취급할 때에는 매우 주의해야 한다. 또, 핀셋이 사용되는 경우에도, 캐리어 테이프를 부주의하게 취급함으로서, 제품 낙하 또는 손상에 기인한 불량이 발생하게 된다.Therefore, great care must be taken when handling the carrier tape. In addition, even when tweezers are used, inadequate handling of the carrier tape causes a defect due to product dropping or damage.
한편, 캐리어 테이프가, 핀셋을 사용하지 않고, 흡착 (absorption) 또는 클램프 (clamp) 에 의해 자동적으로 반송될 때에도, 수지 및 캐리어 테이프 사이의 계면 (interface) 에서 박리 (peeling) 가 일어난다. 이는 흡착이 불충분할 뿐만 아니라, 균형이 불안정해지기 때문이다.On the other hand, even when the carrier tape is automatically conveyed by adsorption or clamp without using tweezers, peeling occurs at an interface between the resin and the carrier tape. This is because not only adsorption is insufficient, but also the balance becomes unstable.
더욱이, 제품이 클램프 (clamp) 될 때, 캐리어 테이프의 형태를 일정하게 유지한 상태로 캐리어 테이프를 반송하기가 어렵다. 이는 캐리어 테이프의 변형, 및 수지와 캐리어 테이프 사이의 계면에서의 박리의 원인이 된다.Moreover, when the product is clamped, it is difficult to convey the carrier tape while keeping the form of the carrier tape constant. This causes deformation of the carrier tape and peeling at the interface between the resin and the carrier tape.
따라서, 본 발명의 목적은 제품의 성능을 안정적으로 유지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a semiconductor device and a method for manufacturing the same, which can stably maintain the performance of a product.
본 발명의 또다른 목적은 생산성이 우수한 반도체 장치 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor device having excellent productivity and a method of manufacturing the same.
본 발명에 따르면, 반도체 장치는 반도체 칩이 탑재되는 캐리어 테이프를 가지고 있다. 이 경우, 반도체 칩을 보호하기 위해 수지 부분이 반도체 칩을 밀봉하거나 덮는다.According to the present invention, a semiconductor device has a carrier tape on which a semiconductor chip is mounted. In this case, the resin portion seals or covers the semiconductor chip to protect the semiconductor chip.
또한, 수지 프레임 부분이 캐리어 테이프의 외주부에 위치된다. 여기서, 수지 프레임 부분은 캐리어 테이프의 반송 동안 캐리어 테이프의 모양을 일정하게 유지할 수 있도록 위치된다. 이 경우, 수지 프레임 부분이 수지 부분보다 더 두꺼운 것이 바람직하다.Further, the resin frame portion is located at the outer circumference of the carrier tape. Here, the resin frame portion is positioned so that the shape of the carrier tape can be kept constant during the conveyance of the carrier tape. In this case, it is preferable that the resin frame portion is thicker than the resin portion.
좀 더 자세히 설명하면, 수지 프레임 부분은 이미 설명한 바와 같이, 캐리어 테이프의 외주부에 위치된다. 그 결과, 제품의 강도가 크게 향상되게 된다.In more detail, the resin frame portion is located at the outer peripheral portion of the carrier tape, as already described. As a result, the strength of the product is greatly improved.
또한, 수지 프레임 부분은 수지 부분의 형성과 동시에 캐리어 테이프의 외주부에 형성된다. 여기서, 수지 프레임 부분은 수지 부분과 같은 재료로 형성되는 것이 바람직하다. 이와 같이, 생산성이 크게 향상된다.In addition, the resin frame portion is formed at the outer peripheral portion of the carrier tape at the same time as the resin portion is formed. Here, the resin frame portion is preferably formed of the same material as the resin portion. In this way, productivity is greatly improved.
따라서, 캐리어 테이프의 변형에 의해 유발되는, 수지와 캐리어 테이프 사이의 계면에서의 박리가 효과적으로 감소되거나 제거될 수 있다.Therefore, peeling at the interface between the resin and the carrier tape, caused by the deformation of the carrier tape, can be effectively reduced or eliminated.
또한, 수지 밀봉 후, 반송 작업이 크게 향상된다. 따라서, 제조 수율 또는 생산성이 향상 가능하다.Moreover, conveyance operation | work improves significantly after resin sealing. Therefore, manufacturing yield or productivity can be improved.
또한, 수지 프레임 부분의 두께는 반도체 칩을 밀봉하는 수지 부분의 두께보다 더 두껍다. 이에 의해, 수지 밀봉 후 제품을 반송하는 동안에, 제품이 효과적으로 보호될 수 있다.In addition, the thickness of the resin frame portion is thicker than the thickness of the resin portion sealing the semiconductor chip. Thereby, during conveyance of the product after resin sealing, the product can be effectively protected.
도 1a 내지 도 1e 는 종래의 반도체 장치 제조 방법을 나타낸 도면.1A to 1E show a conventional semiconductor device manufacturing method.
도 2a 내지 도 2f 는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타낸 단면도.2A to 2F are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
도 3a 는 도 2a 내지 도 2f 의 제조 방법에 의해 제조된 반도체 장치의 평면도.3A is a plan view of a semiconductor device manufactured by the manufacturing method of FIGS. 2A to 2F.
도 3b 는 도 2a 내지 도 2f 의 제조 방법에 의해 제조된 반도체 장치의 단면도.3B is a cross-sectional view of a semiconductor device manufactured by the manufacturing method of FIGS. 2A to 2F.
도 4a 내지 도 4f 는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타낸 단면도.4A to 4F are cross-sectional views illustrating a method for manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
도 5a 는 도 4a 내지 도 4f 의 제조 방법에 의해 제조된 반도체 장치의 평면도.5A is a plan view of a semiconductor device manufactured by the manufacturing method of FIGS. 4A to 4F.
도 5b 는 도 4a 내지 도 4f 의 제조 방법에 의해 제조된 반도체 장치의 단면도.5B is a cross-sectional view of a semiconductor device manufactured by the manufacturing method of FIGS. 4A to 4F.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
a : 하부 다이 (lower die) j : 플런저 (plunger)a: lower die j: plunger
b : 상부 다이 (upper die) k : 흡착 헤드 (absorption head)b: upper die k: absorption head
c : 반도체 칩 l : 수지c: semiconductor chip l: resin
d : 캐리어 테이프 (carrier tape) m : 수지 프레임 (단면)d: carrier tape m: resin frame (cross section)
e : 게이트 (gate) n : 수지 프레임 (양면)e: gate n: resin frame (both sides)
f : 녹아웃 핀 (knock-out pin) o : 러너 홈 (runner groove)f: knock-out pin o: runner groove
g : 주입 핀 (injection pin) p : 컬 (cull)g: injection pin p: curl
h : 서브 러너 (sub-runner) α : 수지 두께h: sub-runner α: resin thickness
i : 공동 (cavity) β, β´, β˝ : 수지 프레임 두께i: cavity β, β ', β˝: resin frame thickness
먼저, 본 발명의 보다 나은 이해를 위하여, 도 1a 내지 도 1e 를 참조하여, 종래의 반도체 장치의 제조 방법을 설명한다. 그 제조 방법은 본 명세서의 서두에서 언급된 종래의 제조 방법과 동일하다.First, for better understanding of the present invention, a conventional method for manufacturing a semiconductor device will be described with reference to FIGS. 1A to 1E. The manufacturing method is the same as the conventional manufacturing method mentioned at the beginning of the present specification.
도 1a 에 도시된 바와 같이, 캐리어 테이프 (4) 가 하부 다이 (die ; l) 에 세트된다. 예를 들어, 캐리어 테이프 (4) 는 약 50 μm 의 두께를 갖는다. 이 경우, 반도체 칩 (10) (도 1a 에서는 2 개의 칩) 이 캐리어 테이프 (4) 상에 위치된다.As shown in FIG. 1A, the carrier tape 4 is set on the lower die l. For example, the carrier tape 4 has a thickness of about 50 μm. In this case, the semiconductor chip 10 (two chips in FIG. 1A) is located on the carrier tape 4.
계속해서, 도 1b 에 도시된 바와 같이, 수지 밀봉으로 패키지 형태를 형성하기 위해 중간 다이 (2) 및 상부 다이 (3) 가 캐리어 테이프 (4) 상에 세트된다.Subsequently, as shown in FIG. 1B, the intermediate die 2 and the upper die 3 are set on the carrier tape 4 to form a package form with a resin seal.
이 경우, 중간 다이 (2) 는 반도체 칩 (10) 을 덮는 공동 (cavity ; 7) 을 갖는다. 또한, 상부 다이 (3) 는 게이트 (5) 를 통해 공동 (7) 과 연결되는 러너 (runner ; 6) 를 갖는다. 다이 세팅이 완료된 후, 열경화성 수지가 가열되며, 점도가 낮아질 때 수지에 압력이 가해진다.In this case, the intermediate die 2 has a cavity 7 covering the semiconductor chip 10. The upper die 3 also has a runner 6 which is connected to the cavity 7 via the gate 5. After the die setting is completed, the thermosetting resin is heated and pressure is applied to the resin when the viscosity is lowered.
그 후, 도 1c 에 도시된 바와 같이, 수지 (8) 가 러너 (6) 로부터 게이트 (5) 를 통과하여, 공동 (7) 이 채워지게 된다.Thereafter, as shown in FIG. 1C, the resin 8 passes from the runner 6 through the gate 5, and the cavity 7 is filled.
수지 (8) 가 공동 (7) 에 채워진 후, 수지 (8) 는 경화 공정에 따라서 경화된다. 여기서, 도 1c 의 참조 번호 11 는 컬 (cull) 을 지시한다는 것에 주의해야 한다.After the resin 8 is filled in the cavity 7, the resin 8 is cured according to the curing step. It should be noted here that reference numeral 11 in FIG. 1C indicates a curl.
다음으로, 도 1d 에 도시된 바와 같이, 상부 다이 (3) 가 중간 다이 (2) 로부터 분리되며, 지그 (zig) (9) 가 중간 다이 (2) 상에 세트된다. 계속해서, 중간 다이 (2) 의 제품이 지그 (9) 를 사용해서 제거된다.Next, as shown in FIG. 1D, the upper die 3 is separated from the intermediate die 2, and a jig 9 is set on the intermediate die 2. Subsequently, the product of the intermediate die 2 is removed using the jig 9.
이와 같이, 도 1e 에 도시된 바와 같이, 캐리어 테이프 (4) 상에 반도체 칩 (10) 을 갖는 제품이 제조되었다. 이 경우, 도 1e 에 도시된 바와 같이,각각의 반도체 칩 (10) 은 수지로 밀봉된다.Thus, as shown in FIG. 1E, a product having the semiconductor chip 10 on the carrier tape 4 was produced. In this case, as shown in Fig. 1E, each semiconductor chip 10 is sealed with a resin.
종래의 반도체 장치에서는, 캐리어 테이프 (4) 가 얇은 두께를 갖는다. 그 결과, 캐리어 테이프 (4) 에 의해 형성된 반도체 장치는 필연적으로 약한 강도를 갖게 된다. 또한, 각 반도체 칩 (10) 을 밀봉하는 수지 (8) 가 비교적 무겁기 때문에, 캐리어 테이프 (4) 를 수평 방향으로 유지하는 것이 어렵다.In the conventional semiconductor device, the carrier tape 4 has a thin thickness. As a result, the semiconductor device formed by the carrier tape 4 inevitably has a weak strength. In addition, since the resin 8 which seals each semiconductor chip 10 is relatively heavy, it is difficult to hold the carrier tape 4 in the horizontal direction.
따라서, 캐리어 테이프 (4) 를 취급할 때에는 매우 주의해야 한다. 한편, 캐리어 테이프 (4) 가 흡착 또는 클램프에 의해 자동적으로 반송되는 경우에도, 수지 (8) 와 캐리어 테이프 (4) 사이의 계면에서 박리가 일어난다. 이는 흡착이 불충분할 뿐만 아니라, 균형이 불안정해지기 때문이다.Therefore, great care must be taken when handling the carrier tape 4. On the other hand, even when the carrier tape 4 is automatically conveyed by adsorption or clamp, peeling occurs at the interface between the resin 8 and the carrier tape 4. This is because not only adsorption is insufficient, but also the balance becomes unstable.
더욱이, 제품이 클램프될 때, 캐리어 테이프 (4) 의 형태를 일정하게 유지한 상태로 캐리어 테이프 (4) 를 반송하는 것이 어렵다. 이는 캐리어 테이프 (4) 의 변형, 및 수지 (8) 와 캐리어 테이프 (4) 사이의 계면에서의 박리를 유발시키게 된다.Moreover, when the product is clamped, it is difficult to convey the carrier tape 4 in a state in which the form of the carrier tape 4 is kept constant. This causes deformation of the carrier tape 4 and peeling at the interface between the resin 8 and the carrier tape 4.
이상 언급된 문제점들을 고려하여, 본 발명은 제품의 성능을 안정적으로 유지할 수 있으면서도 생산성이 우수한 반도체 장치를 제공한다.In view of the above-mentioned problems, the present invention provides a semiconductor device having high productivity while maintaining stable product performance.
( 제 1 실시예 )(First embodiment)
도 2a 내지 도 2f, 및 도 3a 내지 도 3b 를 참조하여, 본 발명의 제 1 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다.A method of manufacturing a semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. 2A to 2F and FIGS. 3A to 3B.
도 2a 에 도시된 바와 같이, 반도체 칩 (c) (도 2a 에서는 2 개의 칩) 이 캐리어 테이프 (d) 에 위치된다. 캐리어 테이프 (d) 는 반도체 칩 (c) 이 하방으로 향하는 상태에서 하부 다이 (a) 에 배치된다. 이 경우, 다음의 수지 프레임 부분 (m) 을 형성하기 위해 러너 그루브 (runner groove) (o) 가 하부 다이 (a) 의 캐리어 테이프 (d) 의 외주부에 배치된다. 이 경우, 공동 (i) 및 게이트 (e) 에 연결된 서브-러너(sub-runner ; h) 는 러너 그루브 (o) 로부터 분기된다.As shown in Fig. 2A, a semiconductor chip c (two chips in Fig. 2A) is placed on a carrier tape d. The carrier tape d is disposed in the lower die a with the semiconductor chip c facing downward. In this case, a runner groove o is disposed in the outer peripheral portion of the carrier tape d of the lower die a to form the next resin frame portion m. In this case, the sub-runner h connected to the cavity i and the gate e branches from the runner groove o.
또한, 복수의 녹아웃 (knock-out) 핀 (f) 이 하부 다이 (a) 의 반도체 칩 (c) 에 대응하는 위치에 형성된 복수의 관통부에 삽입된다. 이 경우, 녹아웃 핀 (f) 은 수직 방향으로 이동할 수 있도록 관통부에 삽입된다.In addition, a plurality of knock-out pins f are inserted into the plurality of through portions formed at positions corresponding to the semiconductor chips c of the lower die a. In this case, the knockout pin f is inserted into the through part so as to be movable in the vertical direction.
도 2b 에 도시된 바와 같이, 반도체 칩 (c) 이 상부에 탑재된 캐리어 테이프 (d) 가 상부 다이 (b) 와 하부 다이 (a) 사이에 삽입된다.As shown in Fig. 2B, a carrier tape d having a semiconductor chip c mounted thereon is inserted between the upper die b and the lower die a.
계속해서, 도 2c 에 도시된 바와 같이, 플런저 (plunger) (j) 를 사용해서 용융 상태의 수지 (l) 에 압력이 가해진다. 이에 따라, 수지 (l) 가 러너 그루브(o) 로 주입된다. 러너 그루브(o) 가 수지 (l) 로 채워진 후, 수지 (l) 는 서브-러너 (h) 로 흐르기 시작한다.Subsequently, as shown in Fig. 2C, pressure is applied to the resin 1 in the molten state using a plunger j. In this way, the resin 1 is injected into the runner groove o. After the runner groove o is filled with the resin 1, the resin 1 starts to flow into the sub-runner h.
그 후, 수지 (l) 가 게이트 (e) 및 공동 (i) 에 주입된다. 공동 (i) 이 수지 (l) 로 채워지면, 수지 (l) 주입이 완료된다.Thereafter, the resin 1 is injected into the gate e and the cavity i. When the cavity (i) is filled with the resin (l), the resin (l) injection is completed.
이 경우, 수지 프레임 부분 (m) 이 캐리어 테이프 (d) 의 외주부에 위치된다. 따라서, 공동 (i) 의 공기 배출 효율은 종래 패키지 부분의 코너에 위치된 공기 벤트 (bent) (도시되지 않음) 가 사용되는 경우에도 낮아지게 된다. 따라서, 이 밀봉된 다이는 공지의 가스 제거 몰딩법을 사용해서 다이 a 와 b 사이의 그루브내의 공기를 흡입하는 메카니즘 (도시되지 않음) 을 갖는다.In this case, the resin frame part m is located in the outer peripheral part of the carrier tape d. Therefore, the air discharge efficiency of the cavity i becomes low even when an air vent (not shown) located at the corner of the conventional package portion is used. Thus, this sealed die has a mechanism (not shown) for sucking air in the grooves between dies a and b using known gas removal molding methods.
계속해서, 도 2d 에 도시된 바와 같이, 수지 충진 작업이 완료된 후, 밀봉된 다이 (a 및 b) 는, 수지 (l) 의 경화 공정에 따른 몰딩 기간 후에 개방된다.Subsequently, as shown in FIG. 2D, after the resin filling operation is completed, the sealed dies a and b are opened after the molding period according to the curing process of the resin 1.
좀 더 자세히 설명하면, 먼저 상부 다이 (b) 가, 하부 다이 (a) 로부터 분리된다. 그 다음, 패키지 부분 및 수지 프레임 부분 (m) 은, 패키지 부분 및 수지 프레임 부분 (m) 또는 컬 부분 (p) 이 복수 위치에서 흡착 헤드 (absorption head) 를 사용하여 유지된 상태에서, 녹아웃 핀 (f) 을 사용하여 하부 다이 (a) 로부터 균일하게 분리된다. 이 작업은 모든 제품의 휨과 변형을 줄이기 위해 행해진다. 이와 같이, 한 사이클의 몰딩이 완료된다.In more detail, first, the upper die (b) is separated from the lower die (a). Then, the package portion and the resin frame portion m are each a knockout pin (with the package portion and the resin frame portion m or the curl portion p held in the plurality of positions using an adsorption head). f) is uniformly separated from the lower die (a). This work is done to reduce warpage and deformation of all products. Thus, one cycle of molding is completed.
다음으로, 도 2e 에 도시된 바와 같이, 컬 부분 (p) 이 제품의 수지 프레임 부분 (m) 및 흡착 헤드 (k) 를 클램핑함으로서 분리된다.Next, as shown in FIG. 2E, the curl portion p is separated by clamping the resin frame portion m and the adsorption head k of the product.
그 후, 도 2f 에 도시된 바와 같이, 최종 제품이 하우징 측 (도시되지 않음) 으로 반송된다.Thereafter, as shown in FIG. 2F, the final product is conveyed to the housing side (not shown).
반도체 장치 부분과 다른 종류의 수지를 사용해서 수지 프레임 부분 (m) 을 형성하는 것도 가능하다. 그러나, 같은 종류의 수지를 사용하는 것이 생산성면에서 유리하다. 이 경우, 수지 가격이 비싸면, 수지 프레임 부분 (m) 에 대해서 저렴한 수지를 사용하는 것이 바람직할 수도 있다.It is also possible to form the resin frame portion m using a kind of resin different from the semiconductor device portion. However, using the same kind of resin is advantageous in terms of productivity. In this case, if the resin price is high, it may be preferable to use an inexpensive resin for the resin frame portion m.
한편, 도 3b 에 도시된 바와 같이, 러너 (o) 의 깊이 (β) (즉, 수지 프레임 부분 (m) ) 는, 수지 (l) 로 밀봉한 후 제품을 반송하는 동안 그 제품을 보호하기 위하여, 반도체 칩 (c) 을 밀봉하는 수지 (l) 의 두께 (α) 보다 더 깊거나 더 두껍다.On the other hand, as shown in FIG. 3B, the depth β of the runner o (that is, the resin frame portion m) is in order to protect the product while conveying the product after sealing with the resin 1. Deeper or thicker than the thickness α of the resin 1 sealing the semiconductor chip c.
( 제 2 실시예 )(2nd Example)
계속해서, 도 4a 내지 도 4f, 및 도 5a 내지 도 5b 를 참조하여, 본 발명의 제 2 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다.Subsequently, a semiconductor device manufacturing method according to a second embodiment of the present invention will be described with reference to FIGS. 4A to 4F and FIGS. 5A to 5B.
도 4a 에 도시된 바와 같이, 반도체 칩 (c) 이 캐리어 테이프 (d) 에 위치된다. 캐리어 테이프 (d) 는 반도체 칩 (c) 이 하방으로 향한 상태에서 하부 다이 (a) 에 배치된다. 이 경우, 다음의 수지 프레임 부분 (n) 을 형성하기 위해 러너 그루브(o) 가 하부 다이 (a) 의 캐리어 테이프 (d) 의 외주부에 배치된다. 이 경우, 공동 (i) 및 게이트 (e) 에 연결된 서브-러너 (h) 는 러너 그루브(o) 로부터 분기된다.As shown in Fig. 4A, the semiconductor chip c is located on the carrier tape d. The carrier tape d is disposed in the lower die a with the semiconductor chip c facing downward. In this case, in order to form the next resin frame part n, the runner groove o is arrange | positioned at the outer peripheral part of the carrier tape d of the lower die a. In this case, the sub-runner h connected to the cavity i and the gate e branches from the runner groove o.
또한, 복수의 녹아웃 핀 (f) 이 하부 다이 (a) 의 반도체 칩 (c) 에 대응하는 위치에 형성된 복수의 관통부에 삽입된다. 이 경우, 녹아웃 핀 (f) 은 수직 방향으로 이동할 수 있도록 관통부에 삽입된다.Further, a plurality of knockout pins f are inserted into the plurality of through portions formed at positions corresponding to the semiconductor chips c of the lower die a. In this case, the knockout pin f is inserted into the through part so as to be movable in the vertical direction.
도 4b 에 도시된 바와 같이, 반도체 칩 (c) 이 탑재된 캐리어 테이프 (d) 는 상부 다이 (b) 와 하부 다이 (a) 사이에 삽입된다.As shown in Fig. 4B, the carrier tape d on which the semiconductor chip c is mounted is inserted between the upper die b and the lower die a.
이 경우, 수지 프레임 부분 (n) 을 형성하기 위해 러너 그루브(o) 가 상부 다이 (b) 의 캐리어 테이프 (d) 의 외주부에 또한 위치된다. 즉, 러너 (o) 는 캐리어 테이프 (d) 의 내부 및 외부로부터 캐리어 테이프 (d) 를 삽입할 수 있도록 배치된다.In this case, the runner groove o is also located in the outer peripheral portion of the carrier tape d of the upper die b to form the resin frame portion n. In other words, the runner o is arranged to be able to insert the carrier tape d from the inside and the outside of the carrier tape d.
또한, 복수의 주입 핀 (g) 이 상부 다이 (b) 의, 러너 (o) 에 대응되는 위치에 형성된, 복수의 관통부에 삽입된다. 이 경우, 주입 핀 (g) 은 수직 방향으로 이동할 수 있도록 관통부에 삽입된다.Moreover, the some injection pin g is inserted in the some penetration part formed in the position corresponding to the runner o of the upper die b. In this case, the injection pin g is inserted into the through part so as to be movable in the vertical direction.
계속해서, 도 4c 에 도시된 바와 같이, 플런저 (j) 를 사용해서 용융 상태의 수지 (l) 에 압력이 가해진다. 그럼으로서, 수지 (l) 가 러너 그루브 (o) 로 주입된다. 러너 그루브 (o) 가 수지 (l) 로 채워진 후, 수지 (l) 가 서브-러너 (h) 로 흐르기 시작한다.Subsequently, as shown in Fig. 4C, pressure is applied to the resin 1 in the molten state using the plunger j. As such, the resin 1 is injected into the runner groove o. After the runner groove o is filled with the resin 1, the resin 1 starts to flow into the sub-runner h.
그 후, 수지 (l) 가 게이트 (e) 및 공동 (i) 에 주입된다. 공동 (i) 이 수지 (l) 로 채워지면, 수지 (l) 주입이 완료된다.Thereafter, the resin 1 is injected into the gate e and the cavity i. When the cavity (i) is filled with the resin (l), the resin (l) injection is completed.
이 경우, 수지 프레임 부분 (n) 이 캐리어 테이프 (d) 의 외주부에 위치된다. 따라서, 공동 (i) 의 공기 배출 효율은, 종래 패키지 부분의 코너에 위치된 공기 벤트 (도시되지 않음) 가 사용되는 경우에도 낮아지게 된다. 따라서, 이 밀봉된 다이는 공지의 가스 제거 몰딩법을 사용해서 다이 (a 및 b) 사이의 그루브 내의 공기를 흡입하는 메카니즘 (도시되지 않음) 을 갖는다.In this case, the resin frame part n is located in the outer peripheral part of the carrier tape d. Therefore, the air discharge efficiency of the cavity i becomes low even when an air vent (not shown) located at the corner of the conventional package portion is used. Thus, this sealed die has a mechanism (not shown) for sucking air in the grooves between the dies a and b using a known gas removal molding method.
계속해서, 도 4d 에 도시된 바와 같이, 수지 충진 작업이 완료된 후, 밀봉된 다이는, 수지 (l) 의 경화 공정에 따른 몰딩 기간 후에 개방된다.Subsequently, as shown in FIG. 4D, after the resin filling operation is completed, the sealed die is opened after the molding period according to the curing process of the resin (1).
좀 더 자세히 설명하면, 상부 다이 (b) 가 주입 핀 (g) 을 사용하여 분리된다. 다음으로, 패키지 부분 및 수지 프레임 부분 (n) 은, 패키지 부분 및 수지 프레임 (n) 또는 컬 부분 (p) 이 복수 위치에서 있는 흡착 헤드를 사용하여 유지한 상태에서, 녹아웃 핀 (f) 을 사용하여 하부 다이 (a) 로부터 균일하게 분리된다. 이러한 작업은 모든 제품의 휨과 변형을 줄이기 위해 행해진다. 이와 같이, 1 사이클의 몰딩이 완료된다.In more detail, the upper die b is separated using the injection pin g. Next, the package part and the resin frame part n use the knockout pin f in a state where the package part and the resin frame n or the curl part p are held by using an adsorption head having a plurality of positions. To be uniformly separated from the lower die (a). This work is done to reduce warpage and deformation of all products. Thus, one cycle of molding is completed.
다음으로, 도 4e 에 도시된 바와 같이, 컬 부분 (p) 이 제품의 제품 홀딩(holding) 부분에 의해 흡착 헤드 (k) 및 수지 프레임 부분 (n) 을 클램핑함으로서 분리된다.Next, as shown in FIG. 4E, the curl portion p is separated by clamping the adsorption head k and the resin frame portion n by the product holding portion of the product.
그 후, 도 4f 에 도시된 바와 같이, 최종 제품이 하우징 측 (도시되지 않음) 으로 반송된다.Thereafter, as shown in FIG. 4F, the final product is returned to the housing side (not shown).
여기서, 반도체 장치 부분과 다른 종류의 수지를 사용하여 수지 프레임 부분 (n) 을 형성하는 것도 가능하다. 그러나, 같은 종류의 수지를 사용하는 것이 생산성 면에서 유리하다. 이 경우, 수지 (l) 가격이 비싼 경우, 수지 프레임 부분 (n) 에 대해서 저렴한 수지 (l) 를 사용하는 것이 바람직할 수도 있다.Here, it is also possible to form the resin frame portion n using a kind of resin different from the semiconductor device portion. However, using the same kind of resin is advantageous in terms of productivity. In this case, when resin (l) price is expensive, it may be preferable to use inexpensive resin (l) with respect to resin frame part (n).
도 5b 에 도시된 바와 같이, 칩이 탑재된 면에서 러너 (o) (즉, 수지 프레임 부분 (n) ) 의 두께 (β´) 는, 수지 (l) 로 밀봉한 후 제품을 반송하는 동안 제품을 보호하기 위해서, 반도체 칩 (c) 을 밀봉 또는 덮는 수지 (l) 의 두께 (α) 보다 더 깊거나 더 두껍다.As shown in Fig. 5B, the thickness? 'Of the runner o (i.e., the resin frame portion n) on the surface where the chip is mounted is the product during conveyance of the product after sealing with the resin l. In order to protect the surface, the semiconductor chip c is deeper or thicker than the thickness α of the resin 1 which seals or covers the semiconductor chip c.
또한, 수지 프레임 부분 (n) 도, 수지 프레임 부분 (n) 의 휨을 줄이기 위해, 어떠한 반도체 칩 (c) 이 캐리어 테이프 (d) 에 탑재되지 않은 반대면에 형성될 수 있다. 여기서, 수지 프레임 부분 (n) 의 깊이 (β˝) 도, 또한 반도체 칩 (c) 을 밀봉하거나 덮기 위해 수지 (l) 의 두께 (α) 보다 더 깊거나 두꺼우며, 수지 공정에 따라 변할 수 있다.In addition, the resin frame portion n can also be formed on the opposite surface on which no semiconductor chip c is mounted on the carrier tape d in order to reduce the warping of the resin frame portion n. Here, the depth β˝ of the resin frame portion n is also deeper or thicker than the thickness α of the resin 1 to seal or cover the semiconductor chip c, and may vary depending on the resin process. .
본 발명에 따르면, 캐리어 테이프 상에 탑재된 반도체 칩을 보호하기 위해, 반도체 칩을 수지로 밀봉한 반도체 장치에 있어서, 캐리어 테이프의 외주부에 반송용의 수지 프레임 부분을 형성함으로서, 제품의 강도가 크게 향상된다. 또한, 이 수지 프레임 부분을 수지로 밀봉할 때, 수지 부분과 동일한 수지로 동시에 형성함으로서, 생산성이 크게 향상된다.According to the present invention, in order to protect the semiconductor chip mounted on the carrier tape, in the semiconductor device in which the semiconductor chip is sealed with a resin, the strength of the product is greatly increased by forming a resin frame portion for conveyance on the outer peripheral portion of the carrier tape. Is improved. Moreover, when sealing this resin frame part with resin, productivity is greatly improved by forming simultaneously with the same resin as a resin part.
결과적으로, 캐리어 테이프의 변형에 의해 유발되는, 수지 및 캐리어 테이프 사이의 계면에서의 박리가 효과적으로 감소 또는 제거될 수 있으며, 또한 수지 프레임 부분의 두께가 반도체 칩을 밀봉하는 수지 부분의 두께보다 더 두꺼우므로, 수지 밀봉 후 제품을 반송하는 동안 제품을 효과적으로 보호할 수 있다.As a result, peeling at the interface between the resin and the carrier tape, caused by the deformation of the carrier tape, can be effectively reduced or eliminated, and the thickness of the resin frame portion is thicker than the thickness of the resin portion sealing the semiconductor chip. Therefore, the product can be effectively protected while conveying the product after sealing the resin.
Claims (18)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9239945A JP3061121B2 (en) | 1997-09-04 | 1997-09-04 | Semiconductor device and manufacturing method thereof |
JP97-239945 | 1997-09-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990029447A true KR19990029447A (en) | 1999-04-26 |
KR100304680B1 KR100304680B1 (en) | 2001-11-02 |
Family
ID=17052168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980036059A KR100304680B1 (en) | 1997-09-04 | 1998-09-02 | Semiconductor device and method of manufacturing the same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3061121B2 (en) |
KR (1) | KR100304680B1 (en) |
CN (1) | CN1211071A (en) |
TW (1) | TW388972B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734571B2 (en) | 2001-01-23 | 2004-05-11 | Micron Technology, Inc. | Semiconductor assembly encapsulation mold |
JP3791501B2 (en) | 2003-02-26 | 2006-06-28 | セイコーエプソン株式会社 | Circuit board, semiconductor device, semiconductor manufacturing apparatus, circuit board manufacturing method, and semiconductor device manufacturing method |
WO2012002446A1 (en) * | 2010-07-02 | 2012-01-05 | 独立行政法人産業技術総合研究所 | Micro-electromechanical system |
JP6468455B1 (en) * | 2017-10-13 | 2019-02-13 | 第一精工株式会社 | Resin sealing mold and resin sealing method |
DE102020201665A1 (en) * | 2020-02-11 | 2021-08-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mold device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870082A (en) * | 1994-06-21 | 1996-03-12 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture, and lead frame |
JPH10116861A (en) * | 1996-10-09 | 1998-05-06 | Texas Instr Japan Ltd | Carrier tape and manufacture of carrier tape |
-
1997
- 1997-09-04 JP JP9239945A patent/JP3061121B2/en not_active Expired - Lifetime
-
1998
- 1998-09-02 KR KR1019980036059A patent/KR100304680B1/en not_active IP Right Cessation
- 1998-09-03 CN CN98118597A patent/CN1211071A/en active Pending
- 1998-09-03 TW TW087114793A patent/TW388972B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW388972B (en) | 2000-05-01 |
KR100304680B1 (en) | 2001-11-02 |
JPH1187433A (en) | 1999-03-30 |
JP3061121B2 (en) | 2000-07-10 |
CN1211071A (en) | 1999-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2701649B2 (en) | Method and apparatus for sealing a semiconductor device | |
US7681308B2 (en) | Fabrication method of semiconductor integrated circuit device | |
US20020017738A1 (en) | Resin sealing method and resin sealing apparatus | |
JP2002036270A (en) | Method and apparatus for sealing resin | |
JP6217998B1 (en) | Resin sealing mold, primary molding mold, secondary molding mold, and resin molded product manufacturing method | |
JP3456983B2 (en) | Method for manufacturing lead frame and resin-encapsulated semiconductor device | |
KR100304680B1 (en) | Semiconductor device and method of manufacturing the same | |
US5672550A (en) | Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame | |
US5071612A (en) | Method for sealingly molding semiconductor electronic components | |
JP2002506287A (en) | Mold component, method for sealing electronic component disposed on mold and carrier | |
US7211215B1 (en) | Mould, encapsulating device and method of encapsulation | |
JPH065645A (en) | Resin molding of semiconductor element | |
JPS609131A (en) | Method for resin sealing of semiconductor device and apparatus thereof | |
EP1259981B1 (en) | Device and method for encapsulating electronic components mounted on a carrier | |
JPH10109330A (en) | Mold device, gate cutting, and manufacture of semiconductor integrated circuit device | |
JP2002118130A (en) | Resin sealing method for matrix package | |
JP3092568B2 (en) | Mold for manufacturing resin-encapsulated semiconductor devices | |
JPH06177191A (en) | Resin molding apparatus | |
KR100456082B1 (en) | Method for manufacturing semiconductor package | |
JPS60111432A (en) | Metal mold for resin sealing of semiconductor device | |
KR100206945B1 (en) | Manufacturing method of bottom lead package | |
JP2002170909A (en) | Manufacturing method and device of semiconductor assembly substrate resin sealing body | |
KR100526846B1 (en) | Mold for semiconductor package | |
JPH04290237A (en) | Shaping of plastic ic package | |
JP3575592B2 (en) | Mold for resin molding of lead frame assembly and resin molding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |