JPH0870082A - Semiconductor integrated circuit device and its manufacture, and lead frame - Google Patents

Semiconductor integrated circuit device and its manufacture, and lead frame

Info

Publication number
JPH0870082A
JPH0870082A JP7011254A JP1125495A JPH0870082A JP H0870082 A JPH0870082 A JP H0870082A JP 7011254 A JP7011254 A JP 7011254A JP 1125495 A JP1125495 A JP 1125495A JP H0870082 A JPH0870082 A JP H0870082A
Authority
JP
Japan
Prior art keywords
lead
frame
integrated circuit
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7011254A
Other languages
Japanese (ja)
Inventor
Kaoru Ito
馨 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7011254A priority Critical patent/JPH0870082A/en
Publication of JPH0870082A publication Critical patent/JPH0870082A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To improve productivity and heat dissipation of a multipin LSI package, and enable handling of high precision in a production process and a substrate mounting process. CONSTITUTION: In an LSI package 1, the inside of a frame made of resin which is formed in a lead frame is made a cavity, and a semiconductor chip 5 built in a tape carrier package 4 is mounted in the central part of the cavity. The semiconductor chip 5 is bonded to the upper surface of a die pad part 18 via conducting adhesive agent like Ag paste. One end (inner lead part) of a TCP lead 7 is electrically connected with the semiconductor chip 5 via a bump electrode 9. The other end (outer lead part) is electrically connected with one end (inner lead part) of a lead 3 which penetrates a frame body 2 and stretches inside it. At the four corners of the frame body 2, through holes 10 are formed from the upper surface to the rear of the frame body 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法ならびにリードフレームに関し、特
に、生産性や放熱性が向上した多ピンLSIパッケージ
に適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, a method of manufacturing the same, and a lead frame, and more particularly to a technique effective when applied to a multi-pin LSI package having improved productivity and heat dissipation.

【0002】[0002]

【従来の技術】パッケージ本体の4辺からリードが外部
に延びたQFP(Quad Flat Package)は、ゲートアレイ
やマイクロコンピュータなどの論理LSIを始めとする
各種多ピンLSI用の表面実装型パッケージとして広く
普及している。
2. Description of the Related Art A QFP (Quad Flat Package) having leads extending outward from four sides of a package body is widely used as a surface mount package for various multi-pin LSIs such as logic LSIs such as gate arrays and microcomputers. It is popular.

【0003】QFPには、パッケージ本体の厚さを1mm
以下に薄くしたTQFP(Thin QuadFlat Package with
Bumper)や、リードピッチを0.5mm以下にしたSQFP
(Shrink Quad Flat Package)、あるいは、搬送時のリー
ド曲がりを防ぐ目的でパッケージ本体の四隅に樹脂製の
バンパーを設けたバンパー付きQFP(Quad Flat Packa
ge with Bumper) や、リードの先端を樹脂製の保護リン
グで覆ったガードリング付きQFP(Quad Flat Package
with Guardring)など種々のタイプのものがある。
For the QFP, the thickness of the package body is 1 mm
Thinned TQFP (Thin Quad Flat Package with)
Bumper) and SQFP with a lead pitch of 0.5 mm or less
(Shrink Quad Flat Package) or QFP (Quad Flat Packa) with bumpers in which resin bumpers are provided at the four corners of the package body to prevent lead bending during transportation.
ge with Bumper) or QFP (Quad Flat Package) with a guard ring in which the tip of the lead is covered with a resin protection ring
There are various types such as with Guardring).

【0004】多ピンLSI用の表面実装型パッケージに
は、上記したQFPの他、テープキャリアパッケージ(T
ape Carrier Package)が知られている。テープキャリア
パッケージは、絶縁フィルム上に形成したリードの一端
(インナーリード部)をバンプ電極を介して半導体チッ
プに接続し、その他端(アウターリード部)を基板に半
田付けするもので、半導体チップとリードの接続にボン
ディングワイヤを使わないため、QFPに比べてパッケ
ージを薄くできる特徴がある。また、リードを絶縁フィ
ルム上に形成するので、QFPに比べてリードのピッチ
を狭くし易い特徴がある。
Surface mount type packages for multi-pin LSI include tape carrier packages (T
ape Carrier Package) is known. A tape carrier package is one in which one end (inner lead part) of a lead formed on an insulating film is connected to a semiconductor chip via a bump electrode and the other end (outer lead part) is soldered to a substrate. Since no bonding wire is used to connect the leads, the package can be made thinner than QFP. Further, since the leads are formed on the insulating film, there is a feature that the lead pitch can be made narrower than in the QFP.

【0005】なお、この種の多ピンLSIパッケージに
ついては、特開平2−89348号公報、特開平4−7
8148号公報などに記載がある。
Regarding this type of multi-pin LSI package, JP-A-2-89348 and JP-A-4-7 are available.
It is described in Japanese Patent No. 8148.

【0006】[0006]

【発明が解決しようとする課題】しかし、本発明者の検
討によれば、前述したQFPやテープキャリアパッケー
ジには次のような問題点がある。
However, according to the study by the present inventor, the above-mentioned QFP and tape carrier package have the following problems.

【0007】(1)QFPは、微細加工技術の向上によ
りさらに多ピン化が進み、リードの数が200ピン以上
に増大したため、ワイヤボンディング技術の使用が困難
になると共に、ワイヤボンディング時間が長時間化し、
生産性が著しく低下するようになった。
(1) Since the number of pins of QFP has been further increased by the improvement of the fine processing technique and the number of leads has been increased to 200 pins or more, it is difficult to use the wire bonding technique and the wire bonding time is long. Turned into
The productivity has decreased significantly.

【0008】他方、リードとチップを一括接続(ギャン
グボンディング)するテープキャリアパッケージは、Q
FPに比べてボンディング時間の短縮が可能であるが、
基板への半田付けを他の表面実装部品と別工程で行わな
ければならないため、同一基板上に他の表面実装部品と
混載することが困難である。また、テープキャリアパッ
ケージのリードは、QFPのリードに比べて薄く変形し
易いので、基板に実装したときに平坦度が得られ難く、
基板との接続信頼性に問題がある。
On the other hand, a tape carrier package for collectively connecting leads and chips (gang bonding) is Q
Bonding time can be shortened compared to FP,
Since soldering to the board has to be performed in a process different from that of other surface mount components, it is difficult to mix-mount with other surface mount components on the same substrate. Further, since the leads of the tape carrier package are thinner and more easily deformed than the leads of the QFP, it is difficult to obtain flatness when mounted on the substrate.
There is a problem in connection reliability with the board.

【0009】(2)QFPは、半導体チップを樹脂で封
止しているため、パッケージの熱抵抗が大きい。そのた
め、LSIの高速化に伴って半導体チップの発熱量が大
きくなると、半導体チップの熱を効率よく外部に放出さ
せる対策が必要になる。しかし、パッケージ本体の表面
に放熱フィンなどを取り付けても、樹脂の熱伝導率が小
さいので、熱を効率よく放出させることができない。ま
た、パッケージ本体の一部に金属スタッドを埋め込むこ
とも提案されているが、樹脂モールド工程が煩雑になっ
たり、パッケージの信頼性(耐湿性、耐クラック性な
ど)が低下したりする。
(2) Since the semiconductor chip of QFP is sealed with resin, the thermal resistance of the package is large. Therefore, when the amount of heat generated by the semiconductor chip increases as the speed of the LSI increases, it is necessary to take measures to efficiently release the heat of the semiconductor chip to the outside. However, even if a heat radiation fin or the like is attached to the surface of the package body, the heat conductivity cannot be efficiently released because the resin has a low thermal conductivity. Although it has been proposed to embed a metal stud in a part of the package body, the resin molding process becomes complicated, and the reliability (moisture resistance, crack resistance, etc.) of the package deteriorates.

【0010】(3)QFPは、半導体チップの大型化や
多ピン化に伴ってパッケージ本体の外形寸法が大型化し
ているため、生産工程や基板実装工程でのハンドリング
が困難になっている。また、パッケージ本体が大型化す
るにつれ、パッケージに封止された各部品の熱膨張係数
の違いによるパッケージクラックのポテンシャルも高く
なる。
(3) Since the external dimensions of the package main body of the QFP are increasing with the increase in the size of semiconductor chips and the increase in the number of pins, it is difficult to handle the QFP in the production process and the board mounting process. Also, as the package body becomes larger, the potential for package cracks due to the difference in the thermal expansion coefficient of each component sealed in the package also increases.

【0011】本発明の目的は、生産性が大幅に向上した
多ピンLSIパッケージを提供することにある。
It is an object of the present invention to provide a multi-pin LSI package having a significantly improved productivity.

【0012】本発明の他の目的は、半導体チップの熱を
効率よく外部に放出することのできる多ピンLSIパッ
ケージを提供することにある。
Another object of the present invention is to provide a multi-pin LSI package capable of efficiently radiating heat of a semiconductor chip to the outside.

【0013】本発明の他の目的は、生産工程や基板実装
工程でのハンドリングを精度よく行うことのできる多ピ
ンLSIパッケージを提供することにある。
Another object of the present invention is to provide a multi-pin LSI package which can be accurately handled in a production process and a board mounting process.

【0014】本発明の他の目的は、パッケージクラック
が発生し難い構造の多ピンLSIパッケージを提供する
ことにある。
Another object of the present invention is to provide a multi-pin LSI package having a structure in which package cracks hardly occur.

【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0017】(1)本発明の半導体集積回路装置は、半
導体チップを搭載するダイパッド部と、前記ダイパッド
部の周囲に設けられ、その中央部が空洞化された樹脂製
の枠体と、前記枠体を貫通してその内側と外側とに延在
する複数本のリードとで構成されたリードフレームの前
記ダイパッド部上にテープキャリアパッケージに組み込
まれた半導体チップを搭載し、前記枠体の内側に延在す
る前記リードと前記テープキャリアパッケージのリード
とを電気的に接続したものである。
(1) In the semiconductor integrated circuit device of the present invention, a die pad portion on which a semiconductor chip is mounted, a resin frame body provided around the die pad portion and having a hollow central portion, and the frame are provided. A semiconductor chip incorporated in a tape carrier package is mounted on the die pad portion of the lead frame formed by a plurality of leads penetrating the body and extending inside and outside the body, and inside the frame body. The extending lead is electrically connected to the lead of the tape carrier package.

【0018】(2)本発明の半導体集積回路装置は、前
記枠体の外側に延在する前記リードを表面実装可能な形
状に成形し、その表面に半田メッキを施したものであ
る。
(2) In the semiconductor integrated circuit device of the present invention, the lead extending to the outside of the frame is formed into a shape capable of being surface-mounted, and the surface thereof is plated with solder.

【0019】(3)本発明の半導体集積回路装置は、前
記枠体の一部にその上面から裏面に沿って貫通孔を設け
たものである。
(3) In the semiconductor integrated circuit device of the present invention, a through hole is provided in a part of the frame body from the upper surface to the back surface thereof.

【0020】(4)本発明の半導体集積回路装置は、前
記枠体に放熱フィンを取り付け、前記放熱フィンの一部
を前記ダイパッド部の裏面に接触させたものである。
(4) In the semiconductor integrated circuit device of the present invention, a radiation fin is attached to the frame body, and a part of the radiation fin is brought into contact with the back surface of the die pad portion.

【0021】[0021]

【作用】上記した手段(1)によれば、半導体チップを
封止したテープキャリアパッケージのリードとリードフ
レームのリードを一括接続することにより、ワイヤボン
ディング工程が省略できる。また、枠体の内側を空洞化
したことにより、パッケージクラックのポテンシャルが
低下する。
According to the above means (1), the wire bonding step can be omitted by collectively connecting the leads of the tape carrier package encapsulating the semiconductor chip and the leads of the lead frame. In addition, since the inside of the frame is made hollow, the potential for package cracks is reduced.

【0022】上記した手段(2)によれば、基板への半
田付け(半田リフロー)を他の表面実装部品と同一工程
で行うことができる。
According to the above-mentioned means (2), soldering (solder reflow) to the substrate can be performed in the same step as other surface mount components.

【0023】上記した手段(3)によれば、枠体に貫通
孔を設けることにより、LSIパッケージの製造工程、
電気特性検査工程および基板実装工程におけるハンドリ
ングが容易になる。
According to the above means (3), by providing the frame body with the through hole, the manufacturing process of the LSI package,
Handling in the electrical characteristic inspection process and the board mounting process becomes easy.

【0024】上記した手段(4)によれば、半導体チッ
プを搭載したダイパッド部の裏面に直接放熱フィンを接
触させることにより、LSIパッケージの放熱性を向上
させることができる。その際、枠体に設けた貫通孔を利
用することにより、放熱フィンをLSIパッケージに確
実、簡単に取り付けることができる。
According to the above-mentioned means (4), the heat radiation property of the LSI package can be improved by directly contacting the heat radiation fin with the back surface of the die pad portion on which the semiconductor chip is mounted. At that time, by utilizing the through hole provided in the frame body, the radiation fin can be securely and easily attached to the LSI package.

【0025】[0025]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0026】図1は、本発明の一実施例であるLSIパ
ッケージの斜視図、図2は、その断面図である。
FIG. 1 is a perspective view of an LSI package which is an embodiment of the present invention, and FIG. 2 is a sectional view thereof.

【0027】本実施例のLSIパッケージ1は、合成樹
脂で構成された四角枠状の枠体2の4辺から多数のリー
ド3が外部に延びた表面実装型のパッケージ構造を有し
ている。枠体2は、QFPのパッケージ本体とほぼ同一
の外形を有しているが、内側が空洞化されており、その
中央部には、テープキャリアパッケージ(以下、TCP
という)4に組み込まれた半導体チップ5が搭載されて
いる。
The LSI package 1 of this embodiment has a surface mount type package structure in which a large number of leads 3 extend to the outside from four sides of a square frame 2 made of synthetic resin. The frame body 2 has almost the same outer shape as the package body of the QFP, but has a hollow inside, and a tape carrier package (hereinafter, TCP) is formed in the center thereof.
The semiconductor chip 5 incorporated in the (4) 4 is mounted.

【0028】上記TCP4は、合成樹脂で構成された絶
縁フィルム6と、その片面に形成されたリード(以下、
TCPリードという)7と、ポッティング樹脂8で封止
された半導体チップ5とで構成されている。半導体チッ
プ5は、Agペーストなどの導電性接着剤17を介して
ダイパッド部18の上面に接合されている。TCPリー
ド7の一端(インナーリード部)は、バンプ電極9を介
して半導体チップ5と電気的に接続されており、他端
(アウターリード部)は、枠体2を貫通してその内側に
延在するリード3の一端(インナーリード部)と電気的
に接続されている。枠体2の四隅には、その上面から裏
面に沿って貫通孔10が設けられている。後述するよう
に、この貫通孔10は、放熱フィンの取付け、あるいは
LSIパッケージ1の製造工程、電気特性検査工程、基
板実装工程でのハンドリングなど、種々の用途に使用さ
れる。
The TCP 4 is composed of an insulating film 6 made of a synthetic resin and leads (hereinafter
It is composed of a TCP lead) 7 and a semiconductor chip 5 sealed with potting resin 8. The semiconductor chip 5 is bonded to the upper surface of the die pad portion 18 via a conductive adhesive 17 such as Ag paste. One end (inner lead portion) of the TCP lead 7 is electrically connected to the semiconductor chip 5 via the bump electrode 9, and the other end (outer lead portion) penetrates the frame body 2 and extends inside thereof. It is electrically connected to one end (inner lead portion) of the existing lead 3. Through holes 10 are provided at the four corners of the frame body 2 from the upper surface to the back surface thereof. As will be described later, the through hole 10 is used for various purposes such as mounting a heat radiation fin, handling the LSI package 1 during the manufacturing process, the electrical characteristic inspection process, and the board mounting process.

【0029】次に、上記LSIパッケージ1の製造方法
を(1)TCPの製造工程、(2)枠体付きリードフレ
ームの製造工程、(3)TCPを枠体付きリードフレー
ムに搭載する工程の順に説明する。
Next, the manufacturing method of the LSI package 1 will be described in the order of (1) TCP manufacturing step, (2) frame frame lead frame manufacturing step, and (3) TCP frame frame lead frame mounting step. explain.

【0030】TCP4を製造するには、まず、図3に示
すように、半導体チップ5を平坦なステージ11の上に
セットし、半導体チップ5の主面の外周部に形成したA
uのバンプ電極9とTCPリード7とを加熱ツール12
を使って一括接続する。TCPリード7は、絶縁フィル
ム6の片面に接着したCu箔をエッチングして形成した
もので、その表面にはAuメッキ13が施されている。
また、TCPリード7の両端部以外の箇所は、ソルダレ
ジスト14で被覆されている。
In order to manufacture the TCP 4, first, as shown in FIG. 3, the semiconductor chip 5 is set on the flat stage 11 and formed on the outer peripheral portion of the main surface of the semiconductor chip 5.
The u-bump electrode 9 and the TCP lead 7 are heated by the heating tool 12
Use to connect all at once. The TCP lead 7 is formed by etching a Cu foil adhered to one surface of the insulating film 6, and the surface thereof is plated with Au.
The portions other than both ends of the TCP lead 7 are covered with the solder resist 14.

【0031】次に、図4に示すように、半導体チップ5
の主面にエポキシ系のポッティング樹脂8を被着し、こ
れをベークしてキュア(硬化)させる。その後、必要に
応じて図5に示すようなゴム印15(あるいはレーザビ
ーム)を使用してポッティング樹脂8の表面に製品名な
どをマーキングする。
Next, as shown in FIG. 4, the semiconductor chip 5
An epoxy-based potting resin 8 is adhered to the main surface of and is baked and cured. Then, if necessary, a rubber stamp 15 (or laser beam) as shown in FIG. 5 is used to mark the product name or the like on the surface of the potting resin 8.

【0032】次に、図6に示すように、TCP4をリー
ド切断金型26にセットする。そして、リード切断用ダ
イ27およびリード切断用ノックアウト28でTCPリ
ード7を固定し、リード切断用パンチ29を使ってアウ
ターリード部の不要箇所を切断、除去する。
Next, as shown in FIG. 6, the TCP 4 is set in the lead cutting die 26. Then, the TCP lead 7 is fixed by the lead cutting die 27 and the lead cutting knockout 28, and unnecessary portions of the outer lead portion are cut and removed using the lead cutting punch 29.

【0033】次に、図7に示すように、TCP4をリー
ド成形金型20にセットする。そして、リード成形用ダ
イ21およびリード成形用ノックアウト22でTCPリ
ード7を固定し、リード成形用パンチ23を使ってアウ
ターリード部をガルウィング状に成形する。その後、図
示しない搬出機構により、TCP4を製品収納トレイな
どに収納する。
Next, as shown in FIG. 7, the TCP 4 is set in the lead molding die 20. Then, the TCP lead 7 is fixed by the lead forming die 21 and the lead forming knockout 22, and the outer lead portion is formed into a gull wing shape by using the lead forming punch 23. After that, the TCP4 is stored in a product storage tray or the like by a carry-out mechanism (not shown).

【0034】次に、枠体付きリードフレームの製造方法
を説明する。枠体付きリードフレームを製造するには、
まず、図8に示すようなリードフレーム30を用意す
る。このリードフレーム30は、TCP4を搭載するダ
イパッド部18、ダイパッド部18を支持する4本の吊
りリード31、ダイパッド部18の周囲に配置された多
数のリード3、外枠32および内枠33で構成されてい
る。リード3の中途部には、モールド時の樹脂漏れを防
止するダムバー34が設けられており、インナーリード
部の先端にも同様のダムバー35が設けられている。ま
た、吊りリード31の中途部には、前述した枠体2の貫
通孔10に対応する直径2mm程度の孔10aが設けられ
ている。これらの部材は、42アロイなどの金属からな
るフープ材をプレス成形して形成する。図9に示すよう
に、リードフレーム30は、上記した構成のものを複数
個連設した構成になっている。
Next, a method of manufacturing the lead frame with a frame will be described. To manufacture a lead frame with a frame,
First, a lead frame 30 as shown in FIG. 8 is prepared. The lead frame 30 is composed of a die pad portion 18 on which the TCP 4 is mounted, four suspension leads 31 supporting the die pad portion 18, a large number of leads 3 arranged around the die pad portion 18, an outer frame 32 and an inner frame 33. Has been done. A dam bar 34 is provided in the middle of the lead 3 to prevent resin leakage during molding, and a similar dam bar 35 is also provided at the tip of the inner lead part. Further, a hole 10a having a diameter of about 2 mm corresponding to the through hole 10 of the frame body 2 is provided in the middle of the suspension lead 31. These members are formed by pressing a hoop material made of metal such as 42 alloy. As shown in FIG. 9, the lead frame 30 has a structure in which a plurality of the above-described structures are connected in series.

【0035】次に、図10に示すように、上記多連のリ
ードフレーム30をトランスファモールド金型40にセ
ットし、上金型40aと下金型40bとで固定する。続
いて図11に示すように、ポット41内に挿入したエポ
キシ樹脂のタブレット42を加熱溶融し、これをプラン
ジャ43で加圧することにより、ゲート44を通じてキ
ャビティ45内に溶融樹脂を注入する。図12に示すよ
うに、キャビティ45内の前記孔10aに対応する箇所
には、枠体2に貫通孔10を形成するための突起46が
設けてある。この突起46は、その先端がリードフレー
ム30の孔10aに僅かに(リードフレーム30の板厚
の3分の1程度)入り込むような長さにしてもよい。
Next, as shown in FIG. 10, the multiple lead frames 30 are set in a transfer mold die 40 and fixed by an upper die 40a and a lower die 40b. Subsequently, as shown in FIG. 11, the epoxy resin tablet 42 inserted in the pot 41 is heated and melted, and the plunger 43 pressurizes the molten resin into the cavity 45 through the gate 44. As shown in FIG. 12, a protrusion 46 for forming the through hole 10 in the frame body 2 is provided in the cavity 45 at a position corresponding to the hole 10 a. The protrusion 46 may have a length such that its tip slightly enters the hole 10a of the lead frame 30 (about one third of the plate thickness of the lead frame 30).

【0036】図13は、上記の方法で枠体2を成形して
得られた枠体付きリードフレーム30Aの平面図であ
る。その後、この枠体付きリードフレーム30Aの表面
に残った樹脂のバリを取り除くサンドブラスト処理を行
い、続いて枠体2以外の部分に錫(Sn)を含んだ半田
のメッキを施すことにより、枠体付きリードフレーム3
0Aが完成する。
FIG. 13 is a plan view of the frame-equipped lead frame 30A obtained by molding the frame 2 by the above method. After that, a sand blast process for removing resin burrs remaining on the surface of the frame-equipped lead frame 30A is performed, and subsequently, a portion other than the frame 2 is plated with a solder containing tin (Sn). With lead frame 3
OA is completed.

【0037】次に、上記枠体付きリードフレーム30A
にTCP4を搭載する方法を説明する。
Next, the lead frame 30A with the frame body
A method of mounting TCP4 on will be described.

【0038】まず、図14に示すように、枠体付きリー
ドフレーム30Aをダムバー切断金型50にセットし、
ダムバー切断用ダイ51およびダムバー切断用ノックア
ウト52で枠体付きリードフレーム30Aを固定した
後、ダムバー切断用パンチ53を使ってダムバー34,
35を切断、除去する。なお、ダムバー34とダムバー
35の切断は別々の金型を使って行ってもよい。また、
枠体2の成形時に樹脂がインナーリード部の先端にまで
流れ込まない場合は、ダムバー35を設ける必要はな
い。さらに、ダムバー34,35を設ける代わりに、リ
ード3に四角枠状の絶縁フィルムを貼り付けて樹脂の漏
れを防止してもよい。この場合は、ダムバーを切断する
工程が不要となる。
First, as shown in FIG. 14, the lead frame 30A with a frame is set in the dam bar cutting die 50,
After fixing the frame-equipped lead frame 30A with the dam bar cutting die 51 and the dam bar cutting knockout 52, the dam bar 34 is punched using the dam bar cutting punch 53.
35 is cut and removed. The dam bar 34 and the dam bar 35 may be cut using different molds. Also,
If the resin does not flow to the tip of the inner lead portion when the frame body 2 is molded, it is not necessary to provide the dam bar 35. Further, instead of providing the dam bars 34 and 35, a rectangular frame-shaped insulating film may be attached to the leads 3 to prevent resin leakage. In this case, the step of cutting the dam bar is unnecessary.

【0039】次に、図15に示すように、枠体付きリー
ドフレーム30Aをステージ60にセットし、ダイパッ
ド部18の上面に導電性接着剤17を塗布した後、図1
6に示すように、TCP4に組み込まれた半導体チップ
5を自動位置検出機構を備えたマウンタなどを使ってダ
イパッド部18の上面に精度良く搭載する。そして、導
電性接着剤17をベークしてキュアさせ、半導体チップ
5をダイパッド部18の上面に固定する。このとき、同
図に示すように、ステージ60に立てたピン61を枠体
2の貫通孔10に挿入して上記の作業を行うことによ
り、枠体付きリードフレーム30Aの位置ずれが防止で
きるので、TCPリード7とリード3とを高精度に重ね
合わせることができる。
Next, as shown in FIG. 15, the lead frame 30A with a frame is set on the stage 60, the conductive adhesive 17 is applied to the upper surface of the die pad portion 18, and then the step shown in FIG.
As shown in FIG. 6, the semiconductor chip 5 incorporated in the TCP 4 is accurately mounted on the upper surface of the die pad portion 18 by using a mounter having an automatic position detecting mechanism. Then, the conductive adhesive 17 is baked and cured to fix the semiconductor chip 5 to the upper surface of the die pad portion 18. At this time, as shown in the figure, by inserting the pin 61 standing on the stage 60 into the through hole 10 of the frame 2 and performing the above-mentioned work, it is possible to prevent the lead frame with frame 30A from being displaced. , TCP lead 7 and lead 3 can be superposed with high precision.

【0040】次に、図17に示すように、加熱ツール6
2を使ってリード3のインナーリード部にTCPリード
7のアウターリード部を一括して熱圧着する。前述した
ように、リード3の表面にはSnを含む半田メッキが施
され、TCPリード7の表面にはAuメッキが施されて
いるので、Au−Sn共晶合金層の形成によってリード
3とTCPリード7が接合される。
Next, as shown in FIG. 17, the heating tool 6
The outer lead portion of the TCP lead 7 is collectively thermocompression-bonded to the inner lead portion of the lead 3 using 2. As described above, the surface of the lead 3 is plated with solder containing Sn, and the surface of the TCP lead 7 is plated with Au. Therefore, the Au-Sn eutectic alloy layer is formed to form the lead 3 and the TCP. The lead 7 is joined.

【0041】次に、図18に示すように、TCP4を搭
載した上記枠体付きリードフレーム30Aをリード切断
金型70にセットする。そして、リード切断用ダイ71
およびリード切断用ノックアウト72でリード3を固定
し、リード切断用パンチ73を使って不要箇所(外枠3
2、内枠33)を切断、除去する。
Next, as shown in FIG. 18, the frame-equipped lead frame 30A on which the TCP 4 is mounted is set in the lead cutting die 70. Then, the lead cutting die 71
Then, the lead 3 is fixed by the knockout 72 for cutting the lead, and the unnecessary portion is used by using the punch 73 for cutting the lead (outer frame 3
2. Cut and remove the inner frame 33).

【0042】次に、図19に示すように、上記枠体付き
リードフレーム30Aをリード成形金型80にセットす
る。そして、リード成形用ダイ81およびリード成形用
ノックアウト82でリード3を固定し、リード成形用パ
ンチ83を使ってアウターリード部をガルウィング状に
成形することにより、前記図1および図2に示す本実施
例のLSIパッケージ1が略完成する。
Next, as shown in FIG. 19, the lead frame 30A with the frame is set in the lead molding die 80. Then, the lead 3 is fixed with the lead forming die 81 and the lead forming knockout 82, and the outer lead portion is formed into a gull wing shape by using the lead forming punch 83, so that the present embodiment shown in FIGS. The example LSI package 1 is almost completed.

【0043】なお、LSIパッケージ1に大型の放熱フ
ィンを取り付けたいような場合は、図20に示すよう
に、TCP4がダイパッド部18の下側に位置するよう
に枠体付きリードフレーム30Aをリード成形金型80
にセットしてリード3を成形する。また、TCP4を枠
体付きリードフレーム30Aに搭載する工程に先立って
リード3の不要箇所の切断、除去およびリード3の成形
を行い、その後、単品となった個々の枠体付きリードフ
レーム30Aに先述した方法でTCP4を搭載してもよ
い。
When it is desired to attach a large radiating fin to the LSI package 1, as shown in FIG. 20, the lead frame 30A with a frame is attached to the lead forming metal so that the TCP 4 is located below the die pad portion 18. Mold 80
And the lead 3 is molded. Further, prior to the step of mounting the TCP 4 on the frame-equipped lead frame 30A, unnecessary portions of the leads 3 are cut and removed, and the leads 3 are molded, and then the individual frame-equipped lead frames 30A are previously described. The TCP4 may be mounted by the above method.

【0044】最後に、図示しない搬出機構により、LS
Iパッケージ1を製品収納トレイなどに収納して検査工
程へと搬送し、バーンイン試験などの電気特性試験を行
って良品を選別する。
Finally, by an unillustrated carry-out mechanism, LS
The I-package 1 is stored in a product storage tray or the like and conveyed to an inspection process, and an electric characteristic test such as a burn-in test is performed to select a non-defective product.

【0045】本実施例のLSIパッケージ1は、枠体2
の外形およびリード3のアウターリード部の形状がQF
Pと同一であるため、QFP用の製品収納トレイがその
まま利用できる。また、図21に示すように、この製品
収納トレイ36にガイドピン37を立て、これを枠体2
の貫通孔10に挿入しておけば、搬送時にLSIパッケ
ージ1が動いたりすることがないので、搬送時のリード
3の変形を確実に防止することができる。さらに、バー
ンイン試験用の基板にガイドピンを立て、これを枠体5
の貫通孔10に挿入しておけば、、LSIパッケージ1
をバーンイン試験用基板のソケットなどに装着する際の
ハンドリング精度が向上する。
The LSI package 1 of the present embodiment has a frame 2
And the shape of the outer lead part of the lead 3 are QF
Since it is the same as P, the product storage tray for QFP can be used as it is. Further, as shown in FIG. 21, a guide pin 37 is erected on the product storage tray 36, and the guide pin 37 is set on the frame body 2.
If the LSI package 1 is inserted into the through hole 10, the LSI package 1 does not move during transportation, and thus the lead 3 can be reliably prevented from being deformed during transportation. Further, a guide pin is set up on the board for burn-in test, and this is used as a frame body 5.
If it is inserted into the through hole 10 of
Improves the handling accuracy when the is mounted on the socket of the burn-in test board.

【0046】図22は、上記した本実施例のLSIパッ
ケージ1の製造工程のフロー図である。
FIG. 22 is a flow chart of the manufacturing process of the LSI package 1 of this embodiment described above.

【0047】図23は、本実施例のLSIパッケージ1
を基板90に実装した状態を示す断面図である。LSI
パッケージ1を基板90に実装するには、QFPの場合
と同様、リード3のアウターリード部を基板90の電極
(フットプリント)94に重ね合わせ、リード3の表面
に形成した半田メッキをリフロー炉内で溶融させる。こ
のとき、前記枠体5の貫通孔10を利用することによ
り、リード3と電極94の重ね合わせを高精度に行った
り、基板90をリフロー炉に搬入する際の振動によるリ
ード3と電極94の位置ずれを防止したりすることがで
きる。
FIG. 23 shows the LSI package 1 of this embodiment.
FIG. 9 is a cross-sectional view showing a state in which is mounted on a substrate 90. LSI
To mount the package 1 on the substrate 90, as in the case of QFP, the outer lead portions of the leads 3 are superposed on the electrodes (footprints) 94 of the substrate 90, and the solder plating formed on the surfaces of the leads 3 is placed in the reflow furnace. To melt. At this time, by utilizing the through holes 10 of the frame body 5, the leads 3 and the electrodes 94 can be superposed with high accuracy, and the leads 3 and the electrodes 94 can be vibrated when the substrate 90 is loaded into the reflow furnace. It is possible to prevent displacement.

【0048】また、本実施例のLSIパッケージ1に
は、必要に応じて放熱フィンを取り付けることができ
る。図24は、ダイパッド部18の下面にアルミニウム
の放熱フィン91を取り付けた例である。放熱フィン9
1は、枠体2の貫通孔10にネジ92などの固定手段を
挿入することにより確実、かつ簡単に取り付けることが
できる。このとき、放熱フィン91を接着剤でダイパッ
ド部18の裏面に固定しておくとよい。
Further, a radiation fin can be attached to the LSI package 1 of this embodiment as required. FIG. 24 shows an example in which aluminum radiating fins 91 are attached to the lower surface of the die pad portion 18. Radiating fin 9
1 can be securely and easily attached by inserting a fixing means such as a screw 92 into the through hole 10 of the frame body 2. At this time, the heat radiation fins 91 may be fixed to the back surface of the die pad portion 18 with an adhesive.

【0049】上記の構成によれば、半導体チップ5で発
生した熱は、金属製のダイパッド部18を通じて放熱フ
ィン91に伝達されるので、熱抵抗の小さいLSIパッ
ケージ1が得られる。なお、放熱フィン91の固定は、
その目的を達成できる方法であれば、ネジ92に限定さ
れるものではない。
According to the above configuration, the heat generated in the semiconductor chip 5 is transferred to the heat radiation fin 91 through the metal die pad portion 18, so that the LSI package 1 having a small thermal resistance can be obtained. In addition, the fixing of the radiation fin 91,
The method is not limited to the screw 92 as long as the method can achieve the purpose.

【0050】図25(斜視図)、図26(断面図)は、
ダイパッド部18の下面に半導体チップ5を接合し、上
面に放熱フィン93を取り付けた例である。この場合
は、大型の放熱フィン93を取り付けることができるの
で、LSIパッケージ1の熱抵抗をさらに小さくするこ
とができる。
FIG. 25 (perspective view) and FIG. 26 (cross-sectional view)
This is an example in which the semiconductor chip 5 is joined to the lower surface of the die pad portion 18 and the heat radiation fins 93 are attached to the upper surface. In this case, since the large heat dissipation fin 93 can be attached, the thermal resistance of the LSI package 1 can be further reduced.

【0051】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で、種々変更可能であることは言うまでもない。
The inventions made by the present inventors are as follows.
Although the present invention has been specifically described based on the embodiments, it is needless to say that the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention.

【0052】例えば図27に示すように、枠体付きリー
ドフレーム30Aのリード3とTCPリード7の接続に
高融点半田ペースト95を用いてもよい。この場合は、
まず導電性接着剤17を使って半導体チップ5をダイパ
ッド部18の上面に固定した後、TCPリード7の表面
に高融点半田ペースト95を供給し、レーザービームな
どを使ってこれを溶融する。TCPリード7の表面には
Auメッキ処理が施されているので、Au−Sn共晶合
金層の形成によってリード3とTCPリード7が接合さ
れる。この方法は、加熱ツール62を使ってリード3と
TCPリード7を一括して熱圧着する前記実施例の方法
に比べると、TCPリード7に加わる熱応力を小さくす
ることができるので、リード3とTCPリード7の接続
信頼性が向上する。
For example, as shown in FIG. 27, a high melting point solder paste 95 may be used to connect the lead 3 and the TCP lead 7 of the frame-equipped lead frame 30A. in this case,
First, the semiconductor chip 5 is fixed to the upper surface of the die pad portion 18 by using the conductive adhesive 17, and then the high melting point solder paste 95 is supplied to the surface of the TCP lead 7 and melted by using a laser beam or the like. Since the surface of the TCP lead 7 is plated with Au, the lead 3 and the TCP lead 7 are joined by forming the Au—Sn eutectic alloy layer. This method can reduce the thermal stress applied to the TCP lead 7 as compared with the method of the above embodiment in which the lead 3 and the TCP lead 7 are collectively thermocompression bonded by using the heating tool 62. The connection reliability of the TCP lead 7 is improved.

【0053】また、LSIパッケージ1を基板90に実
装する際、リード3と電極94の接続に低融点共晶半田
を用いてもよい。この方法によれば、枠体付きリードフ
レーム30Aのみを基板90に実装しておき、その後、
この枠体付きリードフレーム30AにTCP4を搭載す
ることも可能である。
When mounting the LSI package 1 on the substrate 90, a low melting point eutectic solder may be used to connect the lead 3 and the electrode 94. According to this method, only the lead frame with frame 30A is mounted on the substrate 90, and then,
It is also possible to mount the TCP4 on the frame-equipped lead frame 30A.

【0054】枠体2に設けた貫通孔10は、前記実施例
で説明した用途の他にも、例えば枠体付きリードフレー
ム30Aをダムバー切断金型50やリード成形金型80
にセットする際の位置合わせに利用するなど、種々の用
途に利用可能である。また、図28に示すように、この
貫通孔10と同種のものをQFP38のパッケージ本体
に設けることにより、QFPの製造工程や基板実装工程
でのハンドリングが容易になる。パッケージ本体に貫通
孔10を設けたQFPを製造するには、前記実施例で説
明したようなトランスファーモールド金型と、吊りリー
ドの中途部に孔を形成したリードフレームとを使用すれ
ばよい。
The through hole 10 provided in the frame body 2 is used for the lead frame 30A with the frame body in addition to the uses described in the above-described embodiments, for example, the dam bar cutting die 50 and the lead forming die 80.
It can be used for various purposes, such as alignment for setting in. Further, as shown in FIG. 28, by providing the same kind as the through hole 10 in the package body of the QFP 38, the handling in the QFP manufacturing process and the board mounting process becomes easy. In order to manufacture the QFP in which the through hole 10 is provided in the package body, the transfer mold die as described in the above embodiment and the lead frame having the hole formed in the middle of the suspension lead may be used.

【0055】本発明のLSIパッケージ1の枠体2やリ
ード3(アウターリード部)の形状は、QFPと同じで
なくとも良く、種々の形状を採用することができる。
The shapes of the frame body 2 and the leads 3 (outer lead portions) of the LSI package 1 of the present invention need not be the same as QFP, and various shapes can be adopted.

【0056】[0056]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0057】(1)本発明によれば、半導体チップを封
止したテープキャリアパッケージのリードと枠体付きリ
ードフレームのリードを一括接続することにより、ワイ
ヤボンディング工程が省略できるので、LSIパッケー
ジの生産性を大幅に向上させることができる。また、Q
FPに比べてリードのピッチを狭くし易いTCPを使っ
て半導体チップとリードを接続するので、LSIパッケ
ージの多ピン化を促進することができる。
(1) According to the present invention, the wire bonding process can be omitted by collectively connecting the leads of the tape carrier package encapsulating the semiconductor chip and the leads of the frame-equipped lead frame, so that the LSI package is produced. It is possible to significantly improve the sex. Also, Q
Since the leads are connected to the semiconductor chip by using the TCP, which is easier to narrow the lead pitch than the FP, it is possible to promote the increase in the number of pins of the LSI package.

【0058】(2)本発明によれば、半導体チップを搭
載したダイパッド部の裏面に直接放熱フィンを接触させ
ることにより、LSIパッケージの放熱性を向上させる
ことができる。その際、枠体に設けた貫通孔を利用する
ことにより、放熱フィンをLSIパッケージに確実、簡
単に取り付けることができる。
(2) According to the present invention, the heat radiation property of the LSI package can be improved by directly contacting the heat radiation fin with the back surface of the die pad portion on which the semiconductor chip is mounted. At that time, by utilizing the through hole provided in the frame body, the radiation fin can be securely and easily attached to the LSI package.

【0059】(3)本発明によれば、枠体に貫通孔を設
けることにより、LSIパッケージの製造工程、電気特
性検査工程および基板実装工程におけるハンドリングが
容易になる。
(3) According to the present invention, by providing the frame body with the through holes, the handling in the manufacturing process of the LSI package, the electrical characteristic inspection process and the substrate mounting process becomes easy.

【0060】(4)本発明によれば、リードの形状をQ
FPと同一にしたことにより、基板への半田付け(半田
リフロー)をSOJ(Small Outline J-lead package)や
PLCC(Plastic Leaded Chip Carrier) のような他の
表面実装部品と同一工程で行うことができる。また、リ
ードの形状をQFPと同一にしたことにより、リードの
平坦度が得られ易いので、基板への実装を精度良く行う
ことができる。
(4) According to the present invention, the shape of the lead is Q
By making it the same as FP, soldering (solder reflow) to the substrate can be performed in the same process as other surface mount components such as SOJ (Small Outline J-lead package) and PLCC (Plastic Leaded Chip Carrier). it can. Further, since the shape of the lead is the same as that of the QFP, the flatness of the lead can be easily obtained, so that the mounting on the substrate can be performed accurately.

【0061】(5)本発明によれば、枠体の内側を空洞
化したことにより、枠体のモールド時にボイドが巻き込
まれるポテンシャルが低下する。また、枠体とその内側
に搭載したTCPとが離間しているので、枠体とTCP
との間にストレスが発生することもない。従って、本発
明によれば、枠体の外形寸法を大きくしてもパッケージ
クラックは生じない。
(5) According to the present invention, since the inside of the frame is made hollow, the potential for inclusion of voids during molding of the frame is reduced. Further, since the frame body and the TCP mounted inside thereof are separated from each other, the frame body and the TCP
There is no stress between and. Therefore, according to the present invention, package cracks do not occur even if the outer dimensions of the frame are increased.

【0062】さらに、TCP全体を樹脂封止した場合
は、基板実装時の温度により樹脂の収縮力が働き、リー
ドとTCPリードの接続部が断線するポテンシャルが高
くなるが、枠体とTCPとが離間していることにより、
樹脂の熱収縮による断線のポテンシャルは極めて少な
い。
Further, when the entire TCP is resin-sealed, the contraction force of the resin works due to the temperature at the time of mounting on the substrate, and the potential of disconnection of the connection between the lead and the TCP lead becomes high, but the frame and the TCP are separated. By being separated,
The potential for wire breakage due to thermal contraction of the resin is extremely low.

【0063】その上、QFPのように半導体チップおよ
びリードのインナーリード部全体を樹脂封止する場合
は、半導体チップの保護および信頼性を向上させる目的
で高価な樹脂を使用しなければならないが、本発明のL
SIパッケージの枠体は、熱可塑性で成形が容易、かつ
耐熱温度が150℃程度の安価な樹脂でよいため、パッ
ケージのコストを低減することができる。
Moreover, when the semiconductor chip and the entire inner lead portion of the lead are resin-sealed like QFP, an expensive resin must be used for the purpose of improving protection and reliability of the semiconductor chip. L of the present invention
Since the frame of the SI package is thermoplastic and easy to mold, and an inexpensive resin having a heat resistant temperature of about 150 ° C. may be used, the cost of the package can be reduced.

【0064】(6)本発明によれば、枠体の内側の空洞
領域にTCPを搭載したことにより、基板実装後のチッ
プリペアが容易になる。
(6) According to the present invention, since the TCP is mounted in the hollow region inside the frame, the chip repair after mounting on the substrate becomes easy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるLSIパッケージの斜
視図である。
FIG. 1 is a perspective view of an LSI package that is an embodiment of the present invention.

【図2】本発明の一実施例である半導体集積回路装置の
断面図である。
FIG. 2 is a cross-sectional view of a semiconductor integrated circuit device that is an embodiment of the present invention.

【図3】テープキャリアパッケージの製造方法を示す説
明図である。
FIG. 3 is an explanatory diagram showing a method of manufacturing a tape carrier package.

【図4】テープキャリアパッケージの製造方法を示す説
明図である。
FIG. 4 is an explanatory diagram showing a method of manufacturing a tape carrier package.

【図5】テープキャリアパッケージの製造方法を示す説
明図である。
FIG. 5 is an explanatory diagram showing a method of manufacturing a tape carrier package.

【図6】テープキャリアパッケージの製造方法を示す説
明図である。
FIG. 6 is an explanatory diagram showing a method of manufacturing a tape carrier package.

【図7】テープキャリアパッケージの製造方法を示す説
明図である。
FIG. 7 is an explanatory diagram showing a method of manufacturing a tape carrier package.

【図8】本発明で使用するリードフレームの平面図であ
る。
FIG. 8 is a plan view of a lead frame used in the present invention.

【図9】本発明で使用するリードフレームの全体平面図
である。
FIG. 9 is an overall plan view of a lead frame used in the present invention.

【図10】枠体付きリードフレームの製造方法を示す説
明図である。
FIG. 10 is an explanatory diagram showing a method of manufacturing a lead frame with a frame body.

【図11】枠体付きリードフレームの製造方法を示す説
明図である。
FIG. 11 is an explanatory diagram showing a method of manufacturing a lead frame with a frame body.

【図12】枠体付きリードフレームの製造方法を示す説
明図である。
FIG. 12 is an explanatory diagram showing a method of manufacturing a lead frame with a frame.

【図13】枠体付きリードフレームの平面図である。FIG. 13 is a plan view of a lead frame with a frame body.

【図14】枠体付きリードフレームの製造方法を示す説
明図である。
FIG. 14 is an explanatory diagram showing a method of manufacturing a lead frame with a frame body.

【図15】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 15 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図16】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 16 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図17】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 17 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図18】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 18 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図19】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 19 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図20】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
FIG. 20 is an explanatory diagram showing a method of mounting a tape carrier package on a lead frame with a frame.

【図21】本発明のLSIパッケージを製品収納トレイ
に収容した状態を示す説明図である。
FIG. 21 is an explanatory diagram showing a state where the LSI package of the present invention is stored in a product storage tray.

【図22】本発明のLSIパッケージの製造工程を示す
フローチャート図である。
FIG. 22 is a flowchart showing the manufacturing process of the LSI package of the present invention.

【図23】本発明のLSIパッケージを基板に実装した
状態を示す断面図である。
FIG. 23 is a cross-sectional view showing a state in which the LSI package of the present invention is mounted on a substrate.

【図24】本発明のLSIパッケージに放熱フィンを取
り付けた状態を示す断面図である。
FIG. 24 is a cross-sectional view showing a state in which a radiation fin is attached to the LSI package of the present invention.

【図25】本発明のLSIパッケージに放熱フィンを取
り付けた状態を示す外観斜視図である。
FIG. 25 is an external perspective view showing a state in which a radiation fin is attached to the LSI package of the present invention.

【図26】本発明のLSIパッケージに放熱フィンを取
り付けた状態を示す断面図である。
FIG. 26 is a cross-sectional view showing a state in which a radiation fin is attached to the LSI package of the present invention.

【図27】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する他の方法を示す説明図である。
FIG. 27 is an explanatory view showing another method of mounting the tape carrier package on the lead frame with a frame.

【図28】QFPのパッケージ本体に貫通孔を設けた状
態を示す外観斜視図である。
FIG. 28 is an external perspective view showing a state in which a through hole is provided in the package body of the QFP.

【符号の説明】[Explanation of symbols]

1 LSIパッケージ 2 枠体 3 リード 4 テープキャリアパッケージ(TCP) 5 半導体チップ 6 絶縁フィルム 7 TCPリード 8 ポッティング樹脂 9 バンプ電極 10 貫通孔 10a 孔 11 ステージ 12 加熱ツール 13 Auメッキ 14 ソルダレジスト 15 ゴム印 17 導電性接着剤 18 ダイパッド部 20 リード成形金型 21 リード成形用ダイ 22 リード成形用ノックアウト 23 リード成形用パンチ 26 リード切断金型 27 リード切断用ダイ 28 リード切断用ノックアウト 29 リード切断用パンチ 30 リードフレーム 30A 枠体付きリードフレーム 31 吊りリード 32 外枠 33 内枠 34 ダムバー 35 ダムバー 36 製品収納トレイ 37 ガイドピン 38 QFP 40 トランスファーモールド金型 40a 上金型 40b 下金型 41 ポット 42 タブレット 43 プランジャ 44 ゲート 45 キャビティ 46 突起 50 ダムバー切断金型 51 ダムバー切断用ダイ 52 ダムバー切断用ノックアウト 53 ダムバー切断用パンチ 60 ステージ 61 ピン 62 加熱ツール 70 リード切断金型 71 リード切断用ダイ 72 リード切断用ノックアウト 73 リード切断用パンチ 80 リード成形金型 81 リード成形用ダイ 82 リード成形用ノックアウト 83 リード成形用パンチ 90 基板 91 放熱フィン 92 ネジ 93 放熱フィン 94 電極(フットプリント) 95 高融点半田ペースト 1 LSI Package 2 Frame 3 Lead 4 Tape Carrier Package (TCP) 5 Semiconductor Chip 6 Insulating Film 7 TCP Lead 8 Potting Resin 9 Bump Electrode 10 Through Hole 10a Hole 11 Stage 12 Heating Tool 13 Au Plating 14 Solder Resist 15 Rubber Stamp 17 Conductive Adhesive 18 Die pad part 20 Lead forming die 21 Lead forming die 22 Lead forming knockout 23 Lead forming punch 26 Lead cutting die 27 Lead cutting die 28 Lead cutting knockout 29 Lead cutting punch 30 Lead frame 30A Lead frame with frame 31 Suspended leads 32 Outer frame 33 Inner frame 34 Dam bar 35 Dam bar 36 Product storage tray 37 Guide pin 38 QFP 40 Transfer mold die 40a Top metal 40b Lower mold 41 Pot 42 Tablet 43 Plunger 44 Gate 45 Cavity 46 Protrusion 50 Dambar cutting mold 51 Dambar cutting die 52 Dambar cutting knockout 53 Dambar cutting punch 60 Stage 61 pin 62 Heating tool 70 Lead cutting mold 71 Lead Cutting die 72 Lead cutting knockout 73 Lead cutting punch 80 Lead molding die 81 Lead molding die 82 Lead molding knockout 83 Lead molding punch 90 Substrate 91 Radiating fin 92 Screw 93 Radiating fin 94 Electrode (footprint) 95 High melting point solder paste

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとで構成された
リードフレームの前記ダイパッド部上にテープキャリア
パッケージに組み込まれた半導体チップを搭載し、前記
枠体の内側に延在する前記リードと前記テープキャリア
パッケージのリードとを電気的に接続したことを特徴と
する半導体集積回路装置。
1. A die pad portion on which a semiconductor chip is mounted, a resin frame body provided around the die pad portion and having a hollow central portion, and an inner side and an outer side penetrating the frame body. A semiconductor chip incorporated in a tape carrier package is mounted on the die pad portion of a lead frame composed of a plurality of leads extending in the frame, and the leads extending inside the frame and the tape carrier package. A semiconductor integrated circuit device characterized in that it is electrically connected to the lead of the semiconductor integrated circuit device.
【請求項2】 請求項1記載の半導体集積回路装置であ
って、前記枠体の外側に延在する前記リードを表面実装
可能な形状に成形し、その表面に半田メッキを施したこ
とを特徴とする半導体集積回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein the lead extending to the outside of the frame is formed into a shape capable of being surface-mounted, and the surface thereof is solder-plated. Semiconductor integrated circuit device.
【請求項3】 請求項1記載の半導体集積回路装置であ
って、前記枠体の一部にその上面から裏面に沿って貫通
孔を設けたことを特徴とする半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein a through hole is provided in a part of the frame along an upper surface and a back surface thereof.
【請求項4】 請求項1記載の半導体集積回路装置であ
って、前記枠体の上面または裏面に放熱フィンを取り付
け、前記放熱フィンの一部を前記ダイパッド部の裏面に
接触させたことを特徴とする半導体集積回路装置。
4. The semiconductor integrated circuit device according to claim 1, wherein a radiation fin is attached to an upper surface or a back surface of the frame body, and a part of the radiation fin is brought into contact with a back surface of the die pad portion. Semiconductor integrated circuit device.
【請求項5】 請求項4記載の半導体集積回路装置であ
って、前記枠体の一部にその上面から裏面に沿って貫通
孔を設け、前記貫通孔に挿入した固定手段を介して前記
放熱フィンを前記枠体に固定したことを特徴とする半導
体集積回路装置。
5. The semiconductor integrated circuit device according to claim 4, wherein a through hole is provided in a part of the frame body from an upper surface to a back surface thereof, and the heat radiation is performed via a fixing means inserted in the through hole. A semiconductor integrated circuit device, wherein a fin is fixed to the frame body.
【請求項6】 請求項3記載の半導体集積回路装置の製
造方法であって、前記半導体集積回路装置を製造する工
程で前記貫通孔を前記リードフレームの位置決めに用い
ることを特徴とする半導体集積回路装置の製造方法。
6. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the through hole is used for positioning the lead frame in a step of manufacturing the semiconductor integrated circuit device. Device manufacturing method.
【請求項7】 請求項3記載の半導体集積回路装置の製
造方法であって、前記半導体集積回路装置を基板に実装
する工程で前記貫通孔を前記半導体集積回路装置の位置
決めに用いることを特徴とする半導体集積回路装置の製
造方法。
7. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the through hole is used for positioning the semiconductor integrated circuit device in a step of mounting the semiconductor integrated circuit device on a substrate. Method for manufacturing semiconductor integrated circuit device.
【請求項8】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとで構成された
リードフレームを用意する工程と、前記リードフレーム
の前記ダイパッド部上にテープキャリアパッケージに組
み込まれた半導体チップを搭載し、前記枠体の内側に延
在する前記リードと前記テープキャリアパッケージのリ
ードとを一括接続する工程とを備えたことを特徴とする
半導体集積回路装置の製造方法。
8. A die pad portion on which a semiconductor chip is mounted, a resin frame body provided around the die pad portion and having a hollow central portion, and inside and outside of the frame body penetrating the frame body. A step of preparing a lead frame composed of a plurality of leads extending in the above step, and mounting a semiconductor chip incorporated in a tape carrier package on the die pad portion of the lead frame and extending the inside of the frame body. A method of manufacturing a semiconductor integrated circuit device, comprising the step of collectively connecting the existing lead and the lead of the tape carrier package.
【請求項9】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとを備えたこと
を特徴とするリードフレーム。
9. A die pad portion on which a semiconductor chip is mounted, a resin frame body provided around the die pad portion and having a hollow central portion, and inside and outside of the frame body penetrating the frame body. And a plurality of leads extending to the lead frame.
JP7011254A 1994-06-21 1995-01-27 Semiconductor integrated circuit device and its manufacture, and lead frame Pending JPH0870082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7011254A JPH0870082A (en) 1994-06-21 1995-01-27 Semiconductor integrated circuit device and its manufacture, and lead frame

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-137700 1994-06-21
JP13770094 1994-06-21
JP7011254A JPH0870082A (en) 1994-06-21 1995-01-27 Semiconductor integrated circuit device and its manufacture, and lead frame

Publications (1)

Publication Number Publication Date
JPH0870082A true JPH0870082A (en) 1996-03-12

Family

ID=26346672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7011254A Pending JPH0870082A (en) 1994-06-21 1995-01-27 Semiconductor integrated circuit device and its manufacture, and lead frame

Country Status (1)

Country Link
JP (1) JPH0870082A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288983A (en) * 1999-03-08 1999-10-19 Sony Corp Lead frame, manufacture of the lead frame, semiconductor device and manufacture of the semiconductor device
US6166446A (en) * 1997-03-18 2000-12-26 Seiko Epson Corporation Semiconductor device and fabrication process thereof
KR100304680B1 (en) * 1997-09-04 2001-11-02 가네꼬 히사시 Semiconductor device and method of manufacturing the same
US6342726B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365439B2 (en) 1996-03-22 2002-04-02 Hitachi, Ltd. Method of manufacturing a ball grid array type semiconductor package
US6521981B2 (en) 1996-03-22 2003-02-18 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6342726B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6353255B2 (en) 1996-03-22 2002-03-05 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6670215B2 (en) 1996-03-22 2003-12-30 Renesas Technology Corporation Semiconductor device and manufacturing method thereof
US6355975B2 (en) 1996-03-22 2002-03-12 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6342728B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6472727B2 (en) 1996-03-22 2002-10-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6355500B2 (en) 1996-03-22 2002-03-12 Hitachi. Ltd. Semiconductor device and manufacturing method thereof
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6664135B2 (en) 1996-03-22 2003-12-16 Renesas Technology Corporation Method of manufacturing a ball grid array type semiconductor package
US6166446A (en) * 1997-03-18 2000-12-26 Seiko Epson Corporation Semiconductor device and fabrication process thereof
KR100304680B1 (en) * 1997-09-04 2001-11-02 가네꼬 히사시 Semiconductor device and method of manufacturing the same
JPH11288983A (en) * 1999-03-08 1999-10-19 Sony Corp Lead frame, manufacture of the lead frame, semiconductor device and manufacture of the semiconductor device

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US5198964A (en) Packaged semiconductor device and electronic device module including same
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2891607B2 (en) Method for manufacturing semiconductor integrated circuit device
US7361533B1 (en) Stacked embedded leadframe
JP3619773B2 (en) Manufacturing method of semiconductor device
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
US20050037618A1 (en) Singulation method used in leadless packaging process
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2004349728A (en) Method for manufacturing encapsulated electronic component, particularly integrated circuit
US6617200B2 (en) System and method for fabricating a semiconductor device
JP3366062B2 (en) Overmold type semiconductor device and method of manufacturing the same
CN112447651A (en) Electronic device with three-dimensional heat conduction pad
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
JP4038021B2 (en) Manufacturing method of semiconductor device
JP5119092B2 (en) Manufacturing method of semiconductor device
US20030214019A1 (en) Packaging system for semiconductor devices
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JPH06236956A (en) Semiconductor device and its manufacture
KR200179419Y1 (en) Semiconductor package
JPH02181956A (en) Semiconductor device
JP2002164497A (en) Semiconductor device and method for manufacturing the same
JPH1092967A (en) Integrated circuit device with bottom bump terminal and manufacture thereof
JPH06163632A (en) Semiconductor device
JPH07142645A (en) Semiconductor and manufacture thereof