JPH1092967A - Integrated circuit device with bottom bump terminal and manufacture thereof - Google Patents

Integrated circuit device with bottom bump terminal and manufacture thereof

Info

Publication number
JPH1092967A
JPH1092967A JP24201096A JP24201096A JPH1092967A JP H1092967 A JPH1092967 A JP H1092967A JP 24201096 A JP24201096 A JP 24201096A JP 24201096 A JP24201096 A JP 24201096A JP H1092967 A JPH1092967 A JP H1092967A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
chip
lead
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24201096A
Other languages
Japanese (ja)
Inventor
Eiji Yokota
栄二 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP24201096A priority Critical patent/JPH1092967A/en
Publication of JPH1092967A publication Critical patent/JPH1092967A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a light, thin and small multi-terminal package by forming a die pad and inner leads from a lead frame and supporting pads for fixing bump conductors by the inner lead top ends. SOLUTION: An IC chip 1 is mounted on die pad 20 of a lead frame. The die pad 20 is connected to the top ends 2a of inner leads 2b of the lead frame by bonding wires 3. The chip 1, pads 20, inner leads 2b, lead pads 2a and bonding wires 3 are sealed en bloc with a specified resin to form a sealed block 4. Lead pads 2a for fixing solder balls 6 to be bump conductors are supported by the top ends of the inner leads 2b. Thus it is possible to realize a light, thin and small multi-terminal package.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子及び／
またはその他の素子により形成される集積回路（ＩＣ）
を担う装置に関し、特に、いわゆるハンダボールなどの
球状若しくはこれに等価な形の電導体が当該装置の外部
接続端子としてパッケージ底面に形成される底面突起状
端子配設型集積回路装置及びその製造方法に関する。The present invention relates to a semiconductor device and / or a semiconductor device.
Or integrated circuit (IC) formed by other elements
In particular, an integrated circuit device with a bottom-projecting terminal-arranged type in which a spherical or equivalent conductor such as a solder ball is formed on the bottom surface of a package as an external connection terminal of the device, and a method of manufacturing the same About.

【０００２】[0002]

【従来の技術】今日、電子機器そのものの高性能化及び
軽薄短小化に伴って、それに使用されるＩＣパッケージ
の多端子化及び軽薄短小化の要求も、ますます強まる一
方である。表面実装型パッケージの一種として、パッケ
ージボディ縁端よりガルウイング状（Ｌ字状）のアウタ
ーリードを延出させた、例えばファインピッチＱＦＰ
（Quad Flat Package ）がある。これによれば、そのリ
ードピッチを狭くしてパッケージの多端子化及び軽薄短
小化を実現している。しかしながら、このような微細加
工されたアウターリードによる外部接続型のパッケージ
は、しばしばプリント基板への実装に困難を来し、いわ
ゆる実装歩留まりの悪化を促すことがある。かかるアウ
ターリードは微細である故に変形しやすく、変形する
と、隣合うアウターリードどうしが接触してしまった
り、アウターリード先端を適正にプリント基板上のフッ
トプリントパッドにハンダ付けできない、といった恐れ
がでてくるのである。2. Description of the Related Art Today, as the performance of electronic equipment itself is improved and the size and weight of the electronic equipment are reduced, the demand for multi-terminals and the weight and thickness of the IC package used for the electronic equipment is increasing. As one type of surface mount type package, a gull-wing (L-shaped) outer lead extends from the edge of the package body, for example, fine pitch QFP.
(Quad Flat Package). According to this, the lead pitch is narrowed to realize a multi-terminal package and a light and thin package. However, such an externally connected package using the finely processed outer leads often causes difficulties in mounting on a printed circuit board, which may promote deterioration in the so-called mounting yield. Such outer leads are so fine that they are easily deformed.If deformed, there is a risk that adjacent outer leads may come into contact with each other or that the tip of the outer lead may not be properly soldered to the footprint pad on the printed circuit board. It is coming.

【０００３】この問題を克服すべく開発されたのが、Ｂ
ＧＡ（Ball Grid Array ）と呼ばれるパッケージであ
る。これも表面実装型パッケージの一形態と捕らえられ
るが、上記ファインピッチタイプとは端子の外部接続方
式において明確に異にする。ＢＧＡは、パッケージの底
面に略球状のハンダ（ハンダボール）を多数形成してこ
れを外部接続端子としている。かかるハンダボールは、
２次元のアレイ状に並べられるので、上記ファインピッ
チタイプがパッケージボディの外周に沿って単一列状に
端子を形成するのに相対し、導出すべき端子数に対して
必要なパッケージボディの主面面積が小さくて済むとと
もに端子ピッチを広く採ることが可能である。To overcome this problem, B was developed.
This is a package called GA (Ball Grid Array). This is also regarded as one form of the surface mount type package, but is clearly different from the fine pitch type in the external connection method of the terminals. In the BGA, a large number of substantially spherical solders (solder balls) are formed on the bottom surface of a package, and these are used as external connection terminals. Such solder balls are
Since the fine pitch type is arranged in a two-dimensional array, the main surface of the package body required for the number of terminals to be led out is opposed to the case where the fine pitch type forms the terminals in a single row along the outer periphery of the package body. The area can be small and the terminal pitch can be widened.

【０００４】従来のＢＧＡの基本構造をより詳しく説明
すると、先ず比較的小さなパッケージ用両面配線基板に
ＩＣチップが搭載され、ＩＣチップの電極パッドと当該
パッケージ用基板の配線パターンとがワイヤーボンディ
ングにより接続される。パッケージ用基板は、その配線
パターン及びスルーホールによって、ワイヤーボンディ
ングされた位置から底面側のハンダボールが形成される
所定の位置までを個々に接続する。そしてパッケージ用
基板の底面におけるハンダボール形成位置の各々にハン
ダボールが形成され、ＩＣチップが樹脂封止されて完成
となる。The basic structure of a conventional BGA will be described in more detail. First, an IC chip is mounted on a relatively small double-sided wiring board for a package, and electrode pads of the IC chip are connected to wiring patterns of the package board by wire bonding. Is done. The package substrate individually connects from the wire-bonded position to a predetermined position where the solder ball on the bottom side is formed by the wiring pattern and the through hole. Then, solder balls are formed at each of the solder ball forming positions on the bottom surface of the package substrate, and the IC chip is sealed with resin to complete the IC chip.

【０００５】このように従来のＢＧＡでは、ＩＣチップ
の各パッドと接続すべくワイヤボンディングされた位置
から、対応するハンダボールの位置へと引き回すため
に、両面配線基板（以下、ＢＧＡ基板と呼ぶ）が用いら
れている。かかるＢＧＡ基板の材質としては、ガラスエ
ポキシなど他の基板材料に比べて伸び率の小さいＢＴ
（ビスマストリアジン）レジンが、従来より多く採用さ
れている。その理由は、パッケージボディの反りを抑
え、ハンダボールの平坦性を向上させるためである。As described above, in the conventional BGA, a double-sided wiring board (hereinafter, referred to as a BGA board) is required to route from a wire-bonded position to connect to each pad of an IC chip to a corresponding solder ball position. Is used. As a material of such a BGA substrate, a BT having a smaller elongation rate than other substrate materials such as glass epoxy is used.
(Bismustrazine) resin has been employed more than ever. The reason is to suppress the warpage of the package body and improve the flatness of the solder ball.

【０００６】しかしながら、ＢＴレジンによるＢＧＡ基
板は、他の基板材料に比べて極めて高価であり、伸び率
等を無視してガラスエポキシを採用するにしてもやはり
ガラスエポキシが一般に高価であることに変わりがな
い。一方、全く新規な手段によって集積回路装置を製造
するとなると、一般に、その製造工程を新たに組み直し
たり、製造装置を新たに開発しなければならず、材料の
低コスト化の割に製造コストが高くついてしまう、とい
うこともある。よってこの点も考慮に入れて、集積回路
装置の総合的な低コスト化が図られることが望まれる。However, a BGA substrate made of BT resin is extremely expensive as compared with other substrate materials. Even if glass epoxy is used ignoring the elongation rate, glass epoxy is generally expensive. There is no. On the other hand, if an integrated circuit device is to be manufactured by completely new means, the manufacturing process generally has to be reassembled or a new manufacturing device has to be developed. Sometimes, it's going to happen. Therefore, taking this point into account, it is desired that the integrated circuit device be reduced in overall cost.

【０００７】[0007]

【発明が解決しようとする課題】本発明は、上述した点
に鑑みてなされたものであり、その目的とするところ
は、パッケージの多端子化及び軽薄短小化を図るととも
に、安価にしてかつ良好な表面実装を可能とする集積回
路装置及びその製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned points, and an object of the present invention is to reduce the number of terminals in a package and to reduce the size and weight of the package. It is an object of the present invention to provide an integrated circuit device and a method for manufacturing the same, which can perform various surface mounting.

【０００８】[0008]

【課題を解決するための手段】本発明による集積回路装
置は、集積回路が形成されたＩＣチップを含む底面突起
状端子配列型集積回路装置であって、前記チップが載置
されるダイパッドと、前記ダイパッドの外周側において
２次元配列された複数のインナーリード先端部と、前記
チップの端子と前記インナーリード先端部とを個々に接
続するボンディングワイヤーと、前記インナーリード先
端部を露出させつつ前記チップを載置する側において前
記チップ，ダイパッド，インナーリード先端部及びボン
ディングワイヤーを封止する封止体と、前記インナーリ
ード先端部の露出面に固着される突起状電導体とを有
し、前記ダイパッド及びインナーリード先端部は、リー
ドフレームから得られたものであり、前記インナーリー
ド先端部は、それぞれ前記突起状電導体を固着するため
のパッドを担うことを特徴としている。SUMMARY OF THE INVENTION An integrated circuit device according to the present invention is an integrated circuit device having an array of IC chips on which an integrated circuit is formed. A plurality of inner lead tips two-dimensionally arranged on the outer peripheral side of the die pad, a bonding wire for individually connecting a terminal of the chip and the inner lead tip, and the chip while exposing the inner lead tip. A sealing body for sealing the chip, the die pad, the tip of the inner lead and the bonding wire on the side on which the chip is mounted, and a protruding conductor fixed to an exposed surface of the tip of the inner lead; And the inner lead tip is obtained from a lead frame, and the inner lead tip is each Is characterized by carrying a pad for securing said projecting conductors.

【０００９】本発明による集積回路装置の製造方法は、
集積回路が形成されたＩＣチップを含む底面突起状端子
配列型集積回路装置の製造方法であって、前記チップを
リードフレームのダイパッドに載置しかつ固着するダイ
ボンディング工程と、前記チップの端子と前記リードフ
レームにおいて前記ダイパッドの外周側に２次元配列さ
れた複数のインナーフレーム先端部とをボンディングワ
イヤーにて接続するワイヤーボンディング工程と、前記
インナーリード先端部を露出させつつ前記チップを載置
する側において前記チップ，ダイパッド，インナーリー
ド先端部及びボンディングワイヤーを封止する片面封止
工程と、前記インナーリード先端部の露出面に突起状電
導体を固着する外部端子形成工程とを有し、前記インナ
ーリード先端部は、それぞれ前記突起状電導体を固着す
るためのパッドを担っていることを特徴としている。A method for manufacturing an integrated circuit device according to the present invention comprises:
A method for manufacturing a bottom-projecting terminal array type integrated circuit device including an IC chip having an integrated circuit formed thereon, comprising: a die bonding step of mounting and fixing the chip on a die pad of a lead frame; A wire bonding step of connecting a plurality of two-dimensionally arrayed front ends of the inner frames on the outer peripheral side of the die pad with a bonding wire in the lead frame; and a side on which the chip is mounted while exposing the inner lead front ends. The step of sealing the chip, the die pad, the tip of the inner lead and the bonding wire, and the step of forming an external terminal for fixing a protruding conductor to the exposed surface of the tip of the inner lead. Each of the lead ends has a pad for fixing the protruding conductor. It is characterized in that it Tsu.

【００１０】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明による一実
施例の集積回路装置の底面図（プリント基板へ実装する
側の面を見た図）であり、図２はそのＡ−Ａ断面図であ
る。また図３は、この集積回路装置に使われるリードフ
レームの形態を示しており、適宜参照される。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a bottom view of an integrated circuit device according to one embodiment of the present invention (a view of a surface mounted on a printed circuit board), and FIG. 2 is a sectional view taken along line AA of FIG. FIG. 3 shows a form of a lead frame used in the integrated circuit device, which is appropriately referred to.

【００１１】図１及び図２において、半導体集積回路が
形成されたＩＣチップ１は、リードフレーム２のダイパ
ッド２０に載置され、より詳しくは両者の接合部におい
て例えば共晶合金を形成することによって、或いは塗布
された銀ペーストにてダイパッド２０に固着される。チ
ップ１の表面には、図示せぬＰＳＧ（リンガラス）膜の
如き表面保護膜が被覆されるも、当該チップ外縁近傍に
おいて電極或いは入出力端子たる例えばアルミ性のパッ
ドが複数、露出形成されている。In FIG. 1 and FIG. 2, an IC chip 1 on which a semiconductor integrated circuit is formed is mounted on a die pad 20 of a lead frame 2, and more specifically, by forming, for example, a eutectic alloy at a joint between the two. Alternatively, it is fixed to the die pad 20 with the applied silver paste. Although the surface of the chip 1 is coated with a surface protective film such as a PSG (phosphorus glass) film (not shown), a plurality of electrodes or input / output terminals, such as aluminum pads, are exposed and formed near the outer edge of the chip. I have.

【００１２】これらチップパッドとリードフレーム２の
インナーリード２ｂの先端部（以下、リードパッドと呼
ぶ）２ａとの間は、ボンディングワイヤー３によって接
続される。リードパッド２ａは、チップ１の各パッドと
対応しており、個々にインナーリード２ｂを介してパッ
ケージ外縁へと導かれる（図３参照）。チップ１，ダイ
パッド２０，インナーリード２ｂ及びリードパッド２
ａ，並びにボンディングワイヤー３は、一括して例えば
所定の樹脂により封止され、封止体４が形成される。但
し、封止体４は、リードフレーム２をその両面から包埋
するものではなく、リードフレーム２のチップ搭載側面
上に形成される、いわゆる片面封止をなすものである。
また、少なくともリードパッド２ａは、封止体４から露
出されハンダによるメッキが施される。またそのメッキ
処理の前には、リードパッド２ａの露出部を除きリード
フレーム及び封止体の底面にソルダレジストを担う絶縁
層５が形成される。The bonding pads 3 are connected between the chip pads and the tips 2a (hereinafter referred to as lead pads) of the inner leads 2b of the lead frame 2. The lead pads 2a correspond to the pads of the chip 1, and are individually led to the outer edge of the package via the inner leads 2b (see FIG. 3). Chip 1, die pad 20, inner lead 2b and lead pad 2
a, and the bonding wire 3 are collectively sealed with, for example, a predetermined resin to form a sealed body 4. However, the sealing body 4 does not embed the lead frame 2 from both sides, but forms what is called one-sided sealing formed on the chip mounting side surface of the lead frame 2.
At least the lead pads 2a are exposed from the sealing body 4 and plated with solder. Prior to the plating process, an insulating layer 5 carrying a solder resist is formed on the bottom surfaces of the lead frame and the sealing body except for the exposed portions of the lead pads 2a.

【００１３】かかるリードパッド２ａの露出部には、端
子電導体としてのハンダボール６が配設または形成され
る。リードパッド２ａは、ダイパッド２０の周囲を取り
巻くように配されているが（図３参照）、通常のＱＦＰ
の場合と異なり、その配列はダイパッド２０の外縁に沿
いダイパッド２０に近いほうから一列目，２列目，…と
複数の列をなす。換言すれば、リードパッド２ａは、ダ
イパッド２０及び吊りピン２ｃ以外の領域においてアレ
イ状に配列されるのである。従ってハンダボール６も、
当該リードパッドに従ってアレイ状に形成される（図１
参照）。A solder ball 6 as a terminal conductor is provided or formed on the exposed portion of the lead pad 2a. The lead pad 2a is arranged so as to surround the periphery of the die pad 20 (see FIG. 3).
, The arrangement is in a plurality of rows, such as the first row, the second row,... From the side closer to the die pad 20 along the outer edge of the die pad 20. In other words, the lead pads 2a are arranged in an array in a region other than the die pad 20 and the suspension pins 2c. Therefore, the solder ball 6 also
It is formed in an array according to the lead pad (FIG. 1
reference).

【００１４】ハンダボール６としては、従前のように全
部をハンダで形成しても良いが、本実施例のように、そ
の略中心部（コアまたは芯）に配され例えば銅からなる
球状若しくはこれに等価な形であってハンダよりも十分
に融点の高い電導体（以下、カッパコアと称する）６０
と、これに被覆するハンダ膜６１とからなる、いわゆる
カッパコアハンダボールを採用するのが好ましい（図２
参照）。このカッパコアハンダボールは、単にハンダボ
ール自体の外形を維持しやすいという点だけでなく、完
成した集積回路装置をそれを介してプリント基板に実装
する際にも有益である。The solder ball 6 may be entirely formed of solder as before, but as in the present embodiment, it is disposed at a substantially central portion (core or core), for example, a spherical shape made of copper or the like. A conductor (hereinafter, referred to as a kappa core) 60 having a shape equivalent to the above and having a melting point sufficiently higher than that of the solder
It is preferable to employ a so-called kappa core solder ball composed of a solder core 61 and a solder film 61 covering the core (see FIG. 2).
reference). The kappa core solder ball is useful not only in that it is easy to maintain the external shape of the solder ball itself, but also when a completed integrated circuit device is mounted on a printed circuit board via the device.

【００１５】つまり、ハンダボールは、プリント基板へ
のハンダ付けのためにリフロー加熱されて溶融するが、
カッパコアハンダボールであればその外皮たるハンダ膜
のみが溶融し、カッパコアは当該加熱温度よりも遙かに
融点が高いために固体のままその原形を維持する。これ
により、ハンダ膜が溶融してプリント基板との結合をな
す一方で、カッパコアは、プリント基板表面と当接また
はそれに近い状態を作ることとなる。集積回路装置の底
面に形成された全てのハンダボールがこのような状態を
同様に作るので、全面に亘りリードパッドとプリント基
板表面との間に一定の距離が保たれ、もってプリント基
板に対する均等なハンダ付けが達成されるのである。That is, the solder balls are reflow-heated and melted for soldering to the printed circuit board.
In the case of a kappa core solder ball, only the outer solder film is melted, and the kappa core maintains its original shape as a solid because it has a melting point much higher than the heating temperature. As a result, the solder film melts and forms a bond with the printed circuit board, while the kappa core comes into contact with or close to the printed circuit board surface. Since all the solder balls formed on the bottom surface of the integrated circuit device similarly create such a state, a constant distance is maintained between the lead pads and the surface of the printed circuit board over the entire surface, and thus the uniformity with respect to the printed circuit board is maintained. Soldering is achieved.

【００１６】これに対してカッパコアを持たずハンダに
よってのみ形成されたハンダボールの場合は、ハンダボ
ール全体が融けてしまうので、外形を維持しずらく、溶
融ハンダがプリント基板の接続すべき箇所を外れて流れ
てしまったり、隣接のハンダボール部と結合してしまう
可能性がある。カッパコアハンダボールは、このような
従来の不備を解消しているのである。On the other hand, in the case of a solder ball having no kappa core and formed only by solder, the entire solder ball is melted. There is a possibility that it will flow off and be joined to the adjacent solder ball part. The kappa core solder ball eliminates such conventional deficiencies.

【００１７】カッパコアハンダボールはまた、ソルダレ
ジスト膜５（図２参照）を不要とする構成に好適であ
る。すなわち、低コスト化を重視し、ソルダレジスト膜
５を設けない場合は、ハンダボール６をリードパッド２
ａに固着（マウント）する前において、リードパッド２
ａとともにインナーリード２ｂにもハンダメッキが施さ
れる。この場合において、カッパコアを持たずハンダの
みからなるハンダボールが採用されていると、実装時の
リフロー加熱によりインナーリード２ｂにも溶融したハ
ンダが広がってしまい、ついにはボールの原形が完全に
崩れ、外部接続端子としての機能を失いプリント基板へ
の実装が不可能となる恐れがある。The kappa core solder balls are also suitable for a configuration that does not require the solder resist film 5 (see FIG. 2). That is, when the solder resist film 5 is not provided with emphasis on cost reduction, the solder balls 6 are connected to the lead pads 2.
Before fixing (mounting) the lead pad 2
The inner lead 2b is also subjected to solder plating together with a. In this case, if a solder ball having only a solder without a kappa core is employed, the molten solder spreads to the inner lead 2b due to reflow heating at the time of mounting, and finally the original shape of the ball completely collapses, The function as an external connection terminal may be lost, and mounting on a printed circuit board may not be possible.

【００１８】しかしカッパコアハンダボールを採用すれ
ば、リフロー加熱によってインナーリード２ｂに溶融し
たハンダが一部流れたとしても、カッパコア自身は溶融
せずその原形を維持しかつカッパコア周囲のハンダだけ
はカッパコアに付着して残るため、かかる残存ハンダに
よってプリント基板への実装は確実に達成されるのであ
る。However, if a copper core solder ball is used, even if a part of the molten solder flows into the inner lead 2b due to the reflow heating, the copper core itself does not melt and its original shape is maintained, and only the solder around the copper core is removed. Therefore, mounting on a printed circuit board is reliably achieved by such residual solder.

【００１９】また、ボンディングワイヤ３（図２参照）
に、被覆ワイヤーを採用すると、次のような問題を回避
することができる。図１ないし図３から分かるように、
ボンディング接続すべきリードパッド２ａは、チップ１
のパッドに近い１つの列だけでなく、何列にも亘って配
されている。こうしたリードパッドの配列は、ＢＧＡ形
態を採るのに必然的なことであるが、従来の如く両面配
線基板を使った通常のＢＧＡに比べ、ボンディングワイ
ヤーの複雑な引き回し及び長短様々なボンディングワイ
ヤーの必要性が高く、ボンディングワイヤどうしの、特
に樹脂封止の際のショートが懸念される。Further, the bonding wire 3 (see FIG. 2)
The following problems can be avoided by using a covered wire. As can be seen from FIGS. 1 to 3,
The lead pad 2a to be bonded and connected is the chip 1
Are arranged not only in one row close to the pad but also in many rows. Such an arrangement of lead pads is indispensable for adopting the BGA form, but requires more complicated routing of bonding wires and a variety of short and long bonding wires as compared with a conventional BGA using a double-sided wiring board as in the past. Therefore, there is a concern that short-circuiting between bonding wires, particularly during resin sealing, may occur.

【００２０】被覆ワイヤーは、図４に示されるように、
電導線（裸線）３０とその両端部分を除く部分を被覆す
る絶縁膜３１とからなる。これによれば、絶縁膜３１に
より電導線３０に対する電気的な保護がなされるので、
ワイヤどうしが接触してもショートすることはないので
ある。よってこのような被覆タイプのボンディングワイ
ヤーであれば、それらが接触することを気にせず比較的
自由に引き回してボンディングすることができる。The coated wire is, as shown in FIG.
It comprises a conductive wire (bare wire) 30 and an insulating film 31 covering portions other than both ends thereof. According to this, the electrical protection for the conductive wire 30 is performed by the insulating film 31.
Even if the wires touch each other, there is no short circuit. Therefore, with such a coating type bonding wire, the wire can be relatively freely routed and bonded without concern for the contact.

【００２１】次に、この集積回路装置の製造方法につい
て叙述する。先ず全体的な製造の流れを明らかにするた
めに、図５を参照する。図５は、いわゆるアセンブリ工
程を主としたフローチャートを示しており、ウェハに形
成されたチップを個々に分割するダイシング（工程Ｓ１
０）から始まる。そして、このダイシングにより得られ
たチップ１をリードフレーム２のダイパッド２０上に銀
ペーストを介して載置固着するためのダイボンディング
（工程Ｓ１１）が施される。Next, a method of manufacturing the integrated circuit device will be described. First, FIG. 5 is referred to in order to clarify the overall manufacturing flow. FIG. 5 is a flowchart mainly showing a so-called assembly process, in which dicing (step S1) for dividing chips formed on a wafer into individual chips is performed.
0). Then, die bonding (step S11) for mounting and fixing the chip 1 obtained by the dicing on the die pad 20 of the lead frame 2 via a silver paste is performed.

【００２２】リードフレーム２の形態の一例を示した図
３から分かるように、正方形ダイパッド２０は、リード
フレーム２の中央に配され、その各対角線方向に延出す
る吊りピン（或いはダイパッド支持パターン）２ｃによ
ってリードフレームの外枠２１と連結される。ダイパッ
ド２０の周縁端近傍には、リードパッド２ａが当該縁端
に沿って既述の如く複数列にて配列される。インナーリ
ード２ｂは、リードパッド２ａから端を発して延出しダ
ムバー或いはタイバーと呼ばれる樹脂の流れ止め用パタ
ーン２ｄとリードパッド２ａとの間を連結する。As can be seen from FIG. 3 showing an example of the form of the lead frame 2, the square die pad 20 is disposed at the center of the lead frame 2 and has hanging pins (or die pad supporting patterns) extending in the diagonal directions of the square die pad 20. 2c connects to the outer frame 21 of the lead frame. Near the peripheral edge of the die pad 20, the lead pads 2a are arranged in a plurality of rows along the edge as described above. The inner leads 2b extend from the lead pads 2a and extend to connect between the resin flow stopping patterns 2d called dam bars or tie bars and the lead pads 2a.

【００２３】工程Ｓ１１によるダイボンディングの後
は、ダイパッド上の熱硬化性樹脂たる銀ペーストを固め
るために例えば１５０〜１９０゜Ｃの雰囲気中に、かか
るダイボンディングされたリードフレーム２を２，３時
間だけ置くキュアー（工程Ｓ１２）処理が行われる。次
いで、ダイパッド２０に固着されたチップ１のパッドと
これに対応するリードパッド２ａとを個々に接続するワ
イヤボンディング（工程Ｓ１３）が行われる。先に触れ
たように、ここでのボンディングには被覆ワイヤーが使
われる。After the die bonding in step S11, the die-bonded lead frame 2 is placed in an atmosphere of, for example, 150 to 190 ° C. for a few hours in order to solidify a silver paste as a thermosetting resin on the die pad. Cure (step S12) is performed. Next, wire bonding (step S13) for individually connecting the pads of the chip 1 fixed to the die pad 20 and the corresponding lead pads 2a is performed. As mentioned earlier, the bonding here uses a covered wire.

【００２４】リードパッド２ａへのボンディングが全て
終了すると、本実施例の特徴の１つである片面封止工程
Ｓ１４に移行する。この片面封止工程Ｓ１４では、既述
した封止体４の成形がなされる。その詳細は後述するこ
とにする。片面封止工程Ｓ１４が終了すると、封止体４
を形成する熱硬化性樹脂を固めるべく、例えば１５０〜
１９０゜Ｃの雰囲気中に、かかる封止の施されたリード
フレーム２を５〜７時間だけ置くキュアー（工程Ｓ１
５）処理が行われる。その後、ダムバー２ｄをカットし
（工程Ｓ１６）、封止体４及びリードフレーム２の低面
においてリードパッド２ａの露出部を除きソルダレジス
ト膜５を形成する（工程Ｓ１７）。そして、リードパッ
ド２ａにハンダメッキを施し（工程Ｓ１８）、そのメッ
キの施されたリードパッド２ａの各々にハンダボール６
の据え付け（マウンティング）を行う（工程Ｓ１９）。When all the bonding to the lead pad 2a is completed, the process proceeds to a one-side sealing step S14, which is one of the features of the present embodiment. In the one-side sealing step S14, the sealing body 4 described above is formed. The details will be described later. When the single-sided sealing step S14 is completed, the sealing body 4
In order to harden the thermosetting resin forming
The cured lead frame 2 is placed in an atmosphere of 190 ° C. for 5 to 7 hours (step S1).
5) Processing is performed. Thereafter, the dam bar 2d is cut (step S16), and the solder resist film 5 is formed on the lower surface of the sealing body 4 and the lead frame 2 except for the exposed portions of the lead pads 2a (step S17). Then, solder plating is applied to the lead pads 2a (step S18), and the solder balls 6 are applied to each of the plated lead pads 2a.
Is carried out (mounting) (step S19).

【００２５】こうして外部接続端子としてのハンダボー
ル６の形成が終了すると、フレーム分離・仕上げ工程Ｓ
２０に移行して、吊りピン２ｃの封止されていない露出
部など、不要なものが除去され、リードフレーム２から
封止体４及びそれによって封止されている部分が分離さ
れることとなる。かくして図１及び図２の如き集積回路
装置が得られると、検査（工程Ｓ２１）、梱包（工程Ｓ
２２）を経て出荷（工程Ｓ２３）の運びとなる。When the formation of the solder balls 6 as the external connection terminals is completed, the frame separating / finishing step S
At 20, the unnecessary portion such as the unsealed exposed portion of the hanging pin 2c is removed, and the sealing body 4 and the portion sealed by the sealing body 4 are separated from the lead frame 2. . Thus, when the integrated circuit device as shown in FIGS. 1 and 2 is obtained, inspection (step S21), packing (step S21)
After 22), shipment (step S23) is carried.

【００２６】次に、上記片面封止工程Ｓ１４の態様を詳
しく説明する。図６は、いわゆる低圧トランスファーモ
ールド法にて本集積回路装置のパッケージング（樹脂封
止）を行うためのトランスファー金型及びこれを含む製
造装置、並びにこの製造装置にセットされるボンディン
グ済みチップ１搭載のリードフレーム２を示す概略断面
図である。なお、図６におけるリードフレーム２は、図
３のＢ−Ｂ断面を示しているが、ワイヤーボンディング
の態様等は簡略的に描かれている。Next, the mode of the single-side sealing step S14 will be described in detail. FIG. 6 shows a transfer mold for packaging (resin sealing) the present integrated circuit device by a so-called low-pressure transfer molding method, a manufacturing apparatus including the same, and a mounted chip 1 set in the manufacturing apparatus. 1 is a schematic sectional view showing a lead frame 2 of FIG. Although the lead frame 2 in FIG. 6 shows a BB cross section in FIG. 3, the mode of wire bonding and the like are simply illustrated.

【００２７】図６において、樹脂封止体４を成形するた
めの製造部は、主として、合わせ金型たる上側の金型
（上型）６１１及び下側の金型（下型）７１と、これら
金型によるキャビティ６１０に液状樹脂を注入するため
の注入機構と、そのキャビティにおける注入樹脂から気
泡ないしは空隙（ボイド）を抜き去るためのボイド抜き
機構とからなる。かかる注入機構は、カル穴８１、トラ
ンスファプランジャ９１、ランナＲ１、及びゲートＧ１
によって構成され、ボイド抜き機構は、エアーベントＶ
１からなる。In FIG. 6, the manufacturing part for molding the resin sealing body 4 mainly includes an upper die (upper die) 611 and a lower die (lower die) 71 serving as a mating die. It comprises an injection mechanism for injecting the liquid resin into the cavity 610 by a mold, and a void removing mechanism for removing bubbles or voids (voids) from the injected resin in the cavity. The injection mechanism includes a cull hole 81, a transfer plunger 91, a runner R1, and a gate G1.
The air vent V
Consists of one.

【００２８】下型７１の上型６１１との対向面は平坦に
なっており、下型７１はむしろ金型というよりも平面を
主面とする板状の形を採る。上型６１１及び下型７１
は、予め所定温度に加熱され、所定位置に固定された封
止対象のリードフレーム２を挟み込む（型締め）。一
方、封止体４の原料として予めタブレット状に成形した
所定の樹脂４０を高周波加熱しておき、これをカル穴８
１に充填する。或いは、予め所定温度に加熱された金型
のカル穴に原料（タブレット）を入れて予備加熱し、充
填する。そうして、トランスファプランジャ９１を作動
させ原料樹脂４０を圧搾しランナＲ１及びゲートＧ１を
通じてキャビティ６１０に溶融加圧注入する。The surface of the lower die 71 facing the upper die 611 is flat, and the lower die 71 has a plate-like shape whose main surface is a plane rather than a die. Upper die 611 and lower die 71
Is preheated to a predetermined temperature and sandwiches the lead frame 2 to be sealed fixed at a predetermined position (mold clamping). On the other hand, a predetermined resin 40 previously formed into a tablet shape as a raw material of the sealing body 4 is heated by high frequency, and
Fill into 1. Alternatively, a raw material (tablet) is put into a cull hole of a mold that has been heated to a predetermined temperature in advance, preheated and filled. Then, the transfer plunger 91 is actuated to squeeze the raw resin 40 and melt and pressurize it into the cavity 610 through the runner R1 and the gate G1.

【００２９】このときの上型６１１とリードフレーム２
との配置関係は、ダイパッド２０がキャビティ６１０の
中心に位置するよう固定される。図示すれば、図３に封
止体４の位置を示すための点線がこの関係を示すことに
なる。樹脂注入初期の上型キャビティ６１０内において
は、注入樹脂中にボイドが入り混じることとなる。エア
ーベントＶ１は、かかるボイドを外部へ押し出し若しく
は抜き出す溝であって、最終的な封止樹脂中の混入ボイ
ドを消失せしめる。At this time, the upper die 611 and the lead frame 2
Is fixed such that the die pad 20 is located at the center of the cavity 610. In FIG. 3, a dotted line indicating the position of the sealing body 4 in FIG. 3 indicates this relationship. In the upper mold cavity 610 at the beginning of resin injection, voids are mixed in the injected resin. The air vent V1 is a groove for extruding or extracting the void to the outside, and eliminates a final mixed void in the sealing resin.

【００３０】このような片面封止は、次のようなメリッ
トを有する。図７は、かかるメリットを説明するための
模式図であり、リードフレーム２は、図１及び図３のＡ
−Ａ断面を示すものとして描かれている。図７におい
て、平板たる下型７１には、やはり平板状のリードフレ
ーム２が載置される。故に下型７１の表面とリードフレ
ーム２の底面とは、ほぼ隙間なく密着し、リードフレー
ム２は、下型７１により反重力方向に確実な支持を受け
る。これにより、インナーリード２ｂ及びリードパッド
２ａは、外力に対して図７の点線矢印方向すなわち上下
方向、特に下方に動き難くなり、上型６１１のゲートＧ
１から比較的高圧力にて樹脂が注入されても、これらに
変形や移動が生じる可能性が抑えられることとなる。Such single-sided sealing has the following merits. FIG. 7 is a schematic diagram for explaining such a merit. The lead frame 2 is shown in FIG.
-A is drawn as showing the cross section. In FIG. 7, a flat lead frame 2 is also placed on a lower die 71 which is a flat plate. Therefore, the surface of the lower die 71 and the bottom surface of the lead frame 2 are in close contact with almost no gap, and the lead frame 2 is reliably supported by the lower die 71 in the anti-gravity direction. This makes it difficult for the inner lead 2b and the lead pad 2a to move in the direction of the dotted arrow in FIG.
Even if the resin is injected at a relatively high pressure from 1, the possibility of deformation or movement of these resins is suppressed.

【００３１】またこの場合液状樹脂は図７の実線矢印の
如く流入し、インナーリード２ｂ側とは反対側に初期の
流入方向を採るので、インナーリード２ｂ及びリードパ
ッド２ａに加わる外力の低減がなされる作用も生んでい
る。これに対して従来のＱＦＰのような両面封止の場
合、図８に示されるように、上型６１１と同様のキャビ
ティを有する下型７１´が用いられる。なお図８におい
ては図７におけるものと等価な部分には同一の符号が付
されている。In this case, the liquid resin flows as shown by the solid line arrow in FIG. 7 and takes the initial flowing direction on the side opposite to the inner lead 2b side, so that the external force applied to the inner lead 2b and the lead pad 2a is reduced. The effect is also produced. On the other hand, in the case of the double-sided sealing like the conventional QFP, as shown in FIG. 8, a lower mold 71 'having the same cavity as the upper mold 611 is used. In FIG. 8, parts that are the same as those in FIG. 7 are given the same reference numerals.

【００３２】これによれば、インナーリード２ｂは、ダ
ムバー２ｄ側においてのみ両金型に挟持されるのみで、
形成キャビティ内では何ら支持されない。従ってインナ
ーリード２ｂは、外力に対して図８の点線矢印方向すな
わち上下方向に動ける能力が高くなり、上型６１１のゲ
ートＧ１から比較的高圧力にて樹脂が注入されると、こ
れらに変形や移動が生じる可能性が高い。According to this, the inner lead 2b is sandwiched between the two dies only on the dam bar 2d side.
No support is provided within the forming cavity. Accordingly, the ability of the inner lead 2b to move in the direction indicated by the dotted arrow in FIG. 8, that is, in the up-down direction with respect to the external force, is increased. Movement is likely to occur.

【００３３】またこの場合液状樹脂は、図７とは異な
り、図８の実線矢印の如く流入し、インナーリード２ｂ
に向かう流れをも生じる。このときインナーリード２ｂ
には下方向にその注入樹脂による圧力が加わり易く、図
８に一点鎖線で描かれた如きインナーリード２ｂの変形
が発生することがある。かくして本実施例による片面封
止は、こうしたインナーリード２ｂ及びリードパッド２
ａの変形や移動（ズレ）を防止することができて好都合
なのである。In this case, unlike the case of FIG. 7, the liquid resin flows as shown by the solid arrow in FIG.
There is also a flow towards. At this time, the inner lead 2b
In this case, the pressure caused by the injected resin is likely to be applied downward, and the inner lead 2b may be deformed as shown by a dashed line in FIG. Thus, the single-sided sealing according to the present embodiment is performed by using the inner leads 2b and the lead pads 2
This is convenient because deformation and movement (displacement) of a can be prevented.

【００３４】次に、本発明による第２の実施例を説明す
る。この実施例は、上述の如きトランスファーモールド
ではなく、ペレット樹脂を用いて上記封止体４と等価な
封止体を形成するものである。従って本実施例は、図５
における片面封止工程Ｓ１４を改変したものに相当す
る。図９に示されるように、ダイボンディング及びワイ
ヤボンディングの済んだリードフレーム２は、平板状の
ヒータ９に載置され、ヒータ９によってその底面側から
加熱される。この状態でペレット樹脂４０Ｐがチップ１
ないしはリードフレーム２上に供給され、高温により溶
融した樹脂４０Ｐは、チップ１，ダイパッド２０，リー
ドパッド２ａ，インナーリード２ｂ及びボンディングワ
イヤ３に被さりながら広がっていき、図１０に示した如
き形状を呈する封止体４´が形成される。Next, a second embodiment according to the present invention will be described. In this embodiment, a sealing member equivalent to the sealing member 4 is formed by using a pellet resin instead of the transfer mold as described above. Therefore, in the present embodiment, FIG.
Corresponds to a modification of the single-sided sealing step S14. As shown in FIG. 9, the lead frame 2 on which die bonding and wire bonding have been completed is placed on a flat heater 9 and is heated by the heater 9 from the bottom side. In this state, the pellet resin 40P is
Alternatively, the resin 40P supplied on the lead frame 2 and melted by high temperature spreads while covering the chip 1, die pad 20, lead pad 2a, inner lead 2b, and bonding wire 3, and assumes a shape as shown in FIG. A sealing body 4 'is formed.

【００３５】かかるペレット成形によれば、封止体４´
において図２に示されるトランスファーモールドによる
パッケージボディのようなシャープな表面を一度に得る
ことはできないものの、トランスファモールド法のよう
な寸法精度の高くかつ高価な封止用金型は不要であり、
また、インナーリード２ｂを変形／移動させるような圧
力をさらに抑えることが可能である。According to the pellet molding, the sealing body 4 '
Although a sharp surface such as a package body by transfer molding shown in FIG. 2 cannot be obtained at a time, a high-dimensional and expensive sealing mold such as the transfer molding method is unnecessary,
In addition, it is possible to further suppress the pressure for deforming / moving the inner lead 2b.

【００３６】ペレット成形により片面封止されたリード
フレームについても、工程Ｓ１５以降の処理（図５参
照）が行われ、完成品へと導かれることとなる。上記第
１及び第２の実施例の集積回路装置によれば、主として
次のような効果を期待できる。第１には、先述の高価な
ＢＧＡ基板に代えて安価なリードフレームを採用したの
で、材料面でのコストの低減が図られる。The process after step S15 (see FIG. 5) is also performed on the lead frame which has been sealed on one side by pellet molding, and is led to a finished product. According to the integrated circuit devices of the first and second embodiments, the following effects can be mainly expected. First, since an inexpensive lead frame is used instead of the above-mentioned expensive BGA substrate, cost reduction in material can be achieved.

【００３７】第２には、通常のＱＦＰのアセンブリ（或
いはパッケージング）プロセスをさほど変更することな
く、多少のＢＧＡ技術を導入するだけで本集積回路装置
を製造することができる点が挙げられる。従って既存の
ＱＦＰ用アセンブリ設備及び方式の共用化が可能かつ容
易であり、多くの費用をかけることなく本集積回路装置
のためのアセンブリ設備を用意することができる。Second, the present integrated circuit device can be manufactured by introducing a small amount of BGA technology without significantly changing the assembly (or packaging) process of a normal QFP. Therefore, it is possible and easy to share the existing QFP assembly equipment and system, and it is possible to prepare the assembly equipment for the present integrated circuit device without incurring much expense.

【００３８】かくして材料面からも製造面からも、低コ
スト化が図られることとなる。なお、上記実施例におい
ては、説明の簡略化のためにリードパッドをダイパッド
周縁に沿った３列に並べかつ格子状に組んだ形態を示し
たが、これに限定されることなく、それより多い数の列
にリードパッドを並べても良いし、千鳥配列としても良
く、種々の配列形態を採ることができる。Thus, the cost can be reduced both in terms of material and production. In the above-described embodiment, the lead pads are arranged in three rows along the periphery of the die pad and assembled in a lattice shape for simplification of description, but the present invention is not limited to this, and there are many more. The lead pads may be arranged in a number of rows or in a staggered arrangement, and various arrangement forms can be adopted.

【００３９】この他にも、上記実施例では種々の構造、
手段及び工程を具体的または簡単に説明したが、当業者
の設計可能な範囲で適宜改変することは可能である。In addition to the above, in the above embodiment, various structures,
Although the means and steps have been described specifically or simply, they can be appropriately modified within a range that can be designed by those skilled in the art.

【００４０】[0040]

【発明の効果】以上詳述したように、本発明によれば、
パッケージの多端子化及び軽薄短小化を図るとともに、
安価にしてかつ良好な表面実装を可能とする集積回路装
置及びその製造方法を提供することができる。As described in detail above, according to the present invention,
Along with increasing the number of terminals in the package and reducing the size and weight,
It is possible to provide an integrated circuit device which is inexpensive and enables good surface mounting and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による一実施例の集積回路装置の概略底
面図。FIG. 1 is a schematic bottom view of an integrated circuit device according to an embodiment of the present invention.

【図２】図１のＡ−Ａ断面図。FIG. 2 is a sectional view taken along line AA of FIG.

【図３】図１及び図２の集積回路装置に適用されるリー
ドフレームの形態を示す図。FIG. 3 is a view showing a form of a lead frame applied to the integrated circuit device of FIGS. 1 and 2;

【図４】図１及び図２の集積回路装置に好適な被覆ワイ
ヤーの形態を示す斜視図。FIG. 4 is a perspective view showing a form of a covering wire suitable for the integrated circuit device of FIGS. 1 and 2;

【図５】本発明による一実施例の集積回路装置の製造方
法を示すフローチャート。FIG. 5 is a flowchart showing a method of manufacturing an integrated circuit device according to one embodiment of the present invention.

【図６】低圧トランスファーモールド法にて本実施例集
積回路装置のパッケージングを行うためのトランスファ
ー金型及びこれを含む製造装置、並びにこの製造装置に
セットされるボンディング済みチップ１搭載のリードフ
レーム２の態様を示す概略断面図。FIG. 6 is a transfer mold for packaging the integrated circuit device of the present embodiment by a low-pressure transfer molding method, a manufacturing apparatus including the same, and a lead frame 2 mounted with a bonded chip 1 set in the manufacturing apparatus. FIG. 2 is a schematic cross-sectional view showing an embodiment.

【図７】本発明による片面封止の利点を説明するため
の、トランファーモールド時の金型及び封止対象物の態
様を示す概略断面図。FIG. 7 is a schematic cross-sectional view showing an embodiment of a mold and an object to be sealed at the time of transfer molding, for explaining an advantage of single-sided sealing according to the present invention.

【図８】従来のＱＦＰによる両面封止の利点を説明する
ための、トランファーモールド時の金型及び封止対象物
の態様を示す概略断面図。FIG. 8 is a schematic cross-sectional view showing an aspect of a mold and an object to be sealed at the time of transfer molding, for explaining an advantage of double-sided sealing by a conventional QFP.

【図９】本発明による第２の実施例の製造方法における
加熱工程の態様を示す集積回路装置の断面図。FIG. 9 is a cross-sectional view of an integrated circuit device illustrating a heating step in a manufacturing method according to a second embodiment of the present invention.

【図１０】図９の加熱工程後に得られる集積回路装置の
断面図。FIG. 10 is a sectional view of the integrated circuit device obtained after the heating step of FIG. 9;

【符号の説明】[Explanation of symbols]

１ ＩＣチップ ２ リードフレーム ２０ ダイパッド ２１ 外枠 ２ａ リードパッド ２ｂ インナーリード ２ｃ 吊りピン ２ｄ ダムバー ３ ボンディングワイヤ ３０ 電導線 ３１ 絶縁膜 ４ 封止体 ５ 絶縁層 ６ ハンダボール ６０ カッパコア ６１ ハンダ膜 ６１１ 上型 ７１ 下型 ６１０ 上型キャビティ ８１ カル部 ９１ プランジャ Ｒ１ ランナ Ｇ１ ゲート Ｖ１ エアーベント ４０ 樹脂タブレット ４０Ｐ ペレット樹脂 ９ ヒータ DESCRIPTION OF SYMBOLS 1 IC chip 2 Lead frame 20 Die pad 21 Outer frame 2a Lead pad 2b Inner lead 2c Hanging pin 2d Dam bar 3 Bonding wire 30 Conducting wire 31 Insulating film 4 Sealing body 5 Insulating layer 6 Solder ball 60 Copper core 61 Solder film 611 Upper die 71 Lower die 610 Upper die cavity 81 Cull part 91 Plunger R1 Runner G1 Gate V1 Air vent 40 Resin tablet 40P Pellet resin 9 Heater

Claims (16)

【特許請求の範囲】[Claims] 【請求項１】 集積回路が形成されたＩＣチップを含む
底面突起状端子配列型集積回路装置であって、 前記チップが載置されるダイパッドと、前記ダイパッド
の外周側において２次元配列された複数のインナーリー
ド先端部と、前記チップの端子と前記インナーリード先
端部とを個々に接続するボンディングワイヤーと、前記
インナーリード先端部を露出させつつ前記チップを載置
する側において前記チップ，ダイパッド，インナーリー
ド先端部及びボンディングワイヤーを封止する封止体
と、前記インナーリード先端部の露出面に固着される突
起状電導体とを有し、前記ダイパッド及びインナーリー
ド先端部は、リードフレームから得られたものであり、
前記インナーリード先端部は、それぞれ前記突起状電導
体を固着するためのパッドを担うことを特徴とする底面
突起状端子配列型集積回路装置。1. An integrated circuit device having a bottom-projecting terminal array including an IC chip on which an integrated circuit is formed, comprising: a die pad on which the chip is mounted; and a plurality of die pads arranged two-dimensionally on an outer peripheral side of the die pad. A bonding wire for individually connecting the terminal of the chip and the tip of the inner lead, and the chip, die pad, and inner on the side on which the chip is mounted while exposing the tip of the inner lead. A sealing body for sealing the lead tip and the bonding wire, and a protruding conductor fixed to an exposed surface of the inner lead tip, wherein the die pad and the inner lead tip are obtained from a lead frame. And
The bottom end protruding terminal array type integrated circuit device, wherein the tips of the inner leads each serve as a pad for fixing the protruding conductor. 【請求項２】 前記インナーリード先端部の露出面は、
略円形を呈することを特徴とする請求項１記載の集積回
路装置。2. An exposed surface of a tip portion of the inner lead,
2. The integrated circuit device according to claim 1, wherein the integrated circuit device has a substantially circular shape. 【請求項３】 前記突起状電導体は、少なくともハンダ
により形成されることを特徴とする請求項１記載の集積
回路装置。3. The integrated circuit device according to claim 1, wherein said projecting conductor is formed at least by solder. 【請求項４】 前記突起状電導体は、外皮を形成するハ
ンダ膜と、このハンダ膜により被膜され前記ハンダ膜よ
りも融点の高い芯部とを含むことを特徴とする請求項１
記載の集積回路装置。4. The protruding conductor includes a solder film forming an outer cover, and a core covered by the solder film and having a melting point higher than that of the solder film.
An integrated circuit device according to claim 1. 【請求項５】 前記芯部は、電導体であることを特徴と
する請求項４記載の集積回路装置。5. The integrated circuit device according to claim 4, wherein the core is a conductor. 【請求項６】 前記ボンディングワイヤーは、前記チッ
プの端子との接触部及び前記インナーリード先端部との
接触部を除き電気的絶縁体にて被覆されていることを特
徴とする請求項１ないし５のうちのいずれか１つに記載
の集積回路装置。6. The semiconductor device according to claim 1, wherein the bonding wire is covered with an electrical insulator except for a contact portion with the terminal of the chip and a contact portion with the tip of the inner lead. The integrated circuit device according to any one of the above. 【請求項７】 前記インナーリード先端部は、前記ダイ
パッドの縁端に沿って複数の列をなしていることを特徴
とする請求項１ないし６のうちのいずれか１つに記載の
集積回路装置。7. The integrated circuit device according to claim 1, wherein the tips of the inner leads form a plurality of rows along the edge of the die pad. . 【請求項８】 集積回路が形成されたＩＣチップを含む
底面突起状端子配列型集積回路装置の製造方法であっ
て、 前記チップをリードフレームのダイパッドに載置しかつ
固着するダイボンディング工程と、前記チップの端子と
前記リードフレームにおいて前記ダイパッドの外周側に
２次元配列された複数のインナーフレーム先端部とをボ
ンディングワイヤーにて接続するワイヤーボンディング
工程と、前記インナーリード先端部を露出させつつ前記
チップを載置する側において前記チップ，ダイパッド，
インナーリード先端部及びボンディングワイヤーを封止
する片面封止工程と、前記インナーリード先端部の露出
面に突起状電導体を固着する外部端子形成工程とを有
し、前記インナーリード先端部は、それぞれ前記突起状
電導体を固着するためのパッドを担っていることを特徴
とする底面突起状端子配列型集積回路装置の製造方法。8. A method of manufacturing an integrated circuit device having a bottom-projecting terminal array including an IC chip on which an integrated circuit is formed, comprising: a die bonding step of mounting and fixing the chip on a die pad of a lead frame; A wire bonding step of connecting a tip of the plurality of inner frames two-dimensionally arranged on the outer peripheral side of the die pad in the lead frame with a bonding wire in the lead frame, and exposing the tip of the inner lead to the chip The chip, die pad,
A single-side sealing step of sealing the inner lead tip and the bonding wire, and an external terminal forming step of fixing a protruding conductor to an exposed surface of the inner lead tip, wherein the inner lead tip is A method of manufacturing an integrated circuit device having a bottom-surface-projected terminal array, wherein the integrated circuit device serves as a pad for fixing the protrusion-shaped conductor. 【請求項９】 前記片面封止工程は、前記ダイボンディ
ング工程及び前記ワイヤーボンディング工程の処理が施
されたリードフレームを挟持する第１及び第２の金型を
用いたトランスファ成形を行うものであって、 前記第１の金型は、前記リードフレームの前記チップが
載置された側とは反対側の面に密着する平面を有し、前
記第２の金型は、所定形状のキャビティを有しそのキャ
ビティ内に前記リードフレームの前記チップが載置され
た側の面が配されることを特徴とする請求項８記載の集
積回路装置の製造方法。9. The single-side sealing step includes performing transfer molding using first and second dies that hold a lead frame that has been subjected to the die bonding step and the wire bonding step. The first mold has a flat surface in close contact with a surface of the lead frame opposite to the side on which the chip is mounted, and the second mold has a cavity of a predetermined shape. 9. The method according to claim 8, wherein a surface of the lead frame on which the chip is mounted is disposed in the cavity. 【請求項１０】 前記片面封止工程は、前記ダイボンデ
ィング工程及び前記ワイヤーボンディング工程の処理が
施されたリードフレームを加熱するとともに前記リード
フレーム上にペレット樹脂を供給してこれを溶融させる
加熱工程を有することを特徴とする請求項８記載の集積
回路装置の製造方法。10. The single-side sealing step includes heating a lead frame subjected to the die bonding step and the wire bonding step, and supplying a pellet resin onto the lead frame to melt the lead resin. 9. The method for manufacturing an integrated circuit device according to claim 8, comprising: 【請求項１１】 前記片面封止工程により形成された封
止体の底面において前記インナーリード先端部の露出面
を除きソルダレジスト膜を形成するレジスト成膜工程を
有することを特徴とする請求項８，９または１０記載の
集積回路装置の製造方法。11. A resist film forming step of forming a solder resist film on a bottom surface of the sealing body formed by the one-side sealing step except for an exposed surface of a tip of the inner lead. , 9 or 10. 【請求項１２】 前記レジスト成膜工程の後において前
記封止体の底面において半田メッキを施すメッキ工程を
有し、前記外部端子形成工程は、前記メッキ工程の後に
行われ、 前記突起上電導体は、ハンダからなることを特徴とする
請求項１１記載の集積回路装置の製造方法。12. The method according to claim 12, further comprising: a plating step of performing solder plating on a bottom surface of the sealing body after the resist film forming step; wherein the external terminal forming step is performed after the plating step; The method of manufacturing an integrated circuit device according to claim 11, wherein: is made of solder. 【請求項１３】 前記片面封止工程により形成された封
止体の底面において半田メッキを施すメッキ工程を有
し、前記外部端子形成工程は、前記メッキ工程の後に行
われ、 前記突起状電導体は、外皮を形成するハンダ膜と、この
ハンダ膜により被膜され前記ハンダ膜よりも融点の高い
芯部とを含むことを特徴とする請求項８，９または１０
記載の集積回路装置の製造方法。13. The method according to claim 13, further comprising: a plating step of performing solder plating on a bottom surface of the sealing body formed by the one-side sealing step; wherein the external terminal forming step is performed after the plating step; 11. A semiconductor device comprising: a solder film forming an outer skin; and a core covered by the solder film and having a higher melting point than the solder film.
A manufacturing method of the integrated circuit device described in the above. 【請求項１４】 前記インナーリード先端部の露出面
は、略円形を呈することを特徴とする請求項８ないし１
３のうちのいずれか１つに記載の集積回路装置の製造方
法。14. An exposed surface of a tip portion of said inner lead has a substantially circular shape.
3. The method of manufacturing an integrated circuit device according to any one of the items 3. 【請求項１５】 前記ボンディングワイヤーは、前記チ
ップの端子との接触部及び前記インナーリード先端部と
の接触部を除き電気的絶縁体にて被覆されていることを
特徴とする請求項８ないし１４のうちのいずれか１つに
記載の集積回路装置の製造方法。15. The bonding wire according to claim 8, wherein the bonding wire is covered with an electrical insulator except for a contact portion with the terminal of the chip and a contact portion with the tip of the inner lead. The method for manufacturing an integrated circuit device according to any one of the above. 【請求項１６】 前記インナーリード先端部は、前記ダ
イパッドの縁端に沿って複数の列をなしていることを特
徴とする請求項８ないし１５のうちのいずれか１つに記
載の集積回路装置の製造方法。16. The integrated circuit device according to claim 8, wherein the tips of the inner leads form a plurality of rows along an edge of the die pad. Manufacturing method.
JP24201096A 1996-09-12 1996-09-12 Integrated circuit device with bottom bump terminal and manufacture thereof Pending JPH1092967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24201096A JPH1092967A (en) 1996-09-12 1996-09-12 Integrated circuit device with bottom bump terminal and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24201096A JPH1092967A (en) 1996-09-12 1996-09-12 Integrated circuit device with bottom bump terminal and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1092967A true JPH1092967A (en) 1998-04-10

Family

ID=17082925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24201096A Pending JPH1092967A (en) 1996-09-12 1996-09-12 Integrated circuit device with bottom bump terminal and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1092967A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345895A (en) * 1998-06-01 1999-12-14 Matsushita Electron Corp Semiconductor device, lead frame and manufacturing method thereof
JP2003110058A (en) * 2001-10-01 2003-04-11 Dainippon Printing Co Ltd Semiconductor package and circuit member for manufacturing method body apparatus of the semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345895A (en) * 1998-06-01 1999-12-14 Matsushita Electron Corp Semiconductor device, lead frame and manufacturing method thereof
JP2003110058A (en) * 2001-10-01 2003-04-11 Dainippon Printing Co Ltd Semiconductor package and circuit member for manufacturing method body apparatus of the semiconductor package

Similar Documents

Publication Publication Date Title
US7507606B2 (en) Semiconductor device and method of manufacturing the same
KR100462105B1 (en) Method for manufacturing resin-encapsulated semiconductor device
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2972096B2 (en) Resin-sealed semiconductor device
US20070059865A1 (en) Semiconductor package with a support structure and fabrication method thereof
US20050189627A1 (en) Method of surface mounting a semiconductor device
JP2000200859A (en) Chip size semiconductor package, aggregate thereof and manufacture thereof
JPH1154658A (en) Semiconductor device, manufacture thereof and frame structure
JP2008537332A (en) Method for forming a semiconductor package without a substrate
KR20000048011A (en) A semiconductor device
JPH08191114A (en) Resin sealed semiconductor and manufacturing method thereof
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP2000068397A (en) Package for semiconductor device and manufacture thereof
JP3482888B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH1092967A (en) Integrated circuit device with bottom bump terminal and manufacture thereof
WO2006106564A1 (en) Semiconductor device mounting method, and semiconductor device
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
JPH08340069A (en) Lead frame and semiconductor device using it
JP4747188B2 (en) Manufacturing method of semiconductor device
KR20070103591A (en) Semiconductor package having insulator interposed between leads and method of fabricating semiconductor device having the same
JPH11260950A (en) Semiconductor device and manufacture thereof
JP2002164497A (en) Semiconductor device and method for manufacturing the same
JP2004172647A (en) Semiconductor device
JP2001127195A (en) Terminal land frame, its manufacturing method, and method of manufacturing resin-sealed semiconductor device