JPH11345895A - Semiconductor device, lead frame and manufacturing method thereof - Google Patents

Semiconductor device, lead frame and manufacturing method thereof

Info

Publication number
JPH11345895A
JPH11345895A JP10150831A JP15083198A JPH11345895A JP H11345895 A JPH11345895 A JP H11345895A JP 10150831 A JP10150831 A JP 10150831A JP 15083198 A JP15083198 A JP 15083198A JP H11345895 A JPH11345895 A JP H11345895A
Authority
JP
Japan
Prior art keywords
semiconductor device
frame
inner lead
lead
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10150831A
Other languages
Japanese (ja)
Other versions
JP3467410B2 (en
Inventor
Toshiyuki Fukuda
敏行 福田
Yoshihiko Morishita
佳彦 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15083198A priority Critical patent/JP3467410B2/en
Publication of JPH11345895A publication Critical patent/JPH11345895A/en
Application granted granted Critical
Publication of JP3467410B2 publication Critical patent/JP3467410B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which has a lead-less surface mounted package using a metal plate and has high reliability capable of handling multi-pin situation. SOLUTION: This device is provided with a semiconductor chip 1a, bonding pads 2a which are bonded with electrodes of the semiconductor chip 1a, inner leads 4a which are integrally formed below the bonding pads 2a, mount bonding electrodes 5 which are formed integrally below the inner leads 4a and of which at least a part overlaps, a protective film from which mount bonding electrodes 5 are exposed, encapsulating resin 7 which encapsulates over a protecting film 6 and soldering balls 8, which are formed on the mount bonding electrodes 5. The soldering balls 8 are arranged on the lower surface of the semiconductor device via the inner leads 4a which are encapsulated by the resin and the mount bonding electrodes 5 which are fixed by the protecting film 6, regardless of the position of the bonding pads 2a, so that the semiconductor device which can correspond to making multi-pin and has a high reliability is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、リー
ドフレーム、及びそれらの製造方法に関し、特に金属板
を使用したリードレス表面実装型パッケージを有する、
ランドグリッドアレイ(Land Grid Array )型を含む樹
脂封止型の半導体装置とその半導体装置に用いられるリ
ードフレームとそれらの製造方法とに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a lead frame, and a method of manufacturing the same, and more particularly to a semiconductor device, a lead frame, and a leadless surface mount package using a metal plate.
The present invention relates to a resin-encapsulated semiconductor device including a land grid array type, a lead frame used in the semiconductor device, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化に伴い、樹脂封
止型の半導体装置に設けられるリードのピッチが小さく
なる傾向にある。そのため、樹脂封止型の半導体装置に
ついて新たな構造と製造方法とが必要となってきてい
る。
2. Description of the Related Art In recent years, with the miniaturization of electronic devices, the pitch of leads provided in a resin-sealed semiconductor device has tended to become smaller. Therefore, a new structure and a new manufacturing method are required for the resin-sealed semiconductor device.

【0003】以下、従来の半導体装置及びその製造方法
について、図9を参照しながら説明する。図9は、従来
の半導体装置の断面図である。図9において、基板11
0の上面には半導体チップ120が載置され、その周辺
には半導体チップ120に対する配線パターンが形成さ
れている。この配線パターンのうち、半導体装置の外
部、つまり他の基板との接続に用いられる入出力用パタ
ーン130については、基板110の厚さ方向にスルー
ホール140が形成されている。基板110の下面にお
いては、スルーホール140内の導電メッキ160に接
続されて配線パターン150が形成されている。つま
り、この配線パターン150と入出力用パターン130
とは、スルーホール140内の導電メッキ160を介し
て電気的に接続されている。また、半導体チップ120
のパッド(図示せず)と入出力用パターン130とは、
ボンディングワイヤ170を介して電気的に接続されて
いる。そして、ボンディングワイヤ170によって半導
体チップ120のパッドと入出力用パターン130とを
電気的に接続した後に、半導体チップ120,ボンディ
ングワイヤ170,入出力用パターン130を覆うよう
にして、樹脂(図示せず)により基板110の上面をモ
ールドする。このようにしてパッケージングを行うこと
により、1つの半導体装置が完成する。
Hereinafter, a conventional semiconductor device and a method of manufacturing the same will be described with reference to FIG. FIG. 9 is a sectional view of a conventional semiconductor device. In FIG. 9, the substrate 11
The semiconductor chip 120 is mounted on the upper surface of the semiconductor chip 120, and a wiring pattern for the semiconductor chip 120 is formed around the semiconductor chip 120. Of the wiring patterns, the through holes 140 are formed in the thickness direction of the substrate 110 for the input / output pattern 130 used for connection to the outside of the semiconductor device, that is, to another substrate. On the lower surface of the substrate 110, a wiring pattern 150 is formed connected to the conductive plating 160 in the through hole 140. That is, the wiring pattern 150 and the input / output pattern 130
Are electrically connected via the conductive plating 160 in the through hole 140. In addition, the semiconductor chip 120
Of the pad (not shown) and the input / output pattern 130
They are electrically connected via bonding wires 170. Then, after electrically connecting the pads of the semiconductor chip 120 and the input / output patterns 130 with the bonding wires 170, the resin (not shown) is applied to cover the semiconductor chips 120, the bonding wires 170, and the input / output patterns 130. ), The upper surface of the substrate 110 is molded. By performing the packaging in this manner, one semiconductor device is completed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法によれば、次のような
問題があった。まず、基板110の上面では、入出力用
パターン130には、ワイヤボンディングに必要な領域
とスルーホール140に必要な領域とが必要になるの
で、半導体装置の小型化には限界がある。次に、基板1
10の下面では、配線パターン150には、外部との接
続に必要な領域とスルーホール140に必要な領域とが
必要になるので、半導体装置の小型化に限界があるとと
もに多ピン化への対応が困難であった。
However, the above-described conventional semiconductor device and its manufacturing method have the following problems. First, on the upper surface of the substrate 110, the input / output pattern 130 needs a region required for wire bonding and a region required for the through hole 140, and thus there is a limit to miniaturization of the semiconductor device. Next, the substrate 1
On the lower surface of 10, the wiring pattern 150 needs a region necessary for connection to the outside and a region necessary for the through hole 140, so that there is a limit to the miniaturization of the semiconductor device and to cope with the increase in the number of pins. Was difficult.

【0005】本発明は、上記従来の問題に鑑み、多ピン
化に対応でき、小面積を有するとともに、ランドグリッ
ドアレイ(Land Grid Array )型を含む半導体装置と、
その半導体装置に用いられるリードフレームと、それら
の製造方法とを提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, the present invention provides a semiconductor device including a land grid array type which can cope with an increase in the number of pins and has a small area.
An object of the present invention is to provide a lead frame used for the semiconductor device and a method for manufacturing the lead frame.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、主面上に複数の電極を有
する半導体チップと、電極と外部機器の接続端子との間
で信号を授受するための外部端子とを備えた半導体装置
であって、半導体チップと、電極と電気的にそれぞれ接
続され該電極と外部端子との間で信号を授受するための
インナーリードと、インナーリードの下面に接触して設
けられた外部端子と、外部端子の底面を露出させ、かつ
半導体チップ及びインナーリードを支持する絶縁性保護
膜と、絶縁性保護膜上において半導体チップとインナー
リードとを封止するための封止樹脂とを備えている。
In order to achieve the above object, a semiconductor device according to the present invention comprises a semiconductor chip having a plurality of electrodes on a main surface, and a signal between an electrode and a connection terminal of an external device. A semiconductor chip, an inner lead electrically connected to each of the electrodes, and an inner lead for transmitting and receiving signals between the electrodes and the external terminals. An external terminal provided in contact with the lower surface of the external terminal, an insulating protective film that exposes the bottom surface of the external terminal and supports the semiconductor chip and the inner lead, and seals the semiconductor chip and the inner lead on the insulating protective film. And a sealing resin for stopping.

【0007】これにより、インナーリードの位置による
平面的な制約を受けることなく、半導体装置の下面にお
いて外部端子が形成される。したがって、外部端子が自
由に配置されるので、多ピン化と小面積化とに対応でき
る半導体装置が実現される。また、半導体装置の電極と
電気的に接続されたインナーリードが封止樹脂により封
止されるので、電極に対する接続の信頼性が向上された
半導体装置が実現される。
Thus, external terminals are formed on the lower surface of the semiconductor device without being restricted by the inner leads in terms of planarity. Therefore, since the external terminals are freely arranged, a semiconductor device which can cope with an increase in the number of pins and a reduction in the area is realized. Further, since the inner leads electrically connected to the electrodes of the semiconductor device are sealed with the sealing resin, a semiconductor device with improved reliability of connection to the electrodes is realized.

【0008】本発明の半導体装置において、絶縁性保護
膜の厚さはインナーリードの厚さよりも小さいことが好
ましい。
In the semiconductor device of the present invention, it is preferable that the thickness of the insulating protective film is smaller than the thickness of the inner lead.

【0009】これにより、取り付け後の高さをより低く
することができる半導体装置が実現される。
Thus, a semiconductor device whose height after mounting can be further reduced is realized.

【0010】本発明の半導体装置において、外部端子の
厚さは絶縁性保護膜の厚さ以上であることとしてもよ
い。
In the semiconductor device of the present invention, the thickness of the external terminal may be equal to or greater than the thickness of the insulating protective film.

【0011】これにより、外部端子が、外部機器の接続
端子にいっそう確実に接続される半導体装置が実現され
る。
As a result, a semiconductor device in which the external terminal is more reliably connected to the connection terminal of the external device is realized.

【0012】本発明の半導体装置において、電極とイン
ナーリードとは該インナーリードの上面に接触して設け
られたボンディングパッドを介して電気的に接続されて
いることとしてもよい。
In the semiconductor device of the present invention, the electrode and the inner lead may be electrically connected via a bonding pad provided in contact with the upper surface of the inner lead.

【0013】これにより、インナーリードとボンディン
グパッドとを異なる材料から構成できるので、半導体装
置の電極とインナーリードとが、接続に適した材料から
なるボンディングパッドを介して確実に接続される。
Thus, since the inner leads and the bonding pads can be made of different materials, the electrodes of the semiconductor device and the inner leads are reliably connected via the bonding pads made of a material suitable for connection.

【0014】本発明の半導体装置において、ボンディン
グパッドは、インナーリードを溶解するエッチング液に
対してレジスト機能を有する材料からなることとしても
よい。
In the semiconductor device of the present invention, the bonding pad may be made of a material having a resist function with respect to an etching solution for dissolving the inner leads.

【0015】これにより、ボンディングパッドをエッチ
ングレジストとして用いてインナーリードが形成される
ので、ボンディングパッドの下方に確実にインナーリー
ドが設けられた半導体装置が実現される。
Thus, since the inner leads are formed using the bonding pads as an etching resist, a semiconductor device in which the inner leads are reliably provided below the bonding pads is realized.

【0016】本発明の半導体装置において、半導体チッ
プは、絶縁性物質を介して複数のインナーリード上にわ
たって載置されていることとしてもよい。
In the semiconductor device according to the present invention, the semiconductor chip may be mounted over a plurality of inner leads via an insulating material.

【0017】これにより、半導体チップの裏面とインナ
ーリードとが確実に絶縁されて、半導体チップが複数の
インナーリード上へ載置される。
Thus, the back surface of the semiconductor chip is reliably insulated from the inner leads, and the semiconductor chip is mounted on the plurality of inner leads.

【0018】本発明の半導体装置において、外部端子
は、半導体装置の下面において平面的にみて格子状に配
置されていることとしてもよい。
In the semiconductor device of the present invention, the external terminals may be arranged in a lattice on the lower surface of the semiconductor device when viewed in plan.

【0019】これにより、半導体装置の下面を有効に利
用して外部端子が配置されるので、多ピン化と小面積化
とに対応できる半導体装置が実現される。
As a result, since the external terminals are arranged by effectively utilizing the lower surface of the semiconductor device, a semiconductor device capable of coping with an increase in the number of pins and a reduction in the area is realized.

【0020】本発明の半導体装置において、外部端子上
に接続された突起状電極を更に備えたこととしてもよ
い。
The semiconductor device of the present invention may further include a protruding electrode connected to the external terminal.

【0021】これにより、突起状電極を介して外部機器
の接続端子と確実に接続される半導体装置が実現され
る。
As a result, a semiconductor device which is reliably connected to the connection terminal of the external device via the protruding electrode is realized.

【0022】本発明のリードフレームは、金属からなる
インナーリードと、インナーリードの外側へ該インナー
リードから所定の間隙をもって設けられ金属からなるフ
レーム枠と、インナーリードの下面に接触して設けられ
た外部端子と、インナーリードとフレーム枠とを支持す
るとともに外部端子下面を露出させる絶縁性保護膜とを
備えている。
The lead frame of the present invention is provided so as to be in contact with the inner lead made of a metal, a metal frame provided outside the inner lead with a predetermined gap from the inner lead, and the lower surface of the inner lead. An external terminal, and an insulating protective film that supports the inner lead and the frame and exposes the lower surface of the external terminal are provided.

【0023】これにより、インナーリードの位置による
平面的な制約を受けずに形成された外部端子を有するこ
とにより、半導体装置の多ピン化と小面積化とを可能に
し、かつ、絶縁性保護膜がインナーリードを確実に保持
するリードフレームが実現される。
Thus, by having the external terminals formed without being restricted by the plane of the inner leads, the number of pins and the area of the semiconductor device can be reduced, and the insulating protective film can be formed. Thus, a lead frame that reliably holds the inner leads is realized.

【0024】本発明のリードフレームにおいて、インナ
ーリードの上面に接触して設けられ半導体チップの電極
と電気的に接続され、インナーリードを溶解するエッチ
ング液に対してレジスト機能を有する金属からなるボン
ディングパッドを更に備えたこととしてもよい。
In the lead frame of the present invention, a bonding pad made of a metal which is provided in contact with the upper surface of the inner lead, is electrically connected to the electrode of the semiconductor chip, and has a resist function for an etching solution for dissolving the inner lead. May be further provided.

【0025】これにより、ボンディングパッドをエッチ
ングレジストとして用いて金属板がエッチングされるの
で、ボンディングパッドと一体的に設けられ寸法精度が
よいインナーリードを有するリードフレームが実現され
る。
Thus, since the metal plate is etched using the bonding pad as an etching resist, a lead frame provided with the bonding pad and having inner leads with good dimensional accuracy is realized.

【0026】本発明の半導体装置の製造方法は、インナ
ーリードとフレーム枠とを保持する絶縁性保護膜を有す
るリードフレーム上に複数の電極を有する半導体チップ
を載置して半導体装置を製造する半導体装置の製造方法
であって、フレーム枠の内側の領域に半導体チップを載
置する第1の工程と、電極とインナーリードとを電気的
にそれぞれ接続する第2の工程と、フレーム枠の内側の
領域において、半導体チップとインナーリードとを樹脂
により封止して樹脂パッケージ体を形成する第3の工程
と、インナーリードの下面に接触して設けられた外部端
子を露出した絶縁性保護膜を樹脂パッケージ体の外周に
沿って切断し、樹脂パッケージ体をフレーム枠から分離
する第4の工程とを備えている。
According to the method of manufacturing a semiconductor device of the present invention, a semiconductor device having a plurality of electrodes is mounted on a lead frame having an insulating protective film for holding inner leads and a frame. A method of manufacturing a device, comprising: a first step of mounting a semiconductor chip in a region inside a frame, a second step of electrically connecting electrodes and inner leads, respectively, A third step of forming a resin package by sealing the semiconductor chip and the inner lead with a resin in the region, and forming an insulating protective film exposing an external terminal provided in contact with the lower surface of the inner lead with a resin. Cutting along the outer periphery of the package body to separate the resin package body from the frame.

【0027】これにより、絶縁性保護膜を樹脂パッケー
ジ体の外周に沿って切り離すので、樹脂パッケージ体を
フレーム枠から容易に切り離すことにより、樹脂バリの
ない半導体装置を製造できる。また、半導体装置の下面
において、ボンディングパッドの平面的な位置に制約さ
れずに配置された外部端子を有する半導体装置を製造で
きる。
Thus, since the insulating protective film is separated along the outer periphery of the resin package, the semiconductor package without resin burrs can be manufactured by easily separating the resin package from the frame. Further, it is possible to manufacture a semiconductor device having external terminals arranged on the lower surface of the semiconductor device without being restricted by the planar position of the bonding pad.

【0028】本発明の半導体装置の製造方法において、
第2の工程では、インナーリードの上面に接触して設け
られたボンディングパッドを介して電極とインナーリー
ドとを電気的に接続するとともに、ボンディングパッド
は、インナーリードを溶解するエッチング液に対してレ
ジスト機能を有する材料からなることとしてもよい。
In the method of manufacturing a semiconductor device according to the present invention,
In the second step, the electrode and the inner lead are electrically connected via a bonding pad provided in contact with the upper surface of the inner lead, and the bonding pad is exposed to an etching solution that dissolves the inner lead. It may be made of a material having a function.

【0029】これにより、ボンディングパッドをエッチ
ングレジストとして用いてインナーリードを形成するの
で、ボンディングパッドの下方に確実にインナーリード
が設けられた半導体装置を製造できる。
Thus, since the inner leads are formed using the bonding pads as the etching resist, a semiconductor device having the inner leads reliably provided below the bonding pads can be manufactured.

【0030】本発明の半導体装置の製造方法において、
第3の工程の後に、外部端子上に突起状電極を形成する
工程を更に備えたこととしてもよい。
In the method of manufacturing a semiconductor device according to the present invention,
After the third step, a step of forming a protruding electrode on the external terminal may be further provided.

【0031】これにより、突起状電極を介して外部機器
の接続端子と確実に接続される半導体装置を製造でき
る。
As a result, it is possible to manufacture a semiconductor device that is reliably connected to the connection terminals of the external device via the protruding electrodes.

【0032】本発明のリードフレームの製造方法は、金
属板の両面にレジスト膜をそれぞれ塗布する第1の工程
と、金属板の両面のうち少なくとも一方の面において、
外部端子が形成される領域のレジスト膜に第1の開口を
形成する第2の工程と、第1の開口において金属板上に
第1の金属膜を形成する第3の工程と、金属板の他方の
面におけるレジスト膜を除去する第4の行程と、他方の
面の側から金属板の所定の領域を除去して、第1の金属
膜の上面に接触するインナーリードを形成するととも
に、一方の面のレジスト膜からなる絶縁性保護膜を形成
する第5の行程とを備えている。
The method for manufacturing a lead frame according to the present invention comprises the following steps: a first step of applying a resist film to both surfaces of a metal plate, and at least one of both surfaces of the metal plate.
A second step of forming a first opening in the resist film in a region where an external terminal is to be formed, a third step of forming a first metal film on a metal plate in the first opening, A fourth step of removing the resist film on the other surface; and removing a predetermined region of the metal plate from the side of the other surface to form inner leads in contact with the upper surface of the first metal film. And a fifth step of forming an insulating protective film made of a resist film on the surface.

【0033】これにより、インナーリードの位置による
平面的な制約を受けずに一方の面において外部端子を形
成するので、半導体装置の多ピン化と小面積化とを可能
にし、かつ、絶縁性保護膜がインナーリードを確実に保
持するリードフレームを製造できる。
As a result, the external terminals are formed on one side without being restricted by the plane of the inner leads, so that the number of pins and the area of the semiconductor device can be reduced, and the insulation protection can be achieved. A lead frame in which the film securely holds the inner leads can be manufactured.

【0034】本発明のリードフレームの製造方法におい
て、第2の工程では、金属板の他方の面において、フレ
ーム枠とインナーリードとが形成される領域のレジスト
膜に第2及び第3の開口を更に形成し、第3の工程で
は、各々第2及び第3の開口に第2及び第3の金属膜を
更に形成し、第5の工程では、第2及び第3の金属膜を
エッチングレジストとして金属板をエッチングすること
としてもよい。
In the method for manufacturing a lead frame according to the present invention, in the second step, the second and third openings are formed in the resist film in the region where the frame and the inner lead are formed on the other surface of the metal plate. In the third step, second and third metal films are further formed in the second and third openings, respectively. In the fifth step, the second and third metal films are used as etching resists. The metal plate may be etched.

【0035】これにより、第2及び第3の金属膜をエッ
チングレジストとして金属板をエッチングして、フレー
ム枠とインナーリードとをそれぞれ形成する。したがっ
て、寸法精度がよいフレーム枠とインナーリードとを有
するリードフレームを製造できる。
Thus, the metal plate is etched by using the second and third metal films as an etching resist to form the frame and the inner leads, respectively. Therefore, it is possible to manufacture a lead frame having a frame with good dimensional accuracy and inner leads.

【0036】本発明のリードフレームの製造方法におい
て、第1の工程では、一方の面及び他方の面に異なる材
料からなる第1及び第2のレジスト膜をそれぞれ形成
し、第4の工程では、第2のレジスト膜のみを溶解する
エッチング液を用いて金属板を両面からエッチングして
第2のレジスト膜を除去することとしてもよい。
In the method for manufacturing a lead frame according to the present invention, in the first step, first and second resist films made of different materials are formed on one surface and the other surface, respectively. The metal plate may be etched from both sides using an etchant that dissolves only the second resist film to remove the second resist film.

【0037】これにより、金属板の他方の面から第2の
レジスト膜を除去する際に、金属板の両面を同時にエッ
チングすればよいので、簡素化された工程によってリー
ドフレームを製造できる。
Thus, when removing the second resist film from the other surface of the metal plate, both surfaces of the metal plate may be etched at the same time, so that a lead frame can be manufactured by a simplified process.

【0038】[0038]

【発明の実施の形態】以下、本発明に係る半導体装置、
リードフレーム、及びそれらの製造方法について図面を
参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to the present invention,
The lead frames and their manufacturing methods will be described with reference to the drawings.

【0039】(第1の実施形態)図1(a)は本発明の
第1の実施形態に係る半導体装置の断面図、図1(b)
は図1(a)の半導体装置の下面図である。また、図1
(a)は図1(b)の I−I 線における断面図になって
いる。ここで、半導体装置の下面が実装面、つまりプリ
ント基板等の外部機器に対して接続される面である。
(First Embodiment) FIG. 1A is a sectional view of a semiconductor device according to a first embodiment of the present invention, and FIG.
FIG. 2 is a bottom view of the semiconductor device of FIG. FIG.
(A) is a cross-sectional view taken along line II of FIG. 1 (b). Here, the lower surface of the semiconductor device is a mounting surface, that is, a surface connected to an external device such as a printed circuit board.

【0040】図1(a)及び(b)において、1aは主
面に電極(図示せず)を有する半導体チップ、2aは半
導体チップの電極と電気的に接続され金属膜からなるボ
ンディングパッド、3は半導体チップの電極とボンディ
ングパッド2aとを電気的に接続するための直径φ20
〜30μmの金属細線、4aはボンディングパッド2a
の下方に一体的に設けられ金属よりなるインナーリー
ド、5はインナーリード4aの下方において一体的かつ
一部がオーバーラップするように設けられ金属膜からな
る実装接続用電極、6は半導体装置の下面において実装
接続用電極5の下面を露出し他の部分を覆って設けられ
絶縁性を有する保護膜、7は保護膜6上で半導体チップ
1aと金属細線3とインナーリード4aとを封止するた
めの封止樹脂、8は実装接続用電極5の下面に溶着され
た鉛フリー半田からなる半田ボールである。
1A and 1B, reference numeral 1a denotes a semiconductor chip having an electrode (not shown) on a main surface, 2a denotes a bonding pad made of a metal film and electrically connected to the electrode of the semiconductor chip, Is a diameter φ20 for electrically connecting the electrode of the semiconductor chip and the bonding pad 2a.
-30 μm thin metal wire, 4a is bonding pad 2a
5 is a mounting connection electrode made of a metal film and provided integrally and partly below the inner lead 4a, and 6 is a lower surface of the semiconductor device. , A protective film provided to expose the lower surface of the mounting connection electrode 5 and to cover the other portions and to have an insulating property; and 7 for sealing the semiconductor chip 1a, the fine metal wires 3, and the inner leads 4a on the protective film 6. Is a solder ball made of lead-free solder welded to the lower surface of the mounting connection electrode 5.

【0041】ここで、本実施形態の半導体装置が有する
各要素の厚さは、半導体チップ1aが0.10〜0.3
0mm、ボンディングパッド2aが0.01〜0.10
mm、インナーリード4aが0.05〜0.20mm、
実装接続用電極5が0.01〜0.10mm、保護膜6
が0.01〜0.10mm、封止樹脂7が0.40〜
1.00mmである。ここでは、例えば各要素の厚さ
を、インナーリード4aが0.1mm、金属膜つまりボ
ンディングパッド2aと実装接続用電極5とが0.05
mm、半導体チップ1aが0.3mmとし、保護膜6上
面からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後のその取り付け面からの取り付け高さが
0.8mmになることを目標とした。
Here, the thickness of each element of the semiconductor device of this embodiment is such that the semiconductor chip 1a has a thickness of 0.10 to 0.3.
0 mm, bonding pad 2a is 0.01 to 0.10
mm, the inner lead 4a is 0.05 to 0.20 mm,
Mounting connection electrode 5 is 0.01 to 0.10 mm, protective film 6
Is 0.01 to 0.10 mm, and the sealing resin 7 is 0.40 to
1.00 mm. Here, for example, the thickness of each element is set to 0.1 mm for the inner lead 4a and 0.05 mm for the metal film, that is, the bonding pad 2a and the mounting connection electrode 5.
mm, the semiconductor chip 1a was 0.3 mm, and the thickness of the sealing resin 7 from the upper surface of the protective film 6 was 0.65 mm. The total thickness of the semiconductor device was set to 0.7 mm, and the height of the semiconductor device from the mounting surface after being mounted on the external device was set to 0.8 mm.

【0042】本実施形態の半導体装置の特徴は、ボンデ
ィングパッド2aと一体的に設けられたインナーリード
4aの下面に、そのインナーリード4aに少なくとも一
部がオーバーラップするように実装接続用電極5が一体
的に設けられ、実装接続用電極5の下面を露出して保護
膜6が設けられ、更に保護膜6の上方が封止樹脂7によ
り封止されている点である。これにより、ボンディング
パッド2aの位置による平面的な制約を受けることな
く、スルーホールを用いずに半導体装置の下面において
実装接続用電極5が自由に配置されるので、多ピン化と
小面積化とに対応できる半導体装置が実現される。
The semiconductor device of this embodiment is characterized in that the mounting connection electrode 5 is provided on the lower surface of the inner lead 4a provided integrally with the bonding pad 2a so that at least a part of the inner lead 4a overlaps the inner lead 4a. The protection film 6 is provided integrally with the lower surface of the mounting connection electrode 5 so as to be exposed, and the upper part of the protection film 6 is sealed with a sealing resin 7. Thereby, the mounting connection electrode 5 is freely arranged on the lower surface of the semiconductor device without using a through hole without being restricted by a plane due to the position of the bonding pad 2a. A semiconductor device which can cope with the above is realized.

【0043】また、一体的に形成されたボンディングパ
ッド2aとインナーリード4aと実装接続用電極5との
うち、半導体チップ1aの電極に接続されたボンディン
グパッド2aとインナーリード4aとが封止樹脂7によ
り封止され、実装接続用電極5が側面において保護膜6
により固定される。したがって、ボンディングパッド2
aにおける金属細線3との接続と、実装接続用電極5に
おける半田ボール8を介した外部機器との接続との信頼
性が向上する。
Further, of the integrally formed bonding pad 2a, inner lead 4a and mounting connection electrode 5, the bonding pad 2a connected to the electrode of the semiconductor chip 1a and the inner lead 4a are sealed with the sealing resin 7. And the mounting connection electrode 5 is provided on the side surface with the protective film 6.
Is fixed by Therefore, bonding pad 2
The reliability of the connection with the thin metal wire 3 in (a) and the connection with the external device via the solder ball 8 in the mounting connection electrode 5 is improved.

【0044】図2(a)は図1の半導体装置に用いられ
るリードフレームの断面図、図2(b)は図2(a)の
リードフレームの下面図である。ここで、リードフレー
ムの下面が半導体装置の下面、つまりプリント基板等の
外部機器に対して接続される面である。また、図2
(a)は図2(b)のII−II線における断面図になって
いる。図2(a),(b)において、図1に示された構
成要素と同じものには、図1における符号と同一の符号
を付してその説明を省略する。
FIG. 2A is a sectional view of a lead frame used in the semiconductor device of FIG. 1, and FIG. 2B is a bottom view of the lead frame of FIG. 2A. Here, the lower surface of the lead frame is the lower surface of the semiconductor device, that is, the surface connected to an external device such as a printed circuit board. FIG.
FIG. 2A is a cross-sectional view taken along the line II-II in FIG. 2A and 2B, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and the description thereof will be omitted.

【0045】図2(a),(b)において、4bはフレ
ーム枠用金属膜2bと保護膜6とにはさまれた金属部か
らなるフレーム枠である。フレーム枠4bは、インナー
リード4aから外側へ、封止樹脂が進入できるだけの例
えば幅0.10〜0.20mmの間隙9をおいて設けら
れ、0.05〜0.20mmの厚さを有している。ま
た、インナーリード4aとフレーム枠4bとの材料、つ
まりリードフレームの母材である金属板の材料として
は、従来のリードフレームの材料と同様42アロイ(4
2%ニッケル−鉄合金)又は銅合金材が用いられる。そ
して、実装接続用電極5と保護膜6とは、同じ厚さを有
している。
In FIGS. 2A and 2B, reference numeral 4b denotes a frame composed of a metal portion sandwiched between the metal film for frame 2b and the protective film 6. The frame frame 4b is provided with a gap 9 having a width of, for example, 0.10 to 0.20 mm to allow the sealing resin to enter from the inner lead 4a to the outside, and has a thickness of 0.05 to 0.20 mm. ing. As the material of the inner lead 4a and the frame 4b, that is, the material of the metal plate which is the base material of the lead frame, 42 alloy (4
2% nickel-iron alloy) or a copper alloy material is used. The mounting connection electrode 5 and the protective film 6 have the same thickness.

【0046】ここで、本実施形態のリードフレームの特
徴は、所定の幅つまり0.10〜0.20mmを有する
間隙9だけ、インナーリード4aからその外側へ離れて
フレーム枠4bが形成されるとともに、フレーム枠4b
とインナーリード4aとの間及びインナーリード4a相
互の間が保護膜6によりそれぞれ連結されている点であ
る。これにより、インナーリード4a相互の間における
保護膜6上へ半導体チップを載置して半導体装置を製造
する際に、間隙9に封止樹脂が確実に充填されるリード
フレームが得られる。
Here, the feature of the lead frame of this embodiment is that the frame 4b is formed apart from the inner lead 4a by a predetermined width, ie, 0.10 to 0.20 mm, to the outside of the inner lead 4a. , Frame 4b
And the inner leads 4a and between the inner leads 4a are connected by the protective film 6. Thereby, when manufacturing the semiconductor device by mounting the semiconductor chip on the protective film 6 between the inner leads 4a, a lead frame in which the sealing resin is reliably filled in the gap 9 is obtained.

【0047】図3(a)は図2に示されたリードフレー
ムの平面図、図3(b)は図3(a)のリードフレーム
のIII−III線における断面図である。ここで、リードフ
レームの上面が半導体装置の上面、つまり半導体チップ
が載置される面である。図3(a),(b)において、
図2に示された構成要素と同じものには、図2における
符号と同一の符号を付してその説明を省略する。
FIG. 3A is a plan view of the lead frame shown in FIG. 2, and FIG. 3B is a sectional view of the lead frame of FIG. 3A taken along the line III-III. Here, the upper surface of the lead frame is the upper surface of the semiconductor device, that is, the surface on which the semiconductor chip is mounted. 3A and 3B,
The same components as those shown in FIG. 2 are denoted by the same reference numerals as those in FIG. 2, and description thereof will be omitted.

【0048】以下、本実施形態に係るリードフレームの
製造方法を、図4(a)〜(f)を参照しながら説明す
る。図4(a)〜(f)は、本実施形態に係るリードフ
レームの製造方法の各工程をそれぞれ示す断面図であ
る。
Hereinafter, a method for manufacturing a lead frame according to this embodiment will be described with reference to FIGS. 4A to 4F are cross-sectional views illustrating respective steps of the method for manufacturing a lead frame according to the present embodiment.

【0049】まず、図4(a)に示された42アロイ又
は銅合金材からなる金属板40の両面に、図4(b)に
示されたように例えば感光性レジストを塗布して、レジ
スト膜60a,60bをそれぞれ形成する。
First, as shown in FIG. 4B, for example, a photosensitive resist is applied to both surfaces of the metal plate 40 made of the 42 alloy or copper alloy material shown in FIG. The films 60a and 60b are respectively formed.

【0050】次に、図4(c)に示されたように、感光
性を有するレジスト膜60a,60bに対してフォトリ
ソグラフィー技術を用いて、レジスト膜60a,60b
の所定の部分をそれぞれ除去する。ここで、それぞれレ
ジスト膜60a,60bが除去された部分のうち少なく
とも一部がオーバーラップするようにして、各レジスト
膜を除去する。
Next, as shown in FIG. 4C, the resist films 60a, 60b having photosensitivity are applied to the resist films 60a, 60b by photolithography.
Are respectively removed. Here, each resist film is removed such that at least a part of the portion from which the resist films 60a and 60b have been removed overlaps at least.

【0051】次に、図4(d)に示されたように、レジ
スト膜60aが除去された部分には金属膜50を、レジ
スト膜60bが除去された部分には金属膜20a,20
bを、それぞれ形成する。これらの金属膜の形成につい
ては、例えばメッキ法を用いて行う。
Next, as shown in FIG. 4D, the metal film 50 is provided on the portion where the resist film 60a is removed, and the metal films 20a and 20 are provided on the portion where the resist film 60b is removed.
b is formed respectively. The formation of these metal films is performed using, for example, a plating method.

【0052】ここで、金属膜20a,20bの材料とし
ては、金属板40を溶解するエッチング液に対するエッ
チングレジストとして機能する材料、例えば、Au,P
d,Ni等を組み合わせて、下地としてNiを、表層と
してAu又はPdをそれぞれ用いる。そして、エッチン
グ液としては、一般的に用いられる塩化第二鉄溶液、塩
化第二銅溶液、アルカリエッチャント、過酸化水素−硫
酸系エッチャント等のうちから、金属膜とレジスト膜と
の材質の組合せに応じて決定する。
Here, as a material of the metal films 20a and 20b, a material functioning as an etching resist for an etching solution for dissolving the metal plate 40, for example, Au, P
By combining d, Ni and the like, Ni is used as a base and Au or Pd is used as a surface layer. And, as the etchant, from the commonly used ferric chloride solution, cupric chloride solution, alkali etchant, hydrogen peroxide-sulfuric acid based etchant, etc., the combination of the material of the metal film and the resist film is used. Determined accordingly.

【0053】次に、図4(e)に示されたように、金属
板40の上面ではレジスト膜60bを除去して、金属膜
20aからなるボンディングパッド2aと、金属膜20
bからなるフレーム枠用金属膜2bとを形成する。そし
て、金属板40の下面ではレジスト膜60aをそのまま
残して、レジスト膜60aからなる保護膜6によって側
面を固定され金属膜50からなる実装接続用電極5を形
成する。ここで、異なる材料を用いてレジスト膜60
a,60bを予め形成しておき、レジスト膜60bのみ
を溶解させ、かつレジスト膜60aを溶解させないよう
なエッチング液を用いて、各レジスト膜60a,60b
をエッチングしてもよい。これにより、金属板40の上
面からはレジスト膜60bを完全に除去し、下面にはレ
ジスト膜60aをそのまま残すことができる。
Next, as shown in FIG. 4E, the resist film 60b is removed from the upper surface of the metal plate 40, and the bonding pad 2a made of the metal film 20a and the metal film 20 are removed.
b) and a metal film 2b for a frame made of b. Then, on the lower surface of the metal plate 40, the resist film 60a is left as it is, and the side surface is fixed by the protective film 6 made of the resist film 60a to form the mounting connection electrode 5 made of the metal film 50. Here, the resist film 60 is formed using different materials.
a, 60b are formed in advance, and each resist film 60a, 60b is formed using an etching solution that dissolves only the resist film 60b and does not dissolve the resist film 60a.
May be etched. Thus, the resist film 60b can be completely removed from the upper surface of the metal plate 40, and the resist film 60a can be left as it is on the lower surface.

【0054】ここで、レジスト膜60a,60bとして
は、それぞれ有機レジストであるドライフィルム、イン
ク、電着被膜等を使用する。そして、例えばアルカリ可
溶タイプのレジストであるドライフィルムの場合には、
水酸化ナトリウム水溶液や水酸化カリウム水溶液等を剥
離液として使用する。
Here, as the resist films 60a and 60b, a dry film, an ink, an electrodeposition film or the like, which is an organic resist, is used. And, for example, in the case of a dry film that is an alkali-soluble type resist,
An aqueous solution of sodium hydroxide or an aqueous solution of potassium hydroxide is used as a stripping solution.

【0055】次に、図4(f)に示されたように、ボン
ディングパッド2aとフレーム枠用金属膜2bとが形成
された部分以外の金属板40を上面側から溶解させるよ
うに、金属板40をエッチングする。ここで、前述のよ
うに、金属膜20a,20b、つまりボンディングパッ
ド2aとフレーム枠用金属膜2bとは、金属板40を溶
解するエッチング液に対するエッチングレジストとして
機能する。この工程により、保護膜6とフレーム枠用金
属膜2bとによりはさまれたフレーム枠4bと、実装接
続用電極5及び保護膜6とボンディングパッド2aとに
よりはさまれたインナーリード4aとを、それぞれ一体
的に形成する。同時に、インナーリード4aとフレーム
枠4bとの間に、間隙9を形成する。以上の各工程によ
り、本実施形態に係るリードフレームを完成させる。
Next, as shown in FIG. 4 (f), the metal plate 40 other than the portion where the bonding pad 2a and the frame frame metal film 2b are formed is melted from the upper surface side. Etch 40. Here, as described above, the metal films 20a and 20b, that is, the bonding pads 2a and the frame-frame metal film 2b function as an etching resist for an etching solution that dissolves the metal plate 40. By this step, the frame 4b sandwiched between the protective film 6 and the metal film 2b for a frame, and the inner lead 4a sandwiched between the mounting connection electrode 5, the protective film 6 and the bonding pad 2a are Each is formed integrally. At the same time, a gap 9 is formed between the inner lead 4a and the frame 4b. Through the above steps, the lead frame according to the present embodiment is completed.

【0056】ここで、本実施形態に係るリードフレーム
の製造方法の第1の特徴は、金属板40の両面に設けら
れた各レジスト膜60a,60bが、複数の機能を有す
る点である。つまり、各レジスト膜60a,60bは、
金属膜20a,20b,50を形成する際の例えばメッ
キレジストとして機能する。更に、レジスト膜60aか
らなる保護膜6は、インナーリード4aとフレーム枠4
bとを支持するための担体として機能する。
Here, the first feature of the lead frame manufacturing method according to the present embodiment is that each of the resist films 60a and 60b provided on both surfaces of the metal plate 40 has a plurality of functions. That is, each of the resist films 60a and 60b
It functions as, for example, a plating resist when forming the metal films 20a, 20b, 50. Further, the protective film 6 made of the resist film 60a is
and b functions as a carrier for supporting b.

【0057】また、本実施形態に係るリードフレームの
製造方法の第2の特徴は、ボンディングパッド2aとフ
レーム枠用金属膜2bとが、金属板40をエッチングし
てインナーリード4aとフレーム枠4bと間隙9とを形
成する際のエッチングレジストとして機能する点であ
る。
The second feature of the method for manufacturing a lead frame according to the present embodiment is that the bonding pad 2a and the metal film 2b for the frame frame are formed by etching the metal plate 40 to form the inner lead 4a and the frame frame 4b. It functions as an etching resist for forming the gap 9.

【0058】したがって、本実施形態によれば、従来と
同じ42アロイ又は銅合金材からなる金属板40に対し
て、従来からそれぞれ用いられている、レジスト膜形
成、レジスト膜除去、金属膜形成、及び金属板エッチン
グの各工程を適用して、本発明に係るリードフレームを
製造できる。これにより、それぞれ従来と同じ材料、つ
まり低コストの材料を使用し、かつ従来と同じ生産条件
と設備とを利用して、本発明に係るリードフレームを製
造できる。
Therefore, according to the present embodiment, for the metal plate 40 made of the same 42 alloy or copper alloy material as the conventional one, the resist film formation, the resist film removal, the metal film formation, The lead frame according to the present invention can be manufactured by applying the respective steps of metal plate etching. Thus, the lead frame according to the present invention can be manufactured using the same material as the conventional one, that is, a low-cost material, and using the same production conditions and equipment as the conventional one.

【0059】以下、本実施形態に係る半導体装置の製造
方法を、図5(a)〜(f)を参照しながら説明する。
図5(a)〜(f)は、本実施形態に係る半導体装置の
製造方法の各工程をそれぞれ示す断面図である。図5
(a)〜(f)において、図4に示された構成要素と同
じものには、図4における符号と同一の符号を付してそ
の説明を省略する。
Hereinafter, a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS.
5A to 5F are cross-sectional views illustrating respective steps of the method for manufacturing a semiconductor device according to the present embodiment. FIG.
4A to 4F, the same components as those shown in FIG. 4 are denoted by the same reference numerals as those in FIG. 4, and the description thereof will be omitted.

【0060】まず、図5(a)に示されたリードフレー
ムにおいて、インナーリード4a間の領域の保護膜6上
に、図5(b)に示されたようにボンディングペースト
(図示せず)を用いて半導体チップ1aを載置する。
First, in the lead frame shown in FIG. 5A, a bonding paste (not shown) is applied on the protective film 6 in a region between the inner leads 4a as shown in FIG. 5B. And the semiconductor chip 1a is mounted thereon.

【0061】次に、図5(c)に示されたように、金属
細線3を用いて、半導体チップ1aの主面に設けられた
電極(図示せず)とボンディングパッド2aとを電気的
に接続する。
Next, as shown in FIG. 5C, an electrode (not shown) provided on the main surface of the semiconductor chip 1a and the bonding pad 2a are electrically connected using the thin metal wire 3. Connecting.

【0062】次に、図5(d)に示されたように、保護
膜6上において、封止樹脂7を用いて、半導体チップ1
aと金属細線3とインナーリード4aと間隙9とを封止
する。これにより、間隙9にも確実に封止樹脂7を充填
できる。
Next, as shown in FIG. 5D, the semiconductor chip 1 is formed on the protective film 6 by using the sealing resin 7.
a, the fine metal wires 3, the inner leads 4a, and the gaps 9 are sealed. Thereby, the gap 9 can be reliably filled with the sealing resin 7.

【0063】次に、図5(e)に示されたように、例え
ばSn−Bi系、Sn−Bi−Ag系等の材料からなる
半田ボール8を、実装接続用電極5に溶着させる。
Next, as shown in FIG. 5E, a solder ball 8 made of, for example, a Sn-Bi or Sn-Bi-Ag material is welded to the mounting connection electrode 5.

【0064】次に、図5(f)に示されたように、リー
ドフレームのフレーム枠4bと封止樹脂7との界面にお
いて、フレーム枠4bから半導体装置を切り離す。以上
の工程により、本実施形態に係る半導体装置を完成させ
ることができる。
Next, as shown in FIG. 5F, the semiconductor device is separated from the frame 4b at the interface between the frame 4b of the lead frame and the sealing resin 7. Through the above steps, the semiconductor device according to the present embodiment can be completed.

【0065】以下、リードフレームから半導体装置を切
り離す工程について、図6(a),(b)を参照しなが
ら詳しく説明する。図6(a)は、リードフレームから
半導体装置を切り離す前の状態を、図6(b)は、リー
ドフレームから切り離された半導体装置の完成品をそれ
ぞれ示す断面図である。図6(a)において、10は打
ち抜きパンチ、11は打ち抜きパンチ10に設けられた
空間である逃がし部、12はストリッパー、13は打ち
抜きダイである。
Hereinafter, the step of separating the semiconductor device from the lead frame will be described in detail with reference to FIGS. 6 (a) and 6 (b). FIG. 6A is a cross-sectional view illustrating a state before the semiconductor device is separated from the lead frame, and FIG. 6B is a cross-sectional view illustrating a completed semiconductor device separated from the lead frame. In FIG. 6A, reference numeral 10 denotes a punching punch, 11 denotes a relief portion which is a space provided in the punching punch 10, 12 denotes a stripper, and 13 denotes a punching die.

【0066】本実施形態の半導体装置の製造方法によれ
ば、ストリッパー12と打ち抜きダイ13との間にフレ
ーム枠4bをはさんだ状態で、打ち抜きパンチ10がリ
ードフレームを打ち抜く。これにより、フレーム枠4b
と封止樹脂7との界面において半導体装置をフレーム枠
4bから切り離す。
According to the semiconductor device manufacturing method of the present embodiment, the punch 10 punches the lead frame with the frame 4b sandwiched between the stripper 12 and the punching die 13. Thereby, the frame 4b
The semiconductor device is separated from the frame 4b at the interface between the semiconductor device and the sealing resin 7.

【0067】ここで、リードフレームのインナーリード
4aは、保護膜6と封止樹脂7だけによってフレーム枠
4bにつながっている。したがって、金属部を切り離す
ことなく、フレーム枠4bと封止樹脂7との界面におい
て封止樹脂7をフレーム枠4bから引き離し、かつ、保
護膜6を切り離すことにより、樹脂封止された半導体装
置を完成させる。このことによって、完成後の側面にお
いて樹脂バリやインナーリードのバリ等が発生しにくい
半導体装置を製造できる。
Here, the inner lead 4a of the lead frame is connected to the frame 4b only by the protective film 6 and the sealing resin 7. Therefore, by separating the sealing resin 7 from the frame 4b and separating the protective film 6 at the interface between the frame 4b and the sealing resin 7 without separating the metal part, the resin-sealed semiconductor device can be manufactured. Finalize. This makes it possible to manufacture a semiconductor device in which resin burrs and inner lead burrs are less likely to occur on the completed side surface.

【0068】なお、本実施形態においては、図1に示し
たように、平面的にみて、実装接続用電極5がインナー
リード4aの下方に含まれる場合について説明した。こ
れに限らず、インナーリード4aの下方に、実装接続用
電極5の少なくとも一部が平面的にみて含まれるよう
に、実装接続用電極5が形成されていればよい。特に、
半導体装置の内側へ延びるように実装接続用電極5を形
成し、その実装接続用電極5の先端に半田ボール8を形
成することが好ましい。この場合には、実装接続用電極
5を配線用パターンとして用いることになり、半導体チ
ップの下方においても半田ボール8が形成されるので、
更に多ピン化と小面積化とが可能になる半導体装置が実
現される。
In this embodiment, as shown in FIG. 1, the case where the mounting connection electrode 5 is included below the inner lead 4a in plan view has been described. The present invention is not limited to this, and the mounting connection electrode 5 may be formed below the inner lead 4a so that at least a part of the mounting connection electrode 5 is included in a plan view. Especially,
It is preferable to form the mounting connection electrode 5 so as to extend to the inside of the semiconductor device, and to form a solder ball 8 at the tip of the mounting connection electrode 5. In this case, the mounting connection electrode 5 is used as a wiring pattern, and the solder ball 8 is formed below the semiconductor chip.
Further, a semiconductor device capable of increasing the number of pins and reducing the area is realized.

【0069】また、リードフレームを製造する際に、図
4(b)におけるレジスト膜60aと、図4(d)にお
ける金属膜50とを、金属板40を融解するエッチング
液に対して不溶である材料を用いて、それぞれ形成して
もよい。この場合には、図4(f)において金属板40
の両面をエッチング液に浸漬して、金属板40をエッチ
ングできるので、工程が簡素化される。
When manufacturing the lead frame, the resist film 60a in FIG. 4B and the metal film 50 in FIG. 4D are insoluble in an etching solution for melting the metal plate 40. Each of them may be formed using a material. In this case, the metal plate 40 in FIG.
Since the metal plate 40 can be etched by immersing both surfaces in an etching solution, the process is simplified.

【0070】(第2の実施形態)本発明の第2の実施形
態に係る半導体装置について、図7(a)〜(c)を参
照しながら説明する。図7(a)は本実施形態に係る半
導体装置の断面図であり、図7(b)は図7(a)とは
異なる切断線における断面図であり、図7(c)は本実
施形態に係る半導体装置の下面図である。図7(a)〜
(c)において、第1の実施形態における構成要素と同
じものには、図1における符号と同一の符号を付してそ
の説明を省略する。また、それぞれ、図7(a)は図7
(c)の VIIA− VIIA線における断面図、図7(b)
は図7(c)の VIIB− VIIB線における断面図であ
る。
(Second Embodiment) A semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS. 7 (a) to 7 (c). 7A is a cross-sectional view of the semiconductor device according to the present embodiment, FIG. 7B is a cross-sectional view taken along a cutting line different from FIG. 7A, and FIG. 13 is a bottom view of the semiconductor device according to FIG. FIG.
In (c), the same components as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and the description thereof is omitted. In addition, FIG.
FIG. 7B is a sectional view taken along the line VIIA-VIIA in FIG.
FIG. 8 is a sectional view taken along line VIIB-VIIB in FIG.

【0071】ここで、半導体装置の下面が実装面、つま
りプリント基板等の外部機器に対して接続される面であ
る。また、各構成要素の厚さと、半導体装置の目標の全
体厚及び取り付け高さとは、第1の実施形態と同じ値と
した。
Here, the lower surface of the semiconductor device is a mounting surface, that is, a surface connected to an external device such as a printed circuit board. Further, the thickness of each component, and the target overall thickness and mounting height of the semiconductor device were set to the same values as in the first embodiment.

【0072】本実施形態の半導体装置が第1の実施形態
の半導体装置と異なる点は、隣接するインナーリード4
a同士が各々有する実装接続用電極5が、半導体装置の
外周側と中心線側とに分かれて位置するように、それぞ
れ形成されている点である。したがって、図7(c)に
示されたように、実装接続用電極5に溶着された半田ボ
ール8が互い違いに、いわゆる千鳥状に2列に配置され
る。これにより、半導体装置の下面で外部端子が更に有
効に配置されたランドグリッドアレイ型半導体装置が実
現される。
The difference between the semiconductor device of this embodiment and the semiconductor device of the first embodiment is that
This is a point that the mounting connection electrodes 5 included in each a are formed so as to be located separately on the outer peripheral side and the center line side of the semiconductor device. Therefore, as shown in FIG. 7C, the solder balls 8 welded to the mounting connection electrodes 5 are alternately arranged in a so-called staggered two rows. This realizes a land grid array type semiconductor device in which external terminals are more effectively arranged on the lower surface of the semiconductor device.

【0073】(第3の実施形態)本発明の第3の実施形
態に係る半導体装置について、図8(a),(b)を参
照しながら説明する。図8(a)は本実施形態に係る半
導体装置の断面図であり、図8(b)は本実施形態に係
る半導体装置の下面図である。図8(a),(b)にお
いて、第1の実施形態における構成要素と同じものに
は、図1における符号と同一の符号を付してその説明を
省略する。また、図8(a)は図8(b)のVIII−VIII
線における断面図である。
(Third Embodiment) A semiconductor device according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 8A is a cross-sectional view of the semiconductor device according to the present embodiment, and FIG. 8B is a bottom view of the semiconductor device according to the present embodiment. 8A and 8B, the same components as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1 and the description thereof is omitted. FIG. 8A shows VIII-VIII in FIG. 8B.
It is sectional drawing in a line.

【0074】図8において、0.10〜0.20mmの
厚さを有する半導体チップ1bが、0.02〜0.06
mmの厚さを有する接着テープ14により、ボンディン
グパッド2a上に載置されている。ボンディングパッド
2aの下方には、ボンディングパッド2aと一体的に、
半導体チップ1bの下方においてその中心線へ向かって
インナーリード4aが形成されている。インナーリード
4aの下方には、インナーリード4aと一体的に実装接
続用電極5が形成されている。
In FIG. 8, the semiconductor chip 1b having a thickness of 0.10 to 0.20 mm is
It is mounted on the bonding pad 2a by an adhesive tape 14 having a thickness of mm. Below the bonding pad 2a, integrally with the bonding pad 2a,
An inner lead 4a is formed below the semiconductor chip 1b toward its center line. Below the inner lead 4a, a mounting connection electrode 5 is formed integrally with the inner lead 4a.

【0075】ここで、実装接続用電極5は、半導体装置
の中心線から異なる3種類の距離だけ離れるようにし
て、かつ隣接する実装接続用電極5について半導体装置
の中心線からの距離が異なるようにして配置される。つ
まり、実装接続用電極5は、図8(b)において半導体
装置の左右両側の辺に示されているように配置される。
したがって、半導体チップ1bの下方の領域を含めた半
導体装置の下面において、実装接続用電極5に溶着され
た半田ボール8が3列に配置されることになる。
Here, the mounting connection electrode 5 is separated from the center line of the semiconductor device by three different distances, and adjacent mounting connection electrodes 5 are different in distance from the center line of the semiconductor device. And placed. That is, the mounting connection electrodes 5 are arranged as shown on the left and right sides of the semiconductor device in FIG.
Therefore, on the lower surface of the semiconductor device including the region below the semiconductor chip 1b, the solder balls 8 welded to the mounting connection electrodes 5 are arranged in three rows.

【0076】本実施形態では、例えば各要素の厚さを、
インナーリード4aが0.1mm、金属膜つまりボンデ
ィングパッド2aと実装接続用電極5とが0.05m
m、半導体チップ1bが0.2mmとし、保護膜6上面
からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後の取り付け高さが0.8mmになることを
目標とした。
In this embodiment, for example, the thickness of each element is
The inner lead 4a is 0.1 mm, the metal film, that is, the bonding pad 2a and the mounting connection electrode 5 are 0.05 m.
m, the semiconductor chip 1b was 0.2 mm, and the thickness of the sealing resin 7 from the upper surface of the protective film 6 was 0.65 mm. Then, it was aimed that the overall thickness of the semiconductor device be 0.7 mm and the mounting height after being mounted on the external device be 0.8 mm.

【0077】ここで、本実施形態の半導体装置の特徴
は、半導体チップ1bがボンディングパッド2a上に接
着テープ14により載置され、ボンディングパッド2a
とインナーリード4aとが一体的に、かつ半導体チップ
1bの下方でその中心線へ向かって設けられている点で
ある。これにより、半導体装置の下面において、実装接
続用電極5が設けられる領域が、半導体チップ1bの下
方で半導体装置の中心線へ向かって広がる。したがっ
て、図8(b)に示されたように、実装接続用電極5に
溶着された半田ボール8が3列に配置されるので、半導
体装置の下面で外部端子がよりいっそう有効に配置され
たランドグリッドアレイ型半導体装置が実現される。
Here, a feature of the semiconductor device of this embodiment is that the semiconductor chip 1b is mounted on the bonding pad 2a by the adhesive tape 14, and the bonding pad 2a
And the inner lead 4a are provided integrally and below the semiconductor chip 1b toward the center line thereof. As a result, a region where the mounting connection electrode 5 is provided on the lower surface of the semiconductor device expands below the semiconductor chip 1b toward the center line of the semiconductor device. Therefore, as shown in FIG. 8B, the solder balls 8 welded to the mounting connection electrodes 5 are arranged in three rows, so that the external terminals are more effectively arranged on the lower surface of the semiconductor device. A land grid array type semiconductor device is realized.

【0078】なお、本実施形態においては、半導体装置
の互いに対向する2辺に沿った実装接続用電極5だけを
3列に配置したが、これに限らず、半導体装置のすべて
の辺に沿った実装接続用電極5を、それぞれ3列に配置
してもよい。
In the present embodiment, only the mounting connection electrodes 5 are arranged in three rows along two opposing sides of the semiconductor device. However, the present invention is not limited to this. The mounting connection electrodes 5 may be arranged in three rows.

【0079】また、実装接続用電極5を、3列に止まら
ず4列以上配置してもよく、更に、半導体装置の下面全
体にわたって配置してもよい。
The mounting connection electrodes 5 may be arranged not only in three rows but also in four or more rows, and may be arranged over the entire lower surface of the semiconductor device.

【0080】加えて、半導体装置の下面において、半田
ボール8を格子状に配置してもよい。この場合には、半
導体チップ1bの下方において、一体的に形成されるボ
ンディングパッド2aとインナーリード4aとを配線用
パターンとして用いることになる。これにより、実装接
続用電極5を更に自由に配置できるので、半導体装置の
下面において、千鳥状を含む格子状に配置された半田ボ
ール8を有する半導体装置が実現される。
In addition, the solder balls 8 may be arranged in a lattice on the lower surface of the semiconductor device. In this case, the bonding pads 2a and the inner leads 4a formed integrally below the semiconductor chip 1b are used as wiring patterns. This allows the mounting connection electrodes 5 to be arranged more freely, thereby realizing a semiconductor device having the solder balls 8 arranged in a lattice pattern including a staggered pattern on the lower surface of the semiconductor device.

【0081】また、本実施形態では、金属細線3を用い
て、半導体チップ1bの電極とボンディングパッド2a
とを電気的に接続したが、これに限らず、半導体チップ
1bにおいて電極が設けられた主面と保護膜6の上面と
を互いに対向させて、半導体チップ1bの電極とボンデ
ィングパッド2aとを電気的に接続することもできる。
この場合には、半導体チップ1bの電極とボンディング
パッド2aとを、導電性物質を用いて電気的に接続して
もよいし、圧接して封止樹脂の圧縮応力により電気的に
接続してもよい。これによれば、半導体チップ1bの外
側においてボンディング用の領域を設ける必要がないの
で、面積が更に小さい半導体装置が実現される。
In this embodiment, the electrodes of the semiconductor chip 1b and the bonding pads 2a are
However, the present invention is not limited to this. The main surface of the semiconductor chip 1b on which electrodes are provided and the upper surface of the protective film 6 are opposed to each other, and the electrodes of the semiconductor chip 1b and the bonding pads 2a are electrically connected. Can also be connected.
In this case, the electrode of the semiconductor chip 1b and the bonding pad 2a may be electrically connected by using a conductive substance, or may be pressed and contacted and electrically connected by the compressive stress of the sealing resin. Good. According to this, since there is no need to provide a bonding area outside the semiconductor chip 1b, a semiconductor device having a smaller area is realized.

【0082】なお、以上説明した各実施形態において
は、実装接続用電極5に鉛フリー半田からなる半田ボー
ル8を溶着したが、これに限らず、通常のSn−Pb系
の半田からなるボールでもよく、半田以外の金属ボール
でもよい。
In each of the embodiments described above, the solder balls 8 made of lead-free solder are welded to the mounting / connecting electrodes 5. However, the present invention is not limited to this, and balls made of ordinary Sn-Pb-based solder may be used. Alternatively, metal balls other than solder may be used.

【0083】また、実装接続用電極5上には何も設けな
いようにしてもよい。この場合には、半導体装置を外部
機器に実装する際に、外部機器の接続端子に設けられた
半田などの導電性物質や、異方性導電シート等を用いる
ことができる。
Nothing may be provided on the mounting connection electrode 5. In this case, when the semiconductor device is mounted on an external device, a conductive material such as solder provided on a connection terminal of the external device, an anisotropic conductive sheet, or the like can be used.

【0084】また、メッキによって実装接続用電極5を
形成する際にその膜厚を大きくして、実装接続用電極5
が保護膜6から突出するようにしてもよい。この場合に
は、特に半田ボールなしでも、実装接続用電極5と外部
機器の接続端子とが確実に接続される。
When the mounting connection electrodes 5 are formed by plating, the thickness of the mounting connection electrodes 5 is increased.
May project from the protective film 6. In this case, the mounting connection electrode 5 and the connection terminal of the external device are securely connected even without solder balls.

【0085】また、保護膜6の厚さをインナーリード4
aの厚さよりも小さくすることが好ましい。これによ
り、実装後の取り付け高さがいっそう低い半導体装置が
実現される。
Further, the thickness of the protective film 6 is
It is preferable that the thickness be smaller than the thickness of a. As a result, a semiconductor device having a lower mounting height after mounting is realized.

【0086】また、リードフレームにおいて、半導体チ
ップを1列に配置することとしたが、これに限らず、半
導体チップをマトリクス状に、つまり2次元的に配置す
ることもできる。
In the lead frame, the semiconductor chips are arranged in one row. However, the present invention is not limited to this, and the semiconductor chips can be arranged in a matrix, that is, two-dimensionally.

【0087】[0087]

【発明の効果】本発明に係る半導体装置によれば、イン
ナーリードと外部端子との間においてスルーホールが不
要なので、スルーホールのための領域を設ける必要がな
い。また、半導体チップの下方を含めた半導体装置の下
面において、インナーリードの位置による平面的な制約
を受けずに外部端子が形成される。したがって、半導体
装置の下面に外部端子が効率よく配置されるので、小面
積化と多ピン化とに対応できる半導体装置が実現され
る。
According to the semiconductor device of the present invention, no through-hole is required between the inner lead and the external terminal, so that there is no need to provide a region for the through-hole. In addition, external terminals are formed on the lower surface of the semiconductor device including the lower part of the semiconductor chip without being restricted by the plane of the inner leads. Therefore, since the external terminals are efficiently arranged on the lower surface of the semiconductor device, a semiconductor device that can cope with reduction in area and increase in the number of pins is realized.

【0088】また、半導体装置の電極に接続されたイン
ナーリードが封止樹脂により封止されるので、インナー
リードにおける接続の信頼性が向上された半導体装置が
実現される。
Further, since the inner leads connected to the electrodes of the semiconductor device are sealed with the sealing resin, a semiconductor device with improved connection reliability in the inner leads can be realized.

【0089】本発明に係るリードフレームによれば、イ
ンナーリード同士の間と、インナーリード及びフレーム
枠の間とをそれぞれ絶縁保護膜で連結し、かつ、インナ
ーリードとフレーム枠との間には間隙を設ける。これに
より、インナーリードとフレーム枠との間の間隙に確実
に封止樹脂が充填されて、上述の半導体装置の製造に用
いられるリードフレームが実現される。
According to the lead frame of the present invention, the space between the inner leads and the space between the inner leads and the frame are connected by the insulating protective film, and the gap is formed between the inner leads and the frame. Is provided. Thus, the gap between the inner lead and the frame is reliably filled with the sealing resin, and the lead frame used for manufacturing the above-described semiconductor device is realized.

【0090】本発明に係る半導体装置の製造方法によれ
ば、上述のリードフレームを用いて、フレーム枠から封
止樹脂を引き離し、かつ絶縁保護膜のみを切り離すこと
により、樹脂バリやインナーリードのバリ等が発生しに
くい半導体装置を製造することができる。
According to the method of manufacturing a semiconductor device according to the present invention, by using the above-described lead frame, the sealing resin is separated from the frame frame and only the insulating protective film is cut off, so that resin burrs and inner lead burrs are formed. It is possible to manufacture a semiconductor device in which the occurrence of the like is difficult.

【0091】本発明に係るリードフレームの製造方法に
よれば、上述の半導体装置の製造に用いられるリードフ
レームを、容易に製造することができる。
According to the method of manufacturing a lead frame according to the present invention, a lead frame used for manufacturing the above-described semiconductor device can be easily manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の第1の実施形態に係る半導体
装置の断面図、(b)は(a)の半導体装置の下面図で
ある。
FIG. 1A is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a bottom view of the semiconductor device of FIG.

【図2】(a)は図1に示された半導体装置に用いられ
るリードフレームの断面図、(b)は(a)のリードフ
レームの下面図である。
2A is a cross-sectional view of a lead frame used in the semiconductor device shown in FIG. 1, and FIG. 2B is a bottom view of the lead frame of FIG.

【図3】(a)は図2に示されたリードフレームの平面
図、(b)は(a)のリードフレームのIII−III線にお
ける断面図である。
3A is a plan view of the lead frame shown in FIG. 2, and FIG. 3B is a cross-sectional view of the lead frame taken along line III-III of FIG.

【図4】(a)〜(f)は、図2に示されたリードフレ
ームの製造方法の各工程をそれぞれ示す断面図である。
4 (a) to 4 (f) are cross-sectional views showing respective steps of a method for manufacturing the lead frame shown in FIG. 2;

【図5】(a)〜(f)は、図1に示された半導体装置
の製造方法の各工程をそれぞれ示す断面図である。
5 (a) to 5 (f) are cross-sectional views showing respective steps of a method for manufacturing the semiconductor device shown in FIG.

【図6】(a)は第1の実施形態に係るリードフレーム
から半導体装置を切り離す前の状態を、(b)は(a)
のリードフレームから切り離された第1の実施形態に係
る半導体装置の完成品をそれぞれ示す断面図である。
FIG. 6A shows a state before the semiconductor device is separated from the lead frame according to the first embodiment, and FIG.
FIG. 2 is a cross-sectional view showing a completed product of the semiconductor device according to the first embodiment separated from the lead frame of FIG.

【図7】(a)は本発明の第2の実施形態に係る半導体
装置の断面図であり、(b)は(a)とは異なる切断線
における断面図であり、(c)は(a)及び(b)の半
導体装置の下面図である。
7A is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, FIG. 7B is a cross-sectional view taken along a cutting line different from FIG. 7A, and FIG. 15A and 15B are bottom views of the semiconductor device.

【図8】(a)は本発明の第3の実施形態に係る半導体
装置の断面図であり、(b)は(a)の半導体装置の下
面図である。
FIG. 8A is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention, and FIG. 8B is a bottom view of the semiconductor device of FIG.

【図9】従来の半導体装置の断面図である。FIG. 9 is a cross-sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1a,1b 半導体チップ 2a ボンディングパッド 2b フレーム枠用金属膜 3 金属細線 4a インナーリード 4b フレーム枠 5 実装接続用電極(外部端子) 6 保護膜(絶縁性保護膜) 7 封止樹脂 8 半田ボール(突起状電極) 9 間隙 10 打ち抜きパンチ 11 逃がし部 12 ストリッパー 13 打ち抜きダイ 14 接着テープ 20a 金属膜(第3の金属膜) 20b 金属膜(第2の金属膜) 40 金属板 50 金属膜(第1の金属膜) 60a レジスト膜(第1のレジスト膜) 60b レジスト膜(第2のレジスト膜) 1a, 1b Semiconductor chip 2a Bonding pad 2b Metal film for frame 3 Metal thin wire 4a Inner lead 4b Frame 5 Electrode for mounting connection (external terminal) 6 Protective film (insulating protective film) 7 Sealing resin 8 Solder ball (projection) 9 gap 10 punching punch 11 relief portion 12 stripper 13 punching die 14 adhesive tape 20a metal film (third metal film) 20b metal film (second metal film) 40 metal plate 50 metal film (first metal) Film) 60a resist film (first resist film) 60b resist film (second resist film)

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年6月18日[Submission date] June 18, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項8[Correction target item name] Claim 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項13[Correction target item name] Claim 13

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 主面上に複数の電極を有する半導体チッ
プと、前記電極と外部機器の接続端子との間で信号を授
受するための外部端子とを備えた半導体装置であって、 前記半導体チップと、 前記電極と電気的にそれぞれ接続され該電極と前記外部
端子との間で信号を授受するためのインナーリードと、 前記インナーリードの下面に接触して設けられた前記外
部端子と、 前記外部端子の底面を露出させ、かつ前記半導体チップ
及びインナーリードを支持する絶縁性保護膜と、 前記絶縁性保護膜上において前記半導体チップと前記イ
ンナーリードとを封止するための封止樹脂とを備えたこ
とを特徴とする半導体装置。
1. A semiconductor device comprising: a semiconductor chip having a plurality of electrodes on a main surface; and external terminals for transmitting and receiving signals between the electrodes and connection terminals of an external device. A chip, an inner lead electrically connected to each of the electrodes and transmitting / receiving a signal between the electrode and the external terminal, the external terminal provided in contact with a lower surface of the inner lead, An insulating protective film that exposes the bottom surface of the external terminal and supports the semiconductor chip and the inner lead, and a sealing resin for sealing the semiconductor chip and the inner lead on the insulating protective film. A semiconductor device, comprising:
【請求項2】 請求項1記載の半導体装置において、 前記絶縁性保護膜の厚さは前記インナーリードの厚さよ
りも小さいことを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein a thickness of said insulating protective film is smaller than a thickness of said inner lead.
【請求項3】 請求項1記載の半導体装置において、 前記外部端子の厚さは前記絶縁性保護膜の厚さ以上であ
ることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the thickness of the external terminal is equal to or greater than the thickness of the insulating protective film.
【請求項4】 請求項1記載の半導体装置において、 前記電極と前記インナーリードとは該インナーリードの
上面に接触して設けられたボンディングパッドを介して
電気的に接続されていることを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein the electrode and the inner lead are electrically connected via a bonding pad provided in contact with an upper surface of the inner lead. Semiconductor device.
【請求項5】 請求項4記載の半導体装置において、 前記ボンディングパッドは、前記インナーリードを溶解
するエッチング液に対してレジスト機能を有する材料か
らなることを特徴とする半導体装置。
5. The semiconductor device according to claim 4, wherein said bonding pad is made of a material having a resist function with respect to an etching solution for dissolving said inner leads.
【請求項6】 請求項1〜5のいずれか1つに記載の半
導体装置において、 前記半導体チップは、絶縁性物質を介して複数の前記イ
ンナーリード上にわたって載置されていることを特徴と
する半導体装置。
6. The semiconductor device according to claim 1, wherein the semiconductor chip is mounted over a plurality of the inner leads via an insulating material. Semiconductor device.
【請求項7】 請求項1〜6のいずれか1つに記載の半
導体装置において、 前記外部端子は、前記半導体装置の下面において平面的
にみて格子状に配置されていることを特徴とする半導体
装置。
7. The semiconductor device according to claim 1, wherein the external terminals are arranged in a lattice on a lower surface of the semiconductor device when viewed in plan. apparatus.
【請求項8】 請求項1〜7のいずれか1つに記載の半
導体装置において、 前記外部端子上に接続された突起状電極を更に備えたこ
とを特徴とする半導体装置。に限定せず。)
8. The semiconductor device according to claim 1, further comprising a protruding electrode connected to said external terminal. Not limited to. )
【請求項9】 金属からなるインナーリードと、 前記インナーリードの外側へ該インナーリードから所定
の間隙をもって設けられ前記金属からなるフレーム枠
と、 前記インナーリードの下面に接触して設けられた外部端
子と、 前記インナーリードと前記フレーム枠とを支持するとと
もに前記外部端子下面を露出させる絶縁性保護膜とを備
えたことを特徴とするリードフレーム。
9. An inner lead made of metal, a frame frame made of metal provided outside the inner lead with a predetermined gap from the inner lead, and an external terminal provided in contact with a lower surface of the inner lead. And an insulating protective film that supports the inner lead and the frame and exposes the lower surface of the external terminal.
【請求項10】 請求項9記載のリードフレームにおい
て、 前記インナーリードの上面に接触して設けられ半導体チ
ップの電極と電気的に接続され、前記インナーリードを
溶解するエッチング液に対してレジスト機能を有する金
属からなるボンディングパッドを更に備えたことを特徴
とするリードフレーム。
10. The lead frame according to claim 9, wherein a resist function is provided for an etching solution that is provided in contact with an upper surface of the inner lead and is electrically connected to an electrode of a semiconductor chip and dissolves the inner lead. A lead frame further comprising a bonding pad made of a metal having the same.
【請求項11】 インナーリードとフレーム枠とを保持
する絶縁性保護膜を有するリードフレーム上に複数の電
極を有する半導体チップを載置して半導体装置を製造す
る半導体装置の製造方法であって、 前記フレーム枠の内側の領域に前記半導体チップを載置
する第1の工程と、 前記電極と前記インナーリードとを電気的にそれぞれ接
続する第2の工程と、 前記フレーム枠の内側の領域において、前記半導体チッ
プと前記インナーリードとを樹脂により封止して樹脂パ
ッケージ体を形成する第3の工程と、 前記インナーリードの下面に接触して設けられた外部端
子を露出した前記絶縁性保護膜を前記樹脂パッケージ体
の外周に沿って切断し、前記樹脂パッケージ体を前記フ
レーム枠から分離する第4の工程とを備えたことを特徴
とする半導体装置の製造方法。
11. A semiconductor device manufacturing method for manufacturing a semiconductor device by mounting a semiconductor chip having a plurality of electrodes on a lead frame having an insulating protective film for holding inner leads and a frame. A first step of mounting the semiconductor chip in a region inside the frame, a second step of electrically connecting the electrodes and the inner leads, and a region inside the frame, A third step of forming a resin package by sealing the semiconductor chip and the inner leads with a resin, and forming the insulating protective film exposing external terminals provided in contact with the lower surface of the inner leads. A fourth step of cutting along the outer periphery of the resin package body and separating the resin package body from the frame. Manufacturing method of the device.
【請求項12】 請求項11記載の半導体装置の製造方
法において、 前記第2の工程では、前記インナーリードの上面に接触
して設けられたボンディングパッドを介して前記電極と
前記インナーリードとを電気的に接続するとともに、 前記ボンディングパッドは、前記インナーリードを溶解
するエッチング液に対してレジスト機能を有する材料か
らなることを特徴とする半導体装置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 11, wherein in the second step, the electrode and the inner lead are electrically connected via a bonding pad provided in contact with an upper surface of the inner lead. Wherein the bonding pad is made of a material having a resist function with respect to an etching solution for dissolving the inner leads.
【請求項13】 請求項11又は12のいずれかに記載
の半導体装置製造方法において、 前記第3の工程の後に、前記外部端子上に突起状電極を
形成する工程を更に備えたことを特徴とする半導体装置
の製造方法。(旧請求項6に対応。ただし、ワイヤボン
ディングに限定せず。)
13. The method of manufacturing a semiconductor device according to claim 11, further comprising, after the third step, a step of forming a protruding electrode on the external terminal. Semiconductor device manufacturing method. (Corresponds to the old claim 6. However, it is not limited to wire bonding.)
【請求項14】 金属板の両面にレジスト膜をそれぞれ
塗布する第1の工程と、 前記金属板の両面のうち少なくとも一方の面において、
外部端子が形成される領域のレジスト膜に第1の開口を
形成する第2の工程と、 前記第1の開口において前記金属板上に第1の金属膜を
形成する第3の工程と、 前記金属板の他方の面におけるレジスト膜を除去する第
4の行程と、 前記他方の面の側から前記金属板の所定の領域を除去し
て、前記第1の金属膜の上面に接触するインナーリード
を形成するとともに、前記一方の面のレジスト膜からな
る絶縁性保護膜を形成する第5の行程とを備えたことを
特徴とするリードフレームの製造方法。
14. A first step of applying a resist film on both sides of a metal plate, and at least one of both sides of the metal plate,
A second step of forming a first opening in a resist film in a region where an external terminal is to be formed; a third step of forming a first metal film on the metal plate in the first opening; A fourth step of removing a resist film on the other surface of the metal plate; and an inner lead contacting an upper surface of the first metal film by removing a predetermined region of the metal plate from the other surface. And a fifth step of forming an insulating protective film made of the resist film on the one surface.
【請求項15】 請求項14記載のリードフレームの製
造方法であって、 前記第2の工程では、前記金属板の他方の面において、
フレーム枠と前記インナーリードとが形成される領域の
レジスト膜に第2及び第3の開口を更に形成し、 前記第3の工程では、各々前記第2及び第3の開口に第
2及び第3の金属膜を更に形成し、 前記第5の工程では、前記第2及び第3の金属膜をエッ
チングレジストとして前記金属板をエッチングすること
を特徴とするリードフレームの製造方法。
15. The method for manufacturing a lead frame according to claim 14, wherein, in the second step, on the other surface of the metal plate,
Second and third openings are further formed in the resist film in the region where the frame and the inner lead are formed. In the third step, second and third openings are formed in the second and third openings, respectively. A method of manufacturing a lead frame, further comprising: forming a metal film as described above; and, in the fifth step, etching the metal plate using the second and third metal films as an etching resist.
【請求項16】 請求項14又は15のいずれかに記載
のリードフレームの製造方法であって、 前記第1の工程では、前記一方の面及び他方の面に異な
る材料からなる第1及び第2のレジスト膜をそれぞれ形
成し、 前記第4の工程では、前記第2のレジスト膜のみを溶解
するエッチング液を用いて前記金属板を両面からエッチ
ングして前記第2のレジスト膜を除去することを特徴と
するリードフレームの製造方法。
16. The method for manufacturing a lead frame according to claim 14, wherein in the first step, the first surface and the second surface are made of different materials. In the fourth step, the metal plate is etched from both sides using an etchant that dissolves only the second resist film, and the second resist film is removed. Characteristic method of manufacturing a lead frame.
JP15083198A 1998-06-01 1998-06-01 Lead frame manufacturing method Expired - Fee Related JP3467410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15083198A JP3467410B2 (en) 1998-06-01 1998-06-01 Lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15083198A JP3467410B2 (en) 1998-06-01 1998-06-01 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JPH11345895A true JPH11345895A (en) 1999-12-14
JP3467410B2 JP3467410B2 (en) 2003-11-17

Family

ID=15505351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15083198A Expired - Fee Related JP3467410B2 (en) 1998-06-01 1998-06-01 Lead frame manufacturing method

Country Status (1)

Country Link
JP (1) JP3467410B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440788B1 (en) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 Semiconductor package and its manufacturing method
KR100593923B1 (en) 2004-08-13 2006-06-30 삼성전기주식회사 A bluetooth module
KR101637189B1 (en) * 2015-06-12 2016-07-20 주식회사 에스에프에이반도체 manufacturing method of semiconductor package
US10181436B2 (en) 2017-01-12 2019-01-15 Sh Materials Co., Ltd. Lead frame and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633160U (en) * 1986-06-23 1988-01-11
JPH04277636A (en) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd Preparation of semiconductor device
JPH0883878A (en) * 1994-09-09 1996-03-26 Kawasaki Steel Corp Package for semiconductor ic chip, production thereof and lead frame
JPH1041432A (en) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd Lead frame member and surface mount semiconductor device
JPH1084055A (en) * 1996-09-06 1998-03-31 Seiko Epson Corp Semiconductor device and its manufacturing method
JPH1092967A (en) * 1996-09-12 1998-04-10 Nippon Motorola Ltd Integrated circuit device with bottom bump terminal and manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633160U (en) * 1986-06-23 1988-01-11
JPH04277636A (en) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd Preparation of semiconductor device
JPH0883878A (en) * 1994-09-09 1996-03-26 Kawasaki Steel Corp Package for semiconductor ic chip, production thereof and lead frame
JPH1041432A (en) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd Lead frame member and surface mount semiconductor device
JPH1084055A (en) * 1996-09-06 1998-03-31 Seiko Epson Corp Semiconductor device and its manufacturing method
JPH1092967A (en) * 1996-09-12 1998-04-10 Nippon Motorola Ltd Integrated circuit device with bottom bump terminal and manufacture thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440788B1 (en) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 Semiconductor package and its manufacturing method
KR100593923B1 (en) 2004-08-13 2006-06-30 삼성전기주식회사 A bluetooth module
KR101637189B1 (en) * 2015-06-12 2016-07-20 주식회사 에스에프에이반도체 manufacturing method of semiconductor package
US10181436B2 (en) 2017-01-12 2019-01-15 Sh Materials Co., Ltd. Lead frame and method of manufacturing the same

Also Published As

Publication number Publication date
JP3467410B2 (en) 2003-11-17

Similar Documents

Publication Publication Date Title
JP3691993B2 (en) Semiconductor device and manufacturing method thereof, carrier substrate and manufacturing method thereof
KR100297464B1 (en) A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device
US6078097A (en) Lead frame
KR100557028B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP2916915B2 (en) Method of manufacturing ball grid array semiconductor package
JPH08125066A (en) Resin-sealed semiconductor device and lead frame used for it, and manufacture of resin-sealed semiconductor device
JP2011146751A (en) Method of manufacturing semiconductor package and semiconductor package
JP2001326295A (en) Semiconductor device and frame for manufacturing the same
JP2000150702A (en) Manufacture of semiconductor device
JP4029910B2 (en) Manufacturing method of semiconductor package and semiconductor package
US10818579B2 (en) Lead frame and electronic component device
JPH11176885A (en) Semiconductor device and manufacture thereof, film carrier tape, circuit board and the electronic device
JP4708915B2 (en) Manufacturing method of encapsulated printed circuit board
JP3467410B2 (en) Lead frame manufacturing method
JP3522403B2 (en) Semiconductor device
KR20000028840A (en) Process for manufacturing semiconductor device using film substrate
CN107658286B (en) Substrate for mounting semiconductor element, semiconductor device, and method for manufacturing semiconductor device
CN108155170B (en) Lead frame
JP4364181B2 (en) Manufacturing method of semiconductor device
JPH1070211A (en) Tape carrier and production thereof
JP3337467B2 (en) Semiconductor package manufacturing method and semiconductor package
JPH10154768A (en) Semiconductor device and its manufacturing method
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JP2007109914A (en) Manufacturing method of semiconductor device
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees