JPH06236956A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH06236956A
JPH06236956A JP2136593A JP2136593A JPH06236956A JP H06236956 A JPH06236956 A JP H06236956A JP 2136593 A JP2136593 A JP 2136593A JP 2136593 A JP2136593 A JP 2136593A JP H06236956 A JPH06236956 A JP H06236956A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
semiconductor device
exposed
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2136593A
Other languages
Japanese (ja)
Inventor
Nobuhiko Tada
信彦 多田
Naoki Mitsuyanagi
直毅 三柳
Yoshiaki Shimomura
義昭 下村
Shigeyuki Sakurai
茂行 桜井
Yoshiya Nagano
義也 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP2136593A priority Critical patent/JPH06236956A/en
Publication of JPH06236956A publication Critical patent/JPH06236956A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To permit the lead frame of a semiconductor device to maintain high reliability and strength without damages, deformation and interference to other components and facilitate the handling of the lead frame. CONSTITUTION:A semiconductor chip 2 is bonded to a die pad 3 and the leading edge of a lead frame 4 extended to the terminal of the semiconductor chip 2 is directly connected to the terminal through a gold bump 7. A protruding part 4a is formed in a resin mold part on the way to the terminal of the lead frame 4 and the lead frame 4 at the external side of the protruding part 4a and frame material are cut leaving the bent part at the external side of the protruding part 4a. Thus, the exposing part 4b and the bent part 4c are formed. The semiconductor device 1 is mounted on a board using the exposed part 4b as a connecting terminal by a COB system.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置及びその製造
方法に係わり、特に、アウターリードが外部に突出せ
ず、COB(Chip On Board)と呼ばれる方式により基
板上に搭載される半導体装置及びその製造方法に係わ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device in which outer leads do not project to the outside and is mounted on a substrate by a method called COB (Chip On Board), and a method thereof. It relates to the manufacturing method.

【0002】[0002]

【従来の技術】従来の半導体装置のプラスチックフラッ
トパッケージは、例えば特開昭60−88447号公
報、特開平1−128893号公報等に記載のように、
金属製のリードフレーム上に樹脂モールドによって半導
体チップが封止されている。
2. Description of the Related Art A conventional plastic flat package for a semiconductor device is disclosed in, for example, JP-A-60-88447 and JP-A-1-128893.
A semiconductor chip is sealed on a metal lead frame by resin molding.

【0003】このうち、特開昭60−88447号公報
に記載の技術では、ダイパッド上に搭載された半導体チ
ップの端子とリードフレームのインナーリードとが金線
等のワイヤによりワイヤボンディングされる。また、リ
ードフレームのアウターリードの外方部分をモールドの
表面に露出させており、この露出させたアウターリード
を基板上への実装用の端子として使用する。これによ
り、アウターリードが変形したり損傷したりすることが
低減され、端子としての信頼性が向上する。
Among these, in the technique disclosed in Japanese Patent Laid-Open No. 60-88447, the terminals of the semiconductor chip mounted on the die pad and the inner leads of the lead frame are wire-bonded by wires such as gold wires. The outer portion of the outer lead of the lead frame is exposed on the surface of the mold, and the exposed outer lead is used as a terminal for mounting on the substrate. As a result, the outer leads are prevented from being deformed or damaged, and the reliability as a terminal is improved.

【0004】また、特開平1−128893号公報に記
載の技術では、搭載された半導体チップの端子とリード
フレームのインナーリードとはハンダ等のバンプにより
接続され、インナーリードの半導体チップの端子への接
続部分、即ちインナーリードの先端部分をモールドの表
面に露出させている。また、半導体チップのインナーリ
ードが接続された側の面の一部もモールドされずに露出
している。さらに、リードフレームのアウターリード外
方部分をモールドのインナーリードが露出する面とは反
対の面に露出させており、この露出させたアウターリー
ドを基板上への実装用の端子として使用する。この半導
体装置のアウターリードも上記特開昭60−88447
号公報に記載のものと同様の形状をしているので、アウ
ターリードが変形したり損傷したりすることが低減さ
れ、端子としての信頼性が向上する。
Further, in the technique disclosed in Japanese Patent Laid-Open No. 1-128893, the terminals of the mounted semiconductor chip and the inner leads of the lead frame are connected by bumps such as solder, and the inner leads are connected to the terminals of the semiconductor chip. The connecting portion, that is, the tip portion of the inner lead is exposed on the surface of the mold. Also, a part of the surface of the semiconductor chip on the side to which the inner leads are connected is exposed without being molded. Further, the outer portion of the outer lead of the lead frame is exposed on the surface opposite to the surface of the mold where the inner lead is exposed, and the exposed outer lead is used as a terminal for mounting on the substrate. The outer leads of this semiconductor device are also the above-mentioned JP-A-60-88447.
Since the outer lead has a shape similar to that described in the publication, deformation or damage of the outer lead is reduced, and reliability as a terminal is improved.

【0005】一方、半導体チップを基板上に直接搭載す
る方式としてCOB(Chip On Board)法と呼ばれる方
式がある。これは半導体チップをそのまま基板に搭載し
てその端子と基板の回路パターンとを接続する方式であ
り、当然半導体チップにはリードフレームが取り付けら
れておらず、従ってアウターリードは存在せず、半導体
チップの端子が接続用に利用される。
On the other hand, as a method for directly mounting a semiconductor chip on a substrate, there is a method called COB (Chip On Board) method. This is a method in which a semiconductor chip is mounted on a substrate as it is and its terminals are connected to a circuit pattern on the substrate. Naturally, a lead frame is not attached to the semiconductor chip, and therefore outer leads do not exist, The terminal of is used for connection.

【0006】[0006]

【発明が解決しようとする課題】上述のように、特開昭
60−88447号公報及び特開平1−128893号
公報に記載の技術によれば、アウターリードが変形した
り損傷したりすることが低減され、端子としての信頼性
がある程度向上するが、依然としてアウターリードが樹
脂モールドより突出しているために、アウターリードの
変形や損傷が十分に防止されるとは言えず、さらに輸送
中に他の半導体装置やその他の電子部品にこの突出した
アウターリードが引っかかって干渉し易く他の部品等を
破損させる恐れがある。
As described above, according to the techniques disclosed in JP-A-60-88447 and JP-A-1-128893, the outer lead may be deformed or damaged. Although it is reduced and the reliability as a terminal is improved to some extent, it cannot be said that the outer lead is still protruding from the resin mold, so the deformation and damage of the outer lead cannot be sufficiently prevented. The protruding outer leads may be caught on the semiconductor device or other electronic parts and easily interfere with each other, possibly damaging other parts.

【0007】また、COB方式においてはアウターリー
ドが存在しないため上記のような問題が生じないが、次
のような別の問題点がある。即ち、従来のCOB方式で
使用される半導体チップはフリップチップと呼ばれるも
ので、多くの場合そのサイズは小さく、そのために取扱
いが容易ではなく、基板上への実装時には高い位置決め
精度が要求される。また、近年における電子機器の小型
化や高性能化に対応して基板上の回路パターンも極めて
微細なものが必要とされるため、COB方式を採用する
場合には基板の製作が容易でなく、端子接続も特殊な接
続装置等を必要とし技術的にも難しい。また、半導体チ
ップを裸のまま取り扱うために通常のICチップに比べ
て煩わしい前処理を必要とし、その前処理の内容も限定
され、さらに、半導体チップ自体は衝撃に対する強度が
弱く、周囲の環境に対しても非常にデリケートでありそ
の影響を受け易い。
In the COB method, since the outer lead does not exist, the above problem does not occur, but there is another problem as follows. That is, the semiconductor chip used in the conventional COB method is called a flip chip, and its size is small in many cases, so that it is not easy to handle, and high positioning accuracy is required when it is mounted on a substrate. In addition, since the circuit pattern on the board is required to be extremely fine in response to the recent miniaturization and high performance of electronic devices, it is not easy to manufacture the board when the COB method is adopted. The terminal connection is technically difficult because it requires a special connection device. Further, since the semiconductor chip is handled in a bare state, it requires more complicated pretreatment than an ordinary IC chip, and the content of the pretreatment is also limited. Furthermore, the semiconductor chip itself has a weak strength against impact, and it is not affected by the surrounding environment. On the other hand, it is very delicate and easily affected by it.

【0008】本発明の目的は、リードフレームが損傷や
変形を起こしたり他の部品に干渉することなく、高い信
頼性と高強度を保つことができ取扱いが容易な半導体装
置及びその製造方法を提供することにある。
An object of the present invention is to provide a semiconductor device which can maintain high reliability and high strength without being damaged or deformed by the lead frame or which interferes with other parts and which is easy to handle, and a manufacturing method thereof. To do.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体チップの端子をリードフレ
ームに電気的に接続し、これら半導体チップ及びリード
フレームをモールド部にて一体に封止した半導体装置に
おいて、前記リードフレームの該端子に至る途中部分に
前記モールド部の表面に露出する露出部が形成され、前
記リードフレームの長手方向外方の端部が前記モールド
部内部に屈曲していることを特徴とする半導体装置が提
供される。
In order to achieve the above object, according to the present invention, terminals of a semiconductor chip are electrically connected to a lead frame, and the semiconductor chip and the lead frame are integrally sealed by a molding part. In the stopped semiconductor device, an exposed portion exposed on the surface of the mold portion is formed in a portion of the lead frame that reaches the terminal, and an end portion of the lead frame outside in the longitudinal direction is bent inside the mold portion. A semiconductor device is provided.

【0010】上記半導体装置において、好ましくは、前
記リードフレームはその長手方向内方の端部が前記半導
体チップの端子部分まで伸びて該端子に接続されてい
る。
In the above semiconductor device, preferably, the lead frame has its longitudinally inner end extending to the terminal portion of the semiconductor chip and connected to the terminal.

【0011】上記半導体装置において、好ましくは、前
記リードフレームの露出部を、相隣り合う前記リードフ
レーム間で長手方向にずらせて形成する。
In the above semiconductor device, preferably, the exposed portions of the lead frames are formed so as to be displaced in the longitudinal direction between the adjacent lead frames.

【0012】また上記半導体装置において、好ましく
は、前記リードフレームの途中部分に、前記露出部に対
して反対側の前記モールド部の表面に露出する他の露出
部をさらに形成する。
In the above semiconductor device, preferably, another exposed portion exposed on the surface of the mold portion opposite to the exposed portion is further formed in the middle of the lead frame.

【0013】また、上記目的を達成するため、本発明に
よれば、半導体チップの端子をリードフレームに電気的
に接続し、これら半導体チップ及びリードフレームをモ
ールド部にて一体に封止した半導体装置の製造方法にお
いて、一枚の金属板からリードフレームを形成し、この
リードフレームの途中に前記モールド部の表面に露出す
るように凸部を形成し、前記リードフレームの長手方向
内方の端部に前記半導体チップ端子が対向するよう半導
体チップを配置し、前記リードフレームの長手方向内方
の端部と前記半導体チップの端子とを接続し、その後、
前記凸部のリードフレーム長手方向外方に位置する屈曲
した部分を残してそれよりも外方のリードフレームを切
除し、次いでこれら半導体チップ及びリードフレームを
モールドにて一体的に封止することを特徴とする半導体
装置の製造方法が提供される。
Further, in order to achieve the above object, according to the present invention, a semiconductor device in which terminals of a semiconductor chip are electrically connected to a lead frame, and the semiconductor chip and the lead frame are integrally sealed by a mold portion. In the manufacturing method, a lead frame is formed from a single metal plate, and a convex portion is formed in the middle of the lead frame so as to be exposed at the surface of the mold portion, and the end portion inward in the longitudinal direction of the lead frame is formed. The semiconductor chip is arranged so that the semiconductor chip terminals are opposed to each other, the end of the lead frame in the longitudinal direction is connected to the terminal of the semiconductor chip, and then,
It is possible to cut off the lead frame outside the convex portion, which is located outside the lead frame longitudinal direction, and then to integrally seal the semiconductor chip and the lead frame with a mold. A method of manufacturing a featured semiconductor device is provided.

【0014】また上記半導体装置の製造方法において、
好ましくは、前記リードフレームの途中に前記凸部を形
成した直後に、前記凸部の露出する面、または前記凸部
の露出する面に対する反対の面に補強テープを貼付け
る。
In the method of manufacturing a semiconductor device described above,
Preferably, immediately after forming the convex portion in the middle of the lead frame, a reinforcing tape is attached to the exposed surface of the convex portion or the surface opposite to the exposed surface of the convex portion.

【0015】[0015]

【作用】以上のように構成した本発明においては、リー
ドフレームの途中部分に形成された露出部はモールド部
によって強固にかつ正確に固定されるため、この露出部
を接続端子としてCOB方式と同様の方式で基板上に実
装することができ、しかも寸法精度がよく実装時の位置
決めが容易となり、信頼性が向上する。また、ファイン
ピッチ化によりリードフレームは内方ほどピッチが狭く
外方ほどピッチが広い放射状の形状となるが、露出部を
リードフレームの途中部分に形成することにより、相隣
り合う露出部、即ち接続端子の間隔が半導体チップの端
子の間隔に比べて広くなり、基板上の回路パターンを微
細にする必要がなくなって基板の製作が楽になる。ま
た、基板上への半導体装置の実装時に端子接続が容易に
なり、従来のワイヤボンディング法の他、ハンダバンプ
を用いる方法や従来のQFP(Quad Flat Package)と
同様のリフローハンダ付けによる方法が可能となる。
In the present invention having the above-described structure, the exposed portion formed in the middle of the lead frame is firmly and accurately fixed by the mold portion. The method can be mounted on the substrate by the method (3), the dimensional accuracy is good, and the positioning at the time of mounting is easy, and the reliability is improved. Also, due to the fine pitch, the lead frame has a radial shape in which the pitch is narrower toward the inside and wider toward the outside, but by forming the exposed part in the middle of the lead frame, the adjacent exposed part, that is, the connection. The distance between the terminals is wider than the distance between the terminals of the semiconductor chip, and it is not necessary to make the circuit pattern on the substrate fine, which facilitates the manufacture of the substrate. In addition, terminals can be easily connected when mounting a semiconductor device on a substrate, and in addition to the conventional wire bonding method, a method using solder bumps or a method using reflow soldering similar to the conventional QFP (Quad Flat Package) is possible. Become.

【0016】また、リードフレームの長手方向外方の端
部、即ち半導体チップの端子に接続される側とは反対の
端部をモールド部内部に屈曲させることにより、リード
フレームのその端部はモールド部内部に埋め込まれるこ
とになり、リードフレームが変形したり損傷したりする
ことがなく、さらにリードフレームが他の部品等に干渉
して破損させることがない。
Further, by bending the end portion of the lead frame outside in the longitudinal direction, that is, the end portion opposite to the side connected to the terminal of the semiconductor chip into the mold portion, the end portion of the lead frame is molded. Since the lead frame is embedded inside the part, the lead frame is not deformed or damaged, and further, the lead frame does not interfere with other parts or be damaged.

【0017】また、半導体チップ及びリードフレームを
上記のような状態でモールド部により一体に封止した本
発明の半導体装置は、COB方式で実装する場合、従来
の裸の半導体チップに比較して十分大きいサイズであ
り、その取扱いは容易で、位置決め精度も向上する。さ
らに、半導体チップがモールド部で保護されていること
により、煩わしい前処理を必要とせずに通常のICチッ
プと同様の前処理を行うことが可能であり、その上衝撃
に対する強度も向上し、周囲の環境の影響も受けにく
い。
Further, when the semiconductor device of the present invention in which the semiconductor chip and the lead frame are integrally sealed in the above-mentioned state by the mold portion is mounted by the COB method, it is more sufficient than the conventional bare semiconductor chip. It has a large size, is easy to handle, and improves positioning accuracy. Further, since the semiconductor chip is protected by the mold part, it is possible to perform the same pretreatment as that for a normal IC chip without requiring a troublesome pretreatment, and also the strength against impact is improved, It is not easily affected by the environment.

【0018】ところで、近年における電子機器の小型化
や高性能化に対応するためにリードフレームのファイン
ピッチ化を目指した加工方法として、本件出願人は、エ
ッチングで加工できない微細ピッチのインナーリードの
先端部分だけをYAGレーザで切断し、残りはエッチン
グ及びプレスで事前または事後に加工する加工方法を先
に提案し、出願している(特願平4−313615号:
平成4年11月24日出願)。この加工方法により、板
厚0.15mmの素材を用いインナーリードの先端部分
を0.07mm程度のピッチまで切断可能となった。本
発明では、上記微細加工の技術により微細ピッチに加工
したリードフレームの長手方向内方の端部を半導体チッ
プの端子近傍まで伸ばし、その先端を該端子に直接接合
することで、リードフレームと半導体チップを電気的に
接続する。これにより、リードフレームと半導体チップ
とを金バンプを用いて一括で接続できるので、加工時間
が短縮する。
By the way, as a processing method aiming at a fine pitch of the lead frame in order to cope with the recent miniaturization and high performance of electronic equipment, the applicant of the present application has proposed that the tip of the inner lead of a fine pitch which cannot be processed by etching. A processing method in which only a portion is cut by a YAG laser and the rest is processed by etching and pressing in advance or afterward has been previously proposed and applied (Japanese Patent Application No. 4-313615:
(Applied on November 24, 1992). By this processing method, the tip of the inner lead can be cut to a pitch of about 0.07 mm using a material having a plate thickness of 0.15 mm. In the present invention, the lead frame and the semiconductor are formed by extending the inner end in the longitudinal direction of the lead frame processed into a fine pitch by the above-described fine processing technique to the vicinity of the terminal of the semiconductor chip and directly joining the tip to the terminal. Electrically connect the chips. As a result, the lead frame and the semiconductor chip can be connected at once using the gold bumps, which shortens the processing time.

【0019】また、本発明においては、リードフレーム
の露出部を、相隣り合うリードフレーム間で長手方向に
ずらせて形成することにより、露出部の間隔がさらに広
くなり、基板の製作や端子接続がさらに容易になる。
Further, in the present invention, the exposed portions of the lead frames are formed so as to be shifted in the longitudinal direction between the adjacent lead frames, so that the distance between the exposed portions is further widened, and the substrate and the terminal connection can be manufactured. It gets even easier.

【0020】また、上記露出部に対して反対側のモール
ド部の表面に露出する他の露出部をさらに形成すること
により、上記他の露出部を回路検査用の検査端子、また
は基板への実装後の電気部品の追加や回路変更のための
接続端子として使用することが可能となる。
Further, by forming another exposed portion exposed on the surface of the mold portion on the opposite side to the exposed portion, the other exposed portion is mounted on a test terminal for circuit inspection or a board. It can be used as a connection terminal for later addition of electric components or circuit modification.

【0021】また、リードフレームの一端を半導体チッ
プの端子近傍まで伸ばしてこれらを直接接合するのでは
なく、リードフレームと半導体チップの端子を従来のワ
イヤーボンディング法で接続してもよい。
Instead of extending one end of the lead frame to the vicinity of the terminals of the semiconductor chip and directly joining them, the lead frame and the terminals of the semiconductor chip may be connected by a conventional wire bonding method.

【0022】以上の半導体装置は上記本発明の製造方法
により製造できる。この本発明の製造方法においては、
リードフレームの途中にモールド部の表面に露出するよ
うに凸部を形成し、リードフレームと半導体チップの端
子を接続後に、上記凸部のリードフレーム長手方向外方
に位置する屈曲した部分を残してそれよりも外方のリー
ドフレームを切除することにより、上述した露出部、及
びモールド部内部に屈曲する部分が形成される。
The above semiconductor device can be manufactured by the manufacturing method of the present invention. In the manufacturing method of the present invention,
A protrusion is formed in the middle of the lead frame so as to be exposed on the surface of the mold part, and after connecting the lead frame and the terminals of the semiconductor chip, leaving a bent portion of the protrusion located outside in the lead frame longitudinal direction. By cutting off the lead frame outside thereof, the above-described exposed portion and the bent portion are formed inside the mold portion.

【0023】また、リードフレームの途中に上記凸部を
形成した後に、凸部の露出する面またはその反対の面に
補強テープを貼付けることにより、リードフレームと半
導体チップの端子を接続後に上記凸部の外方のリードフ
レームを切除し個々に分離しても、これらの位置がずれ
たり、ばらばらになることが防止される。
Further, after forming the convex portion in the middle of the lead frame, a reinforcing tape is attached to the exposed surface of the convex portion or the surface opposite to the exposed surface, whereby the convex portion is formed after connecting the terminals of the lead frame and the semiconductor chip. Even if the lead frame outside the part is cut and separated, the positions of these parts are prevented from being displaced or separated.

【0024】[0024]

【実施例】以下、本発明の一実施例による半導体装置を
図1及び図2により説明する。本実施例はCOB(Chip
On Board)と呼ばれる方式によって基板上に搭載され
る半導体装置に本発明を適用した例である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention will be described below with reference to FIGS. In this embodiment, COB (Chip
This is an example in which the present invention is applied to a semiconductor device mounted on a substrate by a method called On Board).

【0025】図1及び図2において、本実施例の半導体
装置1は半導体チップ2と、半導体チップ2の上側に位
置しこれを搭載したダイパッド3と、半導体チップ2の
端子に電気的に接続されたリードフレーム4と、これら
半導体チップ2、ダイパッド3及びリードフレーム4を
一体的に封止した樹脂モールド部5とで構成されてい
る。リードフレーム4はその長手方向内方の端部が半導
体チップ2の端子部分まで伸びて該端子に金バンプ7に
より電気的に接続されると共に、樹脂モールド部5の内
部においてリードフレーム4の該端子に至る途中に凸部
4aが形成されている。この凸部4aは、樹脂モールド
部5の表面に露出するように形成され、その露出部4b
には接続端子として使用する場合に接続がし易いように
ハンダメッキ(図示していない)が施されている。ま
た、リードフレーム4の長手方向外方の端部、即ち半導
体チップ2の端子に接続されていない方の端部には屈曲
部4cが形成され、この屈曲部4cは樹脂モールド部5
の内部に屈曲している。つまり、リードフレーム4の外
方の端部は、樹脂モールド部5の内部に埋め込まれる状
態で終端しており、従来のQFPにあるような樹脂モー
ルド部5から突出するアウターリードは存在しない。ま
た、リードフレーム4の内方部分は図2に示すように放
射状に配置され、かつその部分の幅は半導体チップ2に
近づくにしたがって次第に狭くなっている。さらに、半
導体チップ2は、回路形成面をダイパッド3に向けて熱
硬化性の接着剤6でダイパッド3に接合されている。
1 and 2, the semiconductor device 1 of this embodiment is electrically connected to a semiconductor chip 2, a die pad 3 located above the semiconductor chip 2 and mounted thereon, and terminals of the semiconductor chip 2. The lead frame 4 and the resin mold portion 5 in which the semiconductor chip 2, the die pad 3, and the lead frame 4 are integrally sealed. The inner end of the lead frame 4 in the longitudinal direction extends to the terminal portion of the semiconductor chip 2 and is electrically connected to the terminal by the gold bump 7, and the terminal of the lead frame 4 is inside the resin mold portion 5. The convex portion 4a is formed on the way to. The convex portion 4a is formed so as to be exposed on the surface of the resin mold portion 5, and the exposed portion 4b is formed.
Is plated with solder (not shown) for easy connection when used as a connection terminal. Further, a bent portion 4c is formed at an end portion of the lead frame 4 on the outer side in the longitudinal direction, that is, an end portion which is not connected to the terminal of the semiconductor chip 2, and the bent portion 4c is formed by the resin mold portion 5.
Is bent inside. That is, the outer end of the lead frame 4 ends in a state of being embedded in the resin mold portion 5, and there is no outer lead protruding from the resin mold portion 5 as in the conventional QFP. Further, the inner portion of the lead frame 4 is radially arranged as shown in FIG. 2, and the width of the portion is gradually narrowed toward the semiconductor chip 2. Further, the semiconductor chip 2 is bonded to the die pad 3 with a thermosetting adhesive 6 with the circuit forming surface facing the die pad 3.

【0026】以上のように構成した半導体装置1におい
ては、樹脂モールド部5の内部においてリードフレーム
4のチップ端子に至る途中に凸部4aを形成したので、
凸部4aは樹脂モールド部によって強固にかつ正確に固
定され、この凸部4aの露出部4bを接続端子としてC
OB方式と同様の方式で基板上に実装することができ、
しかも寸法精度がよく実装時の位置決めが容易となり、
信頼性が向上する。さらに、リードフレーム4のピッチ
は図2に示す通り半導体チップ2に近づくに従って狭く
なるが、凸部4aをリードフレーム4bの途中部分に形
成するので、相隣り合う露出部4b、即ち接続端子の間
隔が半導体チップ2の端子の間隔に比べて広くなる。従
って、基板上の回路パターンを微細にする必要がなく基
板の製作が楽になり、また基板上への半導体装置の実装
時に端子接続が容易になって、従来のワイヤボンディン
グ法の他、ハンダバンプを用いる方法や従来のQFP
(Quad Flat Package)と同様のリフローハンダ付けに
よる方法が可能となる。また、ポリイミドフィルム上に
形成したCu箔のリードと半導体チップの端子とを直接
接合するTAB(Tap Automated Bonding )方式の半導
体装置等に比べても実装時の取扱いが極めて容易であ
る。
In the semiconductor device 1 configured as described above, the convex portion 4a is formed inside the resin mold portion 5 on the way to the chip terminal of the lead frame 4.
The convex portion 4a is firmly and accurately fixed by the resin mold portion, and the exposed portion 4b of the convex portion 4a is used as a connection terminal for C
It can be mounted on the board by the same method as the OB method.
Moreover, dimensional accuracy is good and positioning during mounting is easy,
Improves reliability. Further, the pitch of the lead frame 4 becomes narrower as it gets closer to the semiconductor chip 2 as shown in FIG. 2, but since the convex portion 4a is formed in the middle of the lead frame 4b, the interval between the exposed portions 4b adjacent to each other, that is, the connection terminals. Is wider than the distance between the terminals of the semiconductor chip 2. Therefore, it is not necessary to make the circuit pattern on the substrate fine, the substrate can be easily manufactured, and the terminal connection is facilitated when the semiconductor device is mounted on the substrate. In addition to the conventional wire bonding method, solder bumps are used. Method and conventional QFP
The method by reflow soldering similar to (Quad Flat Package) is possible. Further, compared to a TAB (Tap Automated Bonding) type semiconductor device in which leads of a Cu foil formed on a polyimide film and terminals of a semiconductor chip are directly joined, handling at the time of mounting is extremely easy.

【0027】また、リードフレーム4の外方の端部の屈
曲部4cが樹脂モールド部5の内部に屈曲している。こ
れにより、リードフレーム4の外方の端部は樹脂モール
ド部5の内部に埋め込まれる状態で終端することにな
り、リードフレームが外部の他の部品等に引っかかって
変形したり損傷したりすることがなく、またリードフレ
ームが他の部品等に干渉して破損させることがない。ま
た、リードフレーム4の長手方向外方の端部を樹脂モー
ルド部5内部に屈曲させずに、樹脂モールド部5の表面
においてこの端部を終端させてもよく、この場合にはそ
の終端部は樹脂モールド部5で強固に固定されているた
めに上記と同様の効果が得られる。
A bent portion 4c at the outer end of the lead frame 4 is bent inside the resin mold portion 5. As a result, the outer end portion of the lead frame 4 ends in a state of being embedded inside the resin mold portion 5, and the lead frame is caught or deformed or damaged by other external parts or the like. In addition, the lead frame does not interfere with other parts to damage them. Further, the end portion of the lead frame 4 in the longitudinal direction may be terminated on the surface of the resin mold portion 5 without being bent inside the resin mold portion 5. In this case, the end portion is Since it is firmly fixed by the resin mold portion 5, the same effect as above can be obtained.

【0028】また、本実施例の半導体装置1は、半導体
チップ2及びリードフレーム4を図1のような状態で樹
脂モールド部5により一体に封止するので、従来の裸の
半導体チップに比較して十分大きいサイズとなり、CO
B方式で実装する場合、取扱いが容易で、位置決め精度
も向上する。逆に、半導体チップ2自体の大きさをさら
に小さくすることができ、一層の高密度化や高集積化に
対応することができる。また、半導体チップ2が樹脂モ
ールド部5で保護されているので、煩わしい前処理を必
要とせずに通常のICチップと同様の前処理を行うこと
が可能である。さらに、半導体チップ2は、通常脆くて
欠け易いSi等を素材としているが、樹脂モールド部5
によって保護されているので衝撃に対する強度が向上
し、半導体チップ2自体が露出していないため、熱や湿
度やその他の周囲の環境の影響も受けにくい。
Further, in the semiconductor device 1 of the present embodiment, the semiconductor chip 2 and the lead frame 4 are integrally sealed by the resin mold portion 5 in the state as shown in FIG. And the size is large enough for CO
When the B method is used, the handling is easy and the positioning accuracy is improved. On the contrary, the size of the semiconductor chip 2 itself can be further reduced, and higher density and higher integration can be dealt with. Further, since the semiconductor chip 2 is protected by the resin mold portion 5, it is possible to perform the same pretreatment as that of a normal IC chip without requiring a troublesome pretreatment. Further, the semiconductor chip 2 is usually made of Si or the like, which is brittle and easily chipped.
Since the semiconductor chip 2 itself is not exposed, it is less susceptible to heat, humidity, and other surrounding environments.

【0029】次に、上述した半導体装置1の製造方法の
一実施例を図3〜図5により説明する。まず、ステップ
100において、例えば鋼、銅合金,42アロイ、コバ
ール等の金属板をレベラーにかけ、所定厚さに加工す
る。次にステップ101において、その金属板を加工
し、図4に示すように、ダイパッド3及びリードフレー
ム4と、これらを製造途中に支持するためのダムバー1
0及びガイド穴12を有する周辺枠材11とを形成す
る。このとき、リードフレーム4のリードフレーム4
は、後ほど凸部を形成した際においてもその先端が半導
体チップ2の端子部分まで伸びる長さに成形する。ま
た、リードフレーム4の先端部分のピッチは金属板の板
厚が0.15mmの場合で0.07mm程度とする。リ
ードフレーム4の先端部分をこのような長さ及び微細ピ
ッチとすることにより、高集積化され微細ピッチを持つ
半導体チップの端子にリードフレーム4を直接接続する
ことが可能となる。このような微細ピッチを持つリード
フレーム4の加工は、先に述べた先願発明の加工方法に
よって実現可能である。次に、上記のように加工した金
属板の全面にハンダメッキ処理を施す。
Next, one embodiment of a method of manufacturing the above-mentioned semiconductor device 1 will be described with reference to FIGS. First, in step 100, a metal plate such as steel, copper alloy, 42 alloy, or Kovar is placed on a leveler and processed into a predetermined thickness. Next, in step 101, the metal plate is processed, and as shown in FIG. 4, the die pad 3 and the lead frame 4 and the dam bar 1 for supporting these during manufacturing.
0 and the peripheral frame member 11 having the guide hole 12 are formed. At this time, the lead frame 4 of the lead frame 4
Is formed to have a length such that the tip thereof extends to the terminal portion of the semiconductor chip 2 even when the convex portion is formed later. Further, the pitch of the tip portion of the lead frame 4 is about 0.07 mm when the plate thickness of the metal plate is 0.15 mm. By making the tip portion of the lead frame 4 have such a length and a fine pitch, it becomes possible to directly connect the lead frame 4 to the terminals of a highly integrated semiconductor chip having a fine pitch. The processing of the lead frame 4 having such a fine pitch can be realized by the processing method of the above-mentioned prior invention. Next, solder plating is applied to the entire surface of the metal plate processed as described above.

【0030】次に、ステップ102において、金型プレ
ス等を用いてリードフレーム4の途中に凸部4aを形成
する。この凸部4aの高さはモールド後において樹脂モ
ールド部5の表面に露出できるような寸法とする。そし
て、ステップ103において、凸部4aの露出する面、
即ち露出部4bの表面に補強テープ8を貼付ける(図4
参照)。このようにすれば、凸部4aの外方のリードフ
レーム4及び枠材11を切除し個々にリードフレームを
個々に分離しても(後述するステップ107の工程参
照)、これらの位置がずれたり、ばらばらになることが
防止される。尚、この補強テープ8は凸部4aの露出す
る面に対する反対の面、即ち露出部4bの裏面に貼り付
けてもよい。補強テープ8が貼り付けられた状態を図4
に示す。
Next, at step 102, a convex portion 4a is formed in the middle of the lead frame 4 using a die press or the like. The height of the convex portion 4a is set so that it can be exposed on the surface of the resin mold portion 5 after molding. Then, in step 103, the exposed surface of the convex portion 4a,
That is, the reinforcing tape 8 is attached to the surface of the exposed portion 4b (see FIG. 4).
reference). By doing so, even if the lead frame 4 and the frame member 11 outside the convex portion 4a are cut off and the lead frames are individually separated (see the process of step 107 described later), these positions may be displaced. It is prevented from falling apart. The reinforcing tape 8 may be attached to the surface opposite to the exposed surface of the convex portion 4a, that is, the back surface of the exposed portion 4b. The state in which the reinforcing tape 8 is attached is shown in FIG.
Shown in.

【0031】尚、上記ステップ101でリードフレーム
4の内方の端部、即ち半導体チップ2の端子に接続され
る側の端部を連結した状態に形成しておき、ステップ1
03で補強テープ8を貼り付けた後にリードフレーム4
の内方の端部を個々に分離してもよい。これにより、個
々のリードフレーム4の内方の端部が連結した状態にお
いてはその部分で、また補強テープ8が貼り付けられた
後はその補強テープで8でリードフレーム4の位置ずれ
が防止される。
In step 101, the inner end portion of the lead frame 4, that is, the end portion on the side connected to the terminal of the semiconductor chip 2 is formed in a connected state.
After attaching the reinforcing tape 8 with 03, the lead frame 4
The inner ends of the may be separated individually. As a result, displacement of the lead frame 4 is prevented by the reinforcing tape 8 after the inner ends of the individual lead frames 4 are connected to each other and after the reinforcing tape 8 is attached. It

【0032】次にステップ104において、半導体チッ
プ2の回路形成面に熱硬化性の接着剤を塗布すると共
に、半導体チップ2の端子に金バンプを配置する。な
お、熱硬化性の接着剤を塗布する前に、半導体チップ2
の回路形成面には予め電気絶縁性の保護膜を形成してお
くことが好ましい。
Next, in step 104, a thermosetting adhesive is applied to the circuit forming surface of the semiconductor chip 2 and gold bumps are arranged on the terminals of the semiconductor chip 2. In addition, before applying the thermosetting adhesive, the semiconductor chip 2
It is preferable to previously form an electrically insulating protective film on the circuit formation surface.

【0033】次にステップ105において、上記のよう
に形成された金属板のダイパッド3上に半導体チップ2
を搭載する。このとき、半導体チップ2は接着剤の塗布
した回路形成面をダイパッド3に対向するように配置
し、かつリードフレーム4の先端を半導体チップ2の端
子に配置された金バンプに一致させる。
Next, in step 105, the semiconductor chip 2 is placed on the die pad 3 of the metal plate formed as described above.
Equipped with. At this time, the semiconductor chip 2 is arranged so that the circuit forming surface coated with the adhesive faces the die pad 3, and the tip of the lead frame 4 is aligned with the gold bump arranged on the terminal of the semiconductor chip 2.

【0034】次にステップ106において、ダイパッド
3の上から高温に加熱したコテを押し当てることで熱と
圧力を加え、熱硬化性の接着剤を硬化させて半導体チッ
プとダイパッド3を接着する。また、リードフレーム4
の先端部分にも同様に高温に加熱したコテを押し当てる
ことで熱と圧力を加え、リードフレーム4の先端と半導
体チップ2の端子を金バンプを介して電気的に接続す
る。この場合、2つのコテを一緒に押し当てることによ
り、半導体チップ2とダイパッド3の接合とリードフレ
ーム先端とチップ端子との接続は同時に行われる。この
接続が完了した状態を図5に示す。
Next, in step 106, heat and pressure are applied by pressing a trowel heated to a high temperature from above the die pad 3 to cure the thermosetting adhesive to bond the semiconductor chip and the die pad 3. Also, the lead frame 4
Similarly, a trowel that has been heated to a high temperature is pressed against the tip portion of the to apply heat and pressure, and the tip of the lead frame 4 and the terminal of the semiconductor chip 2 are electrically connected via a gold bump. In this case, by pressing the two trowels together, the joining of the semiconductor chip 2 and the die pad 3 and the connection of the tip of the lead frame and the chip terminal are performed at the same time. The state where this connection is completed is shown in FIG.

【0035】次にステップ107において、凸部4aの
リードフレーム長手方向にみて外方に位置する屈曲した
部分を残してそれよりも外方のリードフレーム4及び枠
材11を切除する。これによって露出部4b及び屈曲部
4cが形成される。また、リードフレーム4に屈曲部4
cを形成せずに露出部4bの途中でリードフレーム4を
終端させてもよい。
Next, at step 107, the lead frame 4 and the frame member 11 outside the protruding portion 4a are cut off, leaving a bent portion located outwardly of the protruding portion 4a as viewed in the longitudinal direction of the lead frame. As a result, the exposed portion 4b and the bent portion 4c are formed. In addition, the lead frame 4 has a bent portion 4
The lead frame 4 may be terminated in the middle of the exposed portion 4b without forming c.

【0036】次にステップ108において、半導体チッ
プ2、ダイパッド3及びリードフレーム4を樹脂モール
ドにて一体的に封止し、樹脂モールド部5を形成する。
この段階ではステップ102でリードフレーム4の途中
に形成した凸部4aの露出部4b表面には補強テープ8
が貼り付けられたままの状態であるので、樹脂モールド
部5の表面を研削し露出部4bの清浄な表面を完全に露
出させる。さらにこの露出部4bを接続端子として使用
する時に接続がし易いようにこの部分にハンダメッキを
施す。尚、図示していないが、露出部4bをさらに電気
絶縁材で覆うことにより、露出部4bが保護される。
Next, at step 108, the semiconductor chip 2, the die pad 3 and the lead frame 4 are integrally sealed by resin molding to form a resin molded portion 5.
At this stage, the reinforcing tape 8 is formed on the surface of the exposed portion 4b of the convex portion 4a formed in the lead frame 4 in step 102.
Is still attached, the surface of the resin mold portion 5 is ground to completely expose the clean surface of the exposed portion 4b. Further, when this exposed portion 4b is used as a connection terminal, this portion is solder-plated so as to facilitate connection. Although not shown, the exposed portion 4b is protected by further covering the exposed portion 4b with an electric insulating material.

【0037】次にステップ109において、半導体チッ
プ2とリードフレーム4との接続状況を検査し、ステッ
プ110において、製造番号や製品番号等をマーキング
し、最後にステップ111において製品の検査をし、包
装して出荷する。
Next, in step 109, the connection state between the semiconductor chip 2 and the lead frame 4 is inspected, in step 110, the manufacturing number, product number, etc. are marked, and finally in step 111, the product is inspected and packaged. And ship.

【0038】以上の半導体装置1の製造方法によれば、
リードフレーム4の途中に樹脂モールド部5の表面に凸
部4aを形成し、半導体チップ2との接続後に凸部4a
の外方に位置する屈曲した部分を残してそれよりも外方
のリードフレーム4及び枠材11を切除するので、露出
部4b及び屈曲部4cを形成することができる。また、
リードフレーム4に屈曲部4cを形成せずに、樹脂モー
ルド部5の表面、即ち露出部4bの途中においてリード
フレーム4を終端させても先述した理由から同様の効果
が得られる。
According to the method of manufacturing the semiconductor device 1 described above,
A protrusion 4a is formed on the surface of the resin mold portion 5 in the middle of the lead frame 4, and after the connection with the semiconductor chip 2, the protrusion 4a is formed.
Since the lead frame 4 and the frame member 11 located outside the bent portion are cut off while leaving the bent portion located outside, the exposed portion 4b and the bent portion 4c can be formed. Also,
Even if the lead frame 4 is terminated in the middle of the surface of the resin mold portion 5, that is, the exposed portion 4b without forming the bent portion 4c on the lead frame 4, the same effect can be obtained for the reason described above.

【0039】また、リードフレーム4の途中に凸部4a
を形成した後に、凸部4a露出する面またはその反対の
面に補強テープ8を貼付けることにより、凸部4aの外
方のリードフレーム4及び枠材11を切除しリードフレ
ーム個々に分離しても、これらの位置がずれたり、ばら
ばらになることが防止される。
Further, a protrusion 4a is provided in the middle of the lead frame 4.
After forming the ridges, the reinforcing tape 8 is attached to the exposed surface of the convex portion 4a or the opposite surface thereof, and the lead frame 4 and the frame member 11 outside the convex portion 4a are cut off to separate the lead frames individually. Also, these positions are prevented from being displaced or separated.

【0040】また、以上の半導体装置1の製造方法にお
いては、リードフレーム4とチップ端子との接続は金バ
ンプを介して直接行われる。したがって、リードフレー
ム4と半導体チップ2とを一括で接続できるので、加工
時間が短縮し、半導体装置の製造工程が大幅に簡素化さ
れ量産性が向上する。また、半導体チップ2の位置決め
精度の向上等が図れ、半導体装置の信頼性が著しく高め
られる。
In the method of manufacturing the semiconductor device 1 described above, the lead frame 4 and the chip terminal are directly connected via the gold bump. Therefore, since the lead frame 4 and the semiconductor chip 2 can be connected together, the processing time is shortened, the manufacturing process of the semiconductor device is greatly simplified, and the mass productivity is improved. Further, the positioning accuracy of the semiconductor chip 2 can be improved, and the reliability of the semiconductor device can be significantly improved.

【0041】尚、上記のようにリードフレーム4の一端
を半導体チップ2の端子近傍まで伸ばしてこれらを直接
接合するのではなく、リードフレーム4と半導体チップ
2の端子を従来のワイヤーボンディング法で接続しても
よい。
It should be noted that instead of extending one end of the lead frame 4 to the vicinity of the terminals of the semiconductor chip 2 and directly joining them as described above, the lead frame 4 and the terminals of the semiconductor chip 2 are connected by a conventional wire bonding method. You may.

【0042】本発明の他の実施例を図6により説明す
る。本実施例においては、相隣り合うリードフレーム4
の凸部4d及び4eをリードフレームの長手方向にずら
せて形成し、さらにそれぞれ露出部4f,4g及び屈曲
部4F,4Gを形成している。これ以外の構成は図1の
実施例と同様である。このように構成した本実施例によ
れば、凸部4d,4eのそれぞれの露出部4F,4Gの
間隔を、半導体チップ2の端子の間隔に比べて広くする
ことができることは勿論、これらをずらせずに形成した
ときに比べさらに広くすることができ、基板の製作や端
子接続がさらに容易になる。尚、本実施例ではダイパッ
ドがないが、勿論これを設けてもよい。
Another embodiment of the present invention will be described with reference to FIG. In this embodiment, the lead frames 4 adjacent to each other are used.
The convex portions 4d and 4e are formed so as to be displaced in the longitudinal direction of the lead frame, and the exposed portions 4f and 4g and the bent portions 4F and 4G are formed, respectively. The other structure is the same as that of the embodiment of FIG. According to the present embodiment configured as described above, the distance between the exposed portions 4F and 4G of the protrusions 4d and 4e can be made wider than the distance between the terminals of the semiconductor chip 2 as a matter of course. It can be made wider than when it is formed without using it, and the manufacture of the substrate and the terminal connection become easier. Although the die pad is not provided in this embodiment, it may be provided, of course.

【0043】本発明のさらに他の実施例を図7により説
明する。本実施例においては、樹脂モールド部5の一方
の面に露出する露出部4hに加え、露出部4hが露出し
ている面とは反対の面に露出部4iをさらに形成してい
る。そして、図1と同様に、露出部4iの端部の屈曲部
4jを残してリードフレーム部分が切除されており、こ
の屈曲部4jは樹脂モールド部5の内部に屈曲してい
る。つまり、図1と同様に、リードフレーム4の端部は
樹脂モールド部5の内部に埋め込まれる状態で終端する
ことになる。また、この露出部4h,4i及び屈曲部4
jの形成方法としては、まずリードフレーム4に露出部
4hとなる凸部を形成し、次にリードフレーム4の外方
部分を切除し、その後露出部4iとなる凸部を形成する
方法が一例としてあげられる。
Still another embodiment of the present invention will be described with reference to FIG. In this embodiment, in addition to the exposed portion 4h exposed on one surface of the resin mold portion 5, an exposed portion 4i is further formed on the surface opposite to the exposed surface of the exposed portion 4h. Then, as in FIG. 1, the lead frame portion is cut off except for the bent portion 4j at the end of the exposed portion 4i, and the bent portion 4j is bent inside the resin mold portion 5. That is, as in the case of FIG. 1, the end portion of the lead frame 4 is terminated while being embedded in the resin mold portion 5. Also, the exposed portions 4h and 4i and the bent portion 4
As an example of a method of forming j, a method of forming a convex portion to be the exposed portion 4h on the lead frame 4, then cutting off the outer portion of the lead frame 4, and then forming a convex portion to be the exposed portion 4i is an example. Can be given as.

【0044】このように構成した本実施例によれば、C
OB方式を採用して基板上への実装ができると共に、露
出部4hまたは4iを回路検査用の検査端子、または基
板への実装後の電気部品の追加や回路変更のための接続
端子として使用することができる。
According to the present embodiment thus constructed, C
It can be mounted on the board by adopting the OB method, and the exposed portion 4h or 4i is used as an inspection terminal for circuit inspection or a connection terminal for adding an electric component or mounting a circuit after mounting on the board. be able to.

【0045】[0045]

【発明の効果】本発明の半導体装置によれば、リードフ
レームが損傷や変形を起こしたり他の部品に干渉するこ
となく、高い信頼性と高強度を保つことができると共
に、取扱いを容易にすることができる。
According to the semiconductor device of the present invention, it is possible to maintain high reliability and high strength without causing damage or deformation of the lead frame or interfering with other parts, and facilitate handling. be able to.

【0046】また、COB方式と同様の方式で基板上に
実装することができ、しかも寸法精度がよく実装時の位
置決めが容易となり、信頼性が向上する。また、これを
実装する基板の製作も容易になり、基板上への実装時の
接続方法も種々の方法を利用できる。さらに、従来の裸
の半導体チップを使用せずにモールド部で保護できるの
で、通常のICチップと同様の前処理を行うことがで
き、衝撃に対する強度が向上し、周囲の環境の影響も受
けにくい。
Further, it can be mounted on the substrate by a method similar to the COB method, and moreover, the dimensional accuracy is good, the positioning at the time of mounting is easy, and the reliability is improved. In addition, it becomes easy to manufacture a board on which the board is mounted, and various connection methods can be used for mounting on the board. Furthermore, since it can be protected by the mold part without using a conventional bare semiconductor chip, the same pretreatment as that of an ordinary IC chip can be performed, the strength against impact is improved, and the surrounding environment is not easily affected. .

【0047】また、本発明の製造方法によれば、リード
フレームのピッチを微細化し、かつ半導体装置の精度及
び信頼性を向上できると共に、半導体装置の製造工程が
簡単化できる。
Further, according to the manufacturing method of the present invention, the pitch of the lead frame can be made finer, the accuracy and reliability of the semiconductor device can be improved, and the manufacturing process of the semiconductor device can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による半導体装置の断面図で
ある。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】図1に示す半導体装置の樹脂モールド部を除去
して示す平面図である。
FIG. 2 is a plan view showing the semiconductor device shown in FIG. 1 with a resin mold portion removed.

【図3】本発明の一実施例による半導体装置の製造方法
の製造工程を示す図である。
FIG. 3 is a diagram showing a manufacturing process of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】図3に示す製造工程において、リードフレーム
に補強テープを貼り付けた後の金属板の平面図である。
FIG. 4 is a plan view of the metal plate after the reinforcing tape is attached to the lead frame in the manufacturing process shown in FIG.

【図5】図3に示す製造工程において、ダイパッドとリ
ードフレームに半導体チップを接合、接続した状態を示
す平面図である。
5 is a plan view showing a state in which semiconductor chips are bonded and connected to a die pad and a lead frame in the manufacturing process shown in FIG.

【図6】本発明の他の実施例による半導体装置の断面図
である。
FIG. 6 is a sectional view of a semiconductor device according to another embodiment of the present invention.

【図7】本発明のさらに他の実施例による半導体装置の
断面図である。
FIG. 7 is a sectional view of a semiconductor device according to still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 半導体チップ 3 ダイパッド 4 リードフレーム 4a 凸部 4b 露出部 4c 屈曲部 4d,4e 凸部 4f,4g 露出部 4F,4G 屈曲部 4h,4i 露出部 4j 屈曲部 5 樹脂モールド部 6 接着剤 7 金バンプ 8 補強テープ DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 3 Die pad 4 Lead frame 4a Convex part 4b Exposed part 4c Bent part 4d, 4e Convex part 4f, 4g Exposed part 4F, 4G Bent part 4h, 4i Exposed part 4j Bent part 5 Resin mold part 6 Adhesive 7 Gold bump 8 Reinforcing tape

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 J 8617−4M (72)発明者 桜井 茂行 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 (72)発明者 長野 義也 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内Continuation of front page (51) Int.Cl. 5 Identification number Office reference number FI Technical indication location H01L 23/28 J 8617-4M (72) Inventor Shigeyuki Sakurai 650 Kandachi-cho, Tsuchiura-shi, Ibaraki Hitachi Construction Machinery Stock Ceremony Inside the Tsuchiura Plant of the company (72) Inventor Yoshiya Nagano 650 Kazunachi-cho, Tsuchiura City, Ibaraki Prefecture Hitachi Construction Machinery Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの端子をリードフレームに
電気的に接続し、これら半導体チップ及びリードフレー
ムをモールド部にて一体に封止した半導体装置におい
て、 前記リードフレームの該端子に至る途中部分に前記モー
ルド部の表面に露出する露出部が形成され、前記リード
フレームの長手方向外方の端部が前記モールド部内部に
屈曲していることを特徴とする半導体装置。
1. A semiconductor device in which a terminal of a semiconductor chip is electrically connected to a lead frame, and the semiconductor chip and the lead frame are integrally sealed by a mold part. A semiconductor device, wherein an exposed portion that is exposed on the surface of the mold portion is formed, and an end portion of the lead frame outside in the longitudinal direction is bent inside the mold portion.
【請求項2】 請求項1記載の半導体装置において、前
記リードフレームはその長手方向内方の端部が前記半導
体チップの端子部分まで伸びて該端子に接続されている
ことを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein the lead frame has an inner end in the longitudinal direction extending to a terminal portion of the semiconductor chip and connected to the terminal. .
【請求項3】 請求項1記載の半導体装置において、前
記リードフレームの露出部を、相隣り合う前記リードフ
レーム間で長手方向にずらせて形成したことを特徴とす
る半導体装置。
3. The semiconductor device according to claim 1, wherein the exposed portion of the lead frame is formed by being shifted in the longitudinal direction between the adjacent lead frames.
【請求項4】 請求項1記載の半導体装置において、前
記リードフレームの途中部分に、前記露出部に対して反
対側の前記モールド部の表面に露出する他の露出部をさ
らに形成したことを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein another exposed portion exposed on a surface of the mold portion opposite to the exposed portion is further formed in an intermediate portion of the lead frame. Semiconductor device.
【請求項5】 半導体チップの端子をリードフレームに
電気的に接続し、これら半導体チップ及びリードフレー
ムをモールド部にて一体に封止した半導体装置の製造方
法において、 一枚の金属板からリードフレームを形成し、このリード
フレームの途中に前記モールド部の表面に露出するよう
に凸部を形成し、前記リードフレームの長手方向内方の
端部に前記半導体チップ端子が対向するよう半導体チッ
プを配置し、前記リードフレームの長手方向内方の端部
と前記半導体チップの端子とを接続し、その後、前記凸
部のリードフレーム長手方向外方に位置する屈曲した部
分を残してそれよりも外方のリードフレームを切除し、
次いでこれら半導体チップ及びリードフレームをモール
ドにて一体的に封止することを特徴とする半導体装置の
製造方法。
5. A method of manufacturing a semiconductor device in which terminals of a semiconductor chip are electrically connected to a lead frame, and the semiconductor chip and the lead frame are integrally sealed by a molding part, wherein a lead frame is formed from a single metal plate. Forming a convex part in the middle of the lead frame so as to be exposed on the surface of the mold part, and arranging the semiconductor chip at the inner end of the lead frame in the longitudinal direction so that the semiconductor chip terminals face each other. The end of the lead frame inward in the longitudinal direction and the terminal of the semiconductor chip are connected to each other, and thereafter, the bent portion located outside the lead frame in the longitudinal direction of the convex portion is left outside. The lead frame of
Next, a method of manufacturing a semiconductor device, characterized in that the semiconductor chip and the lead frame are integrally sealed with a mold.
【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、前記リードフレームの途中に前記凸部を形成し
た直後に、前記凸部の露出する面に補強テープを貼付け
ることを特徴とする半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein a reinforcing tape is attached to the exposed surface of the convex portion immediately after the convex portion is formed in the middle of the lead frame. Manufacturing method of semiconductor device.
【請求項7】 請求項5記載の半導体装置の製造方法に
おいて、前記リードフレームの途中に前記凸部を形成し
た直後に、前記凸部の露出する面に対する反対の面に補
強テープを貼付けることを特徴とする半導体装置の製造
方法。
7. The method of manufacturing a semiconductor device according to claim 5, wherein a reinforcing tape is attached to a surface of the lead frame opposite to an exposed surface immediately after forming the projection in the middle of the lead frame. A method for manufacturing a semiconductor device, comprising:
JP2136593A 1993-02-09 1993-02-09 Semiconductor device and its manufacture Pending JPH06236956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2136593A JPH06236956A (en) 1993-02-09 1993-02-09 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2136593A JPH06236956A (en) 1993-02-09 1993-02-09 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH06236956A true JPH06236956A (en) 1994-08-23

Family

ID=12053073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2136593A Pending JPH06236956A (en) 1993-02-09 1993-02-09 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH06236956A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5926062A (en) * 1997-06-23 1999-07-20 Nec Corporation Reference voltage generating circuit
US6531769B2 (en) 1998-11-20 2003-03-11 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
JP2004511081A (en) * 2000-03-10 2004-04-08 チップパック,インク. Package and method for flip-chip-in-leadframe
KR100583494B1 (en) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5926062A (en) * 1997-06-23 1999-07-20 Nec Corporation Reference voltage generating circuit
US6531769B2 (en) 1998-11-20 2003-03-11 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US6939740B2 (en) 1998-11-20 2005-09-06 Oki Electric Industry Co., Ltd. Method of fabricating an encapsulated semiconductor device with partly exposed leads
JP2004511081A (en) * 2000-03-10 2004-04-08 チップパック,インク. Package and method for flip-chip-in-leadframe
KR100583494B1 (en) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
JP2916915B2 (en) Method of manufacturing ball grid array semiconductor package
JP5564392B2 (en) Semiconductor device
KR101131353B1 (en) Semiconductor device
WO2003103038A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JPH08186151A (en) Semiconductor device and manufacture thereof
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3663295B2 (en) Chip scale package
JPH06252333A (en) Semiconductor device and manufacture thereof
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2954110B2 (en) CSP type semiconductor device and manufacturing method thereof
EP0458469A1 (en) Composite lead frame and semiconductor device using the same
JPH06236956A (en) Semiconductor device and its manufacture
JP3232698B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH06252334A (en) Semiconductor device
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
KR100313500B1 (en) Tape carrier package and manufacturing method thereof
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JPH06350009A (en) Manufacture of semiconductor device and lead frame
JP4764608B2 (en) Semiconductor device
KR200159861Y1 (en) Semiconductor package
JPH06224343A (en) Semiconductor device and manufacture thereof
KR0145767B1 (en) Thin film semiconductor package and the manufacturing method
JPS5930535Y2 (en) semiconductor equipment
JPH06224360A (en) Semiconductor device and manufacture thereof
JP2002164497A (en) Semiconductor device and method for manufacturing the same