JPH06350009A - Manufacture of semiconductor device and lead frame - Google Patents

Manufacture of semiconductor device and lead frame

Info

Publication number
JPH06350009A
JPH06350009A JP5140624A JP14062493A JPH06350009A JP H06350009 A JPH06350009 A JP H06350009A JP 5140624 A JP5140624 A JP 5140624A JP 14062493 A JP14062493 A JP 14062493A JP H06350009 A JPH06350009 A JP H06350009A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
lead frame
inner leads
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5140624A
Other languages
Japanese (ja)
Inventor
Nobuhiko Tada
信彦 多田
Naoki Mitsuyanagi
直毅 三柳
Yoshiaki Shimomura
義昭 下村
Shigeyuki Sakurai
茂行 桜井
Yoshiya Nagano
義也 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP5140624A priority Critical patent/JPH06350009A/en
Publication of JPH06350009A publication Critical patent/JPH06350009A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a manufacturing method of a semiconductor device having excellent positioning accuracy and the high product yield rate without deviation at the time of bonding an inner lead and the terminal of a semiconductor chip in the manufacturing method of the semiconductor device based on a lead on- chip method. CONSTITUTION:A lead frame 4, wherein the tip of each inner lead 4b extends to a terminal 2A of a semiconductor chip 2, is formed of a metal plate. A linking part 4i is provided between the respective inner leads 4b at the outside of the outer surface part of the semiconductor chip 2 mounted at this time. Then, the inner lead 4b and the terminal 2A are bonded with a gold bump 7. Thereafter, the linking part 4i of the inner leads 4b is cut with a laser beam. Then, the semiconductor chip 2 and the inner leads 4b are sealed as a unitary body with a mold part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に、四方向からアウターリードを出したQF
P(Quad Flat Package )と呼ばれるプラスチックフラ
ットパッケージの構成を備えた半導体装置の製造方法、
及びその過程で使用されるリードフレームに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a QF having outer leads in four directions.
A method of manufacturing a semiconductor device having a configuration of a plastic flat package called P (Quad Flat Package),
And a lead frame used in the process.

【0002】[0002]

【従来の技術】四方向からアウターリードを出したQF
P(Quad Flat Package )と呼ばれるプラスチックフラ
ットパッケージの構成を備える半導体装置は、金属製の
リードフレーム上に半導体チップが搭載され、各リード
(インナーリード)と半導体チップの端子とが電気的に
接続され、これらリードフレームのインナーリード部分
と半導体チップとが樹脂モールドによって封止されてい
る。近年、半導体チップの高密度実装化、高集積化がよ
り一層激しく要求されてきており、これに対応するため
半導体チップを搭載するリードフレームも微細かつ高精
度の寸法及び形状を有するものが開発されてきている。
特に、リードフレームの多ピン化が重点的に進められて
おり、これに伴って、インナーリード先端部のピッチを
狭く微細に加工できるレーザ加工のような加工技術が開
発されている。
2. Description of the Related Art QF with outer leads in four directions
A semiconductor device having a structure of a plastic flat package called P (Quad Flat Package) has a semiconductor chip mounted on a metal lead frame, and each lead (inner lead) and a terminal of the semiconductor chip are electrically connected. The inner lead portions of these lead frames and the semiconductor chip are sealed by resin molding. In recent years, there has been a strong demand for high-density mounting and high integration of semiconductor chips, and in order to meet this demand, lead frames on which semiconductor chips are mounted have been developed with fine and highly precise dimensions and shapes. Is coming.
In particular, the number of pins of the lead frame is being emphasized, and along with this, a processing technique such as laser processing has been developed which is capable of finely processing the pitch of the inner lead tips narrowly.

【0003】このような半導体装置において、各インナ
ーリードと半導体チップの端子との接続は金線等により
ワイヤボンディングされることが多く、その時の半導体
チップの端子間の最小ピッチは約110μm程度である。
これに対し、特開平1−128893号公報に記載のも
のは、搭載された半導体チップの端子とリードフレーム
のインナーリードとがハンダ等のバンプにより直接接続
されている。
In such a semiconductor device, the connection between each inner lead and the terminal of the semiconductor chip is often wire-bonded by a gold wire or the like, and the minimum pitch between the terminals of the semiconductor chip at that time is about 110 μm. .
On the other hand, in the one disclosed in Japanese Patent Laid-Open No. 1-128893, the terminals of the mounted semiconductor chip and the inner leads of the lead frame are directly connected by bumps such as solder.

【0004】一方、リードフレームを用いないプラスチ
ックフラットパッケージとしてはTAB(Tap Automate
d Bonding )方式がある。これは、例えば特開平2−6
5166号公報等に記載のように、ポリイミドフィルム
の上にCu箔のリードを形成し、このリードと半導体チ
ップの端子とを直接接合し、これらを一体的に樹脂モー
ルドで封止するものであり、微細なパターンを形成する
こと、及びリード間のピッチを70μm程度に狭くする
(狭ピッチ化する)ことが可能である。
On the other hand, as a plastic flat package that does not use a lead frame, TAB (Tap Automate) is used.
d Bonding) method. This is, for example, Japanese Patent Laid-Open No. 2-6
As described in Japanese Patent No. 5166, etc., a Cu foil lead is formed on a polyimide film, the lead and a terminal of a semiconductor chip are directly bonded, and these are integrally sealed with a resin mold. It is possible to form a fine pattern and to narrow the pitch between leads to about 70 μm (narrower pitch).

【0005】さらに、上記特開平1−128893号公
報に記載の方式に対して上記TAB方式を応用したタイ
プのリードオンチップ方式(以下、LOC方式という)
と呼ばれる方式が知られている。これはリードフレーム
を使用し、その微細かつ狭ピッチに加工されたインナー
リードの先端を半導体チップの端子部分まで伸延するよ
うにし、これらインナーリードの先端と半導体チップの
端子とを金バンプ等で直接接合する方式である。この方
式によれば、リードフレームを用いたある程度強度の高
い半導体装置において、微細化及び狭ピッチ化を実現し
て、半導体装置の小型化や高性能化や多ピン化が図れる
と共に、次のような利点がある。即ち、ワイヤボンディ
ングの場合ように金線が断線する心配がなく、またボン
ディングのためのスペースを確保することもないので極
めて微細で狭ピッチにできる。また、インナーリードの
先端と半導体チップの端子は強固かつ確実に接合される
ので、接合の信頼性が高い。尚、インナーリードの先端
を微細かつ狭ピッチに加工する方法としては、レーザ切
断等を利用することができる。
Further, a lead-on-chip system (hereinafter referred to as LOC system) of a type in which the TAB system is applied to the system described in Japanese Patent Laid-Open No. 1-128893.
A method called is known. This uses a lead frame and extends the tips of the inner leads, which are finely and narrowly processed, to the terminals of the semiconductor chip, and the tips of the inner leads and the terminals of the semiconductor chip are directly connected by gold bumps or the like. It is a method of joining. According to this method, in a semiconductor device using a lead frame having a high strength to some extent, miniaturization and narrow pitch can be realized, and the semiconductor device can be miniaturized, have high performance, and have a large number of pins. There are many advantages. That is, unlike the case of wire bonding, there is no concern that the gold wire will be broken, and there is no need to secure a space for bonding, so that the pitch can be made extremely fine and narrow. Further, since the tips of the inner leads and the terminals of the semiconductor chip are firmly and surely joined, the joining reliability is high. Laser cutting or the like can be used as a method of processing the tips of the inner leads into a fine and narrow pitch.

【0006】[0006]

【発明が解決しようとする課題】上記LOC方式におい
ては、半導体チップの端子と接合されるインナーリード
の先端部が極めて微細で狭ピッチとなり、例えば板厚よ
りもインナーリードの幅の方が短くなるようなこともあ
るため、その部分の剛性が不足し、わずかな外的衝撃に
対しても変形し易く、半導体チップの端子との接合時に
非常にずれ易い。しかも、この接合部分は高い寸法精度
及び位置決め精度が要求される部分であるが、微細かつ
狭ピッチであるためにその位置決めは極めて難しく、さ
らに上記のように接合時においてインナーリードに変形
やずれが生じるとこの寸法精度や位置決め精度が著しく
低下してしまう。
In the LOC method, the tips of the inner leads joined to the terminals of the semiconductor chip are extremely fine and have a narrow pitch. For example, the width of the inner leads is shorter than the plate thickness. In such a case, the rigidity of that portion is insufficient, the portion is easily deformed by a slight external impact, and it is very likely to be displaced at the time of joining with the terminal of the semiconductor chip. Moreover, this joining portion requires high dimensional accuracy and positioning accuracy, but its positioning is extremely difficult due to the fineness and narrow pitch, and as described above, the inner lead is not deformed or displaced during joining. If it occurs, the dimensional accuracy and the positioning accuracy will be significantly reduced.

【0007】例えば、両者を接合する際に金バンプ等の
低融点金属を用いた場合、インナーリード先端を金バン
プ上に重ね合せると、凸状の金バンプ面にこの部分が乗
り上げることになり、剛性が低いこととあいまって精度
良く位置合せ及び重ね合せを行うことが非常に難しくな
る。
For example, when a low melting point metal such as a gold bump is used for joining the two, if the tip of the inner lead is superposed on the gold bump, this portion will ride on the convex gold bump surface. Due to the low rigidity, it becomes very difficult to perform alignment and superposition with high accuracy.

【0008】本発明の目的は、LOC方式による半導体
装置の製造方法において、インナーリードと半導体チッ
プの端子との接合時にずれることなく、かつ位置決め精
度が良好で、製品歩留まりの高い半導体装置の製造方法
及びその過程で使用されるリードフレームを提供するこ
とである。
An object of the present invention is to provide a method of manufacturing a semiconductor device by the LOC method, which does not shift when the inner lead and the terminal of the semiconductor chip are joined, has good positioning accuracy, and has a high product yield. And to provide a lead frame used in the process.

【0009】[0009]

【課題を解決する手段】上記目的を解決するため、本発
明によれば、半導体チップの端子をリードフレームのイ
ンナーリードに電気的に接続し、これら半導体チップ及
びリードフレームのインナーリードをモールド部にて一
体的に封止した半導体装置の製造方法において、インナ
ーリードの先端が前記半導体チップの端子部分まで伸延
するリードフレームを金属板より形成し、かつその時前
記半導体チップの外周部分より外側において各インナー
リード間に連結部を設け、次いで前記インナーリードと
前記半導体チップの端子を接合し、次いで前記インナー
リードの前記連結部をレーザ光により切断し、次いで前
記半導体チップと前記リードフレームとをモールド部に
て一体的に封止することを特徴とする半導体装置の製造
方法が提供される。
In order to solve the above-mentioned problems, according to the present invention, terminals of a semiconductor chip are electrically connected to inner leads of a lead frame, and the inner leads of the semiconductor chip and the lead frame are formed in a molding portion. In the method of manufacturing a semiconductor device integrally sealed with a semiconductor device, a lead frame is formed from a metal plate in which the tips of the inner leads extend to the terminal portion of the semiconductor chip, and at that time, each inner portion is provided outside the outer peripheral portion of the semiconductor chip. A connecting portion is provided between the leads, then the inner lead and the terminal of the semiconductor chip are joined, the connecting portion of the inner lead is cut by a laser beam, and then the semiconductor chip and the lead frame are formed into a molding portion. Provided is a method for manufacturing a semiconductor device, which comprises integrally sealing

【0010】上記半導体装置の製造方法において、好ま
しくは、前記インナーリードと前記半導体チップの端子
を接合する際に、前記半導体チップの端子及び前記イン
ナーリード先端近傍の間に前記リードフレームよりも低
融点の金属を介在させ、この低融点の金属によって接合
を行う。
In the above method of manufacturing a semiconductor device, preferably, when the inner lead and the terminal of the semiconductor chip are joined, a melting point lower than that of the lead frame is provided between the terminal of the semiconductor chip and the vicinity of the tip of the inner lead. This metal having a low melting point is used for joining.

【0011】また、好ましくは、前記リードフレームを
金属板より形成した後であってその各インナーリードと
前記半導体チップの端子を接合する前に、前記インナー
リードの前記連結部の外周部へインナーリード同士の相
互位置を固定する補強テープをさらに貼付ける。
Further, preferably, after forming the lead frame from a metal plate and before joining each inner lead and a terminal of the semiconductor chip, an inner lead is formed on an outer peripheral portion of the connecting portion of the inner lead. Affix a reinforcing tape to fix the mutual position of each other.

【0012】また、上記目的を解決するため、本発明に
よれば、半導体チップの各端子と接合される多数のイン
ナーリードと、前記インナーリードの外側に連続するア
ウターリードとを有し、かつ中央部に前記半導体チップ
が搭載されるリードフレームにおいて、前記インナーリ
ードは、その先端が前記半導体チップの端子部分まで伸
延する長さであり、かつ搭載される前記半導体チップの
外周部分より外側において各インナーリード間に連結部
が設けられていること特徴とするリードフレームが提供
される。
In order to solve the above-mentioned object, according to the present invention, a plurality of inner leads joined to each terminal of a semiconductor chip and outer leads continuous to the outside of the inner leads are provided, and the center lead is provided. In the lead frame on which the semiconductor chip is mounted, the inner lead has a length such that its tip extends to the terminal portion of the semiconductor chip, and each inner lead is outside the outer peripheral portion of the mounted semiconductor chip. A lead frame is provided, which is characterized in that a connecting portion is provided between the leads.

【0013】[0013]

【作用】上記のように構成した本発明においては、LO
C方式で半導体装置の製造が行われる。即ち、金属板を
切り欠いて、微細かつ狭ピッチのインナーリードの先端
が半導体チップの端子部分まで伸延するようにリードフ
レームが形成され、これらインナーリードの先端と半導
体チップの端子とが直接接合される。この時、上記リー
ドフレームにおいて、搭載される半導体チップの外周部
分より外側に各インナーリード間を連結する連結部が設
けられる。
In the present invention constructed as described above, the LO
A semiconductor device is manufactured by the C method. That is, the lead frame is formed by cutting out the metal plate so that the tips of the fine and narrow inner leads extend to the terminals of the semiconductor chip, and the tips of the inner leads and the terminals of the semiconductor chip are directly joined. It At this time, in the lead frame, a connecting portion for connecting the inner leads is provided outside the outer peripheral portion of the mounted semiconductor chip.

【0014】上記のように連結部を設けることにより、
半導体チップの端子と接合されるインナーリードの先端
部分付近の相互間隔が固定され拘束されるため、半導体
チップの端子とインナーリード先端部分との位置合せ及
び重ね合せが容易に行え、この接合部分の寸法精度及び
位置決め精度が向上する。また、インナーリード先端部
分付近の剛性が向上するため、外的衝撃に対しても変形
したりずれたりすることがない。
By providing the connecting portion as described above,
Since the mutual interval near the tip portion of the inner lead joined to the terminal of the semiconductor chip is fixed and constrained, the terminal of the semiconductor chip and the tip portion of the inner lead can be easily aligned and superposed, and the joint portion Dimensional accuracy and positioning accuracy are improved. Further, since the rigidity near the tip of the inner lead is improved, the inner lead is not deformed or displaced by an external impact.

【0015】上記接合作業の後、インナーリード間を連
結していた連結部は、レーザ加工により切断されて個々
のインナーリードに切り離される。このレーザ加工は局
部的に急速加熱して溶融切断する方法であるため、寸法
精度良く加工される。また、連結部は半導体チップの外
周部分より外側に存在するので、この切断時に半導体チ
ップが切断によって傷つけられることがない。そして、
半導体チップとリードフレームとがモールド部にて一体
的に封止される。
After the above-mentioned joining work, the connecting portion connecting the inner leads is cut by laser processing and separated into individual inner leads. Since this laser processing is a method of rapidly heating locally and melting and cutting, it is processed with high dimensional accuracy. Further, since the connecting portion exists outside the outer peripheral portion of the semiconductor chip, the semiconductor chip is not damaged by the cutting at the time of this cutting. And
The semiconductor chip and the lead frame are integrally sealed by the mold part.

【0016】また、本発明では、半導体チップの端子近
傍まで伸ばしたインナーリードの先端を該端子に直接接
合し、しかも接合の前はインナーリードは互いに連結さ
れているため、個々のインナーリードと半導体チップの
端子とを一括で接続でき、加工時間が短縮する。また、
ワイヤーボンディングを用いないので、ボンディングの
ためのスペースを確保する必要がなく極めて微細で狭ピ
ッチにできると共に、リードピッチをファインピッチ化
してもワイヤーボンディングの際の金線の断線や、樹脂
モールド時の金線間の接触等が発生する問題は起こらな
い。
Further, according to the present invention, the tips of the inner leads extended to the vicinity of the terminals of the semiconductor chip are directly joined to the terminals, and the inner leads are connected to each other before the joining. The terminals of the chip can be connected at one time, which shortens the processing time. Also,
Since wire bonding is not used, there is no need to secure a space for bonding and it is possible to make it extremely fine and narrow pitch.Also, even if the lead pitch is made finer, there is no breakage of the gold wire during wire bonding or resin molding. The problem of contact between gold wires does not occur.

【0017】また、上記のようにインナーリードと半導
体チップの端子を接合する際に、両者の間に例えば金バ
ンプ等のリードフレームよりも低融点の金属を介在させ
ておけば、接合を確実に行うことが可能となる。
Further, when the inner lead and the terminal of the semiconductor chip are joined as described above, if a metal having a melting point lower than that of the lead frame such as a gold bump is interposed between the inner lead and the terminal of the semiconductor chip, the joining is surely performed. It becomes possible to do.

【0018】また、リードフレームを金属板より形成し
た後であってその各リードと半導体チップの端子を接合
する前に、上記インナーリードの連結部の外周部へ補強
テープを貼付けることにより、インナーリード同士の相
互位置がさらに固定され拘束される。
After forming the lead frame from a metal plate and before joining the leads and the terminals of the semiconductor chip, a reinforcing tape is attached to the outer peripheral portion of the connecting portion of the inner lead, whereby The mutual position of the leads is further fixed and restrained.

【0019】[0019]

【実施例】本発明による半導体装置の製造方法の一実施
例について、図1から図5を参照しながら説明する。図
1に本実施例による半導体装置の製造方法で使用される
リードフレームを示す。図1において、リードフレーム
4の中央部分には、半導体チップ(図示せず)を搭載す
るダイパッド4aが設けられており、このダイパッド4
aを囲むようにして多数のインナーリード4bと、これ
らインナーリード4bに連続するアウターリード4cが
配設されている。隣合うインナーリード4bとアウター
リード4cとはダムバー4dにより互いに連結状に支持
されている。また、ダイパッド4aの周辺は腕4e以外
は切欠き部4fが設けられており、この切欠き部4fに
よりインナーリード4bはダイパッド4aと分離され、
かつ隣合うインナーリード4bはこの切欠き部4fによ
りそれぞれ分割されている。さらにリードフレーム4の
外周部分には各部分を固定する外枠部4gが設けられ、
この外枠部4gには半導体チップの端子とインナーリー
ド4bとの接続時の位置決め用に位置決め穴4hが設け
られている。尚、ダムバー4dは、半導体チップのモー
ルド時にレジンを堰止める役割とインナーリード4b及
びアウターリード4cを補強する役割を有し、モールド
後に除去される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1 shows a lead frame used in the method of manufacturing a semiconductor device according to this embodiment. In FIG. 1, a die pad 4 a on which a semiconductor chip (not shown) is mounted is provided in the central portion of the lead frame 4.
A large number of inner leads 4b are provided so as to surround a, and outer leads 4c continuous with these inner leads 4b are arranged. The inner lead 4b and the outer lead 4c adjacent to each other are supported by the dam bar 4d so as to be connected to each other. Further, a cutout portion 4f is provided around the die pad 4a except for the arm 4e, and the inner lead 4b is separated from the die pad 4a by the cutout portion 4f.
The inner leads 4b adjacent to each other are each divided by the cutout portion 4f. Further, an outer frame portion 4g for fixing each portion is provided on the outer peripheral portion of the lead frame 4,
The outer frame portion 4g is provided with a positioning hole 4h for positioning when the terminals of the semiconductor chip and the inner leads 4b are connected. The dam bar 4d has a role of blocking the resin when the semiconductor chip is molded and a role of reinforcing the inner leads 4b and the outer leads 4c, and is removed after the molding.

【0020】また、インナーリード4bは、ダイパッド
4aの方へ収束するように延びており、相隣合うインナ
ーリード4aの間隙は、特に内側部分の間隙が板厚より
も狭い極めて微細な構造(例えば、金属板の板厚が0.
15mmの場合で0.07mm程度)となっており、し
かもこの部分の加工はリードフレームの加工において最
も寸法精度や清浄度が厳しい部分である。インナーリー
ド4bは半導体チップ(図5参照)をダイパッド4aに
搭載した時に半導体チップ上の端子部分まで伸延する長
さとなっており、かつ半導体チップの外周部分より外側
において各インナーリード間を連結する連結部4iが設
けられている。尚、このようなリードフレームを金属板
より形成する加工方法としては、従来からのプレス加工
やエッチング加工等があるが、特に微細かつ狭ピッチの
インナーリード4bの加工方法としては、レーザ加工が
適している。
Further, the inner leads 4b are extended so as to converge toward the die pad 4a, and the gap between the adjacent inner leads 4a is extremely fine, especially the gap in the inner portion is narrower than the plate thickness (for example, a very fine structure). , The thickness of the metal plate is 0.
In the case of 15 mm, it is about 0.07 mm), and the processing of this portion is the most strict in dimensional accuracy and cleanliness in the processing of the lead frame. The inner lead 4b has a length that extends to a terminal portion on the semiconductor chip when the semiconductor chip (see FIG. 5) is mounted on the die pad 4a, and connects the inner leads outside the outer peripheral portion of the semiconductor chip. A section 4i is provided. Incidentally, as a processing method for forming such a lead frame from a metal plate, there are conventional press processing, etching processing and the like, but laser processing is particularly suitable as a processing method for the fine inner lead 4b having a narrow pitch. ing.

【0021】次に、上記リードフレームを用いた半導体
装置の構成について図2により説明する。図2に示す半
導体装置1において、ダイパッド4aには半導体チップ
2が熱硬化性の樹脂6で接着されることにより搭載さ
れ、インナーリード4bと半導体チップ2の端子とが金
バンプ7により電気的に接続され、半導体チップ2及び
インナーリード4bを含む部分が樹脂モールド5により
封止されている。また、アウターリード4cはダムバー
4d(図1参照)が切除されることによって個々に分割
されており、さらに樹脂モールド5の外側で曲げ成形さ
れている。このアウターリード4cの曲げ成形された部
分は、後ほど半導体装置1がプリント基板上に搭載され
た時に、プリント基板の回路パターンに接続される。
尚、上記金バンプ7の代わりにハンダバンプやすずバン
プ等のリードフレームよりも低融点の金属バンプを用い
てもよい。
Next, the structure of a semiconductor device using the above lead frame will be described with reference to FIG. In the semiconductor device 1 shown in FIG. 2, the semiconductor chip 2 is mounted on the die pad 4a by being bonded with a thermosetting resin 6, and the inner leads 4b and the terminals of the semiconductor chip 2 are electrically connected by the gold bumps 7. A portion that is connected and includes the semiconductor chip 2 and the inner lead 4b is sealed with a resin mold 5. The outer leads 4c are individually divided by cutting the dam bars 4d (see FIG. 1), and are further bent and formed outside the resin mold 5. The bent portion of the outer lead 4c is connected to the circuit pattern of the printed circuit board when the semiconductor device 1 is mounted on the printed circuit board later.
Instead of the gold bump 7, a metal bump having a melting point lower than that of the lead frame such as a solder bump or a tin bump may be used.

【0022】次に、上述した半導体装置1の製造方法の
一実施例を図3〜図5により説明する。まず、図3のス
テップ100において、例えば鋼、銅合金,42アロ
イ、コバール等の金属板をレベラーにかけ、所定厚さに
加工する。次にステップ101において、その金属板を
加工し、図1に示すようなリードフレームを形成する。
この時、特に微細かつ狭ピッチのインナーリード4bを
加工するのにはレーザ加工が適している。次に、上記の
ように加工した金属板の全面にハンダメッキ処理を施
す。
Next, one embodiment of the method for manufacturing the above-mentioned semiconductor device 1 will be described with reference to FIGS. First, in step 100 of FIG. 3, a metal plate such as steel, copper alloy, 42 alloy, and Kovar is placed on a leveler and processed into a predetermined thickness. Next, in step 101, the metal plate is processed to form a lead frame as shown in FIG.
At this time, laser processing is particularly suitable for processing the fine and narrow-pitch inner leads 4b. Next, solder plating is applied to the entire surface of the metal plate processed as described above.

【0023】次にステップ102において、半導体チッ
プ2の回路形成面に熱硬化性の接着剤6を塗布すると共
に、半導体チップ2の端子に金バンプ7を形成する。な
お、熱硬化性の接着剤を塗布する前に、半導体チップ2
の回路形成面には電気絶縁性の保護膜を形成しておくこ
とが好ましい。
Next, in step 102, a thermosetting adhesive 6 is applied to the circuit forming surface of the semiconductor chip 2 and gold bumps 7 are formed on the terminals of the semiconductor chip 2. In addition, before applying the thermosetting adhesive, the semiconductor chip 2
It is preferable to form an electrically insulating protective film on the circuit formation surface.

【0024】次にステップ103において、上記のよう
に形成されたリードフレーム4のダイパッド4a上に半
導体チップ2を搭載する。このとき、半導体チップ2は
接着剤の塗布した回路形成面をダイパッド4aに対向す
るように配置し、かつインナーリード4aの先端を半導
体チップ2の端子に配置された金バンプ7に一致させ
る。なお、この半導体チップの搭載及び位置決めはイン
ナーリード4bとダイパッド4aの同一平面状態を保っ
たまま行う。また、この時、インナーリード4bは連結
部4iで連結されているため、インナーリード4bの相
互間隔が固定及び拘束され、半導体チップ2の端子との
位置合せ及び重ね合せが容易に行える。
Next, in step 103, the semiconductor chip 2 is mounted on the die pad 4a of the lead frame 4 formed as described above. At this time, the semiconductor chip 2 is arranged such that the circuit forming surface coated with the adhesive faces the die pad 4a, and the tips of the inner leads 4a are aligned with the gold bumps 7 arranged at the terminals of the semiconductor chip 2. The semiconductor chip is mounted and positioned with the inner leads 4b and the die pad 4a kept in the same plane. Further, at this time, since the inner leads 4b are connected by the connecting portions 4i, the mutual intervals of the inner leads 4b are fixed and restrained, and the alignment and the superposition with the terminals of the semiconductor chip 2 can be easily performed.

【0025】次にステップ104において、ダイパッド
4aの上から高温に加熱したコテを押し当てることで熱
と圧力を加え、熱硬化性の接着剤を硬化させて半導体チ
ップ2とダイパッド4aを接着する。また、インナーリ
ード4の先端部分にも同様に高温に加熱したコテを押し
当てることで熱と圧力を加え、インナーリード4bの先
端と半導体チップ2の端子を金バンプを介して電気的に
接合する。この場合、2つのコテを一緒に押し当てるこ
とにより、半導体チップ2とダイパッド4aの接合とイ
ンナーリード4b先端と半導体チップ2の端子との接合
は同時に行われる。この時のインナーリード4b先端と
半導体チップ2の端子との接合の様子を図4に示す。
Next, at step 104, heat and pressure are applied by pressing a trowel heated to a high temperature from above the die pad 4a to cure the thermosetting adhesive to bond the semiconductor chip 2 and the die pad 4a. Similarly, a trowel that has been heated to a high temperature is also pressed against the tips of the inner leads 4 to apply heat and pressure to electrically join the tips of the inner leads 4b and the terminals of the semiconductor chip 2 via gold bumps. . In this case, the two trowels are pressed together so that the semiconductor chip 2 and the die pad 4a are joined together and the tips of the inner leads 4b and the terminals of the semiconductor chip 2 are joined at the same time. FIG. 4 shows how the tips of the inner leads 4b and the terminals of the semiconductor chip 2 are joined at this time.

【0026】図4(a)〜(c)に示すように、インナ
ーリード4b先端と半導体チップ2の端子との接合は、
インナーリード4bが連結部4iで連結されたまま行わ
れる。即ち、前述のステップ103で説明したようにし
て半導体チップ2の各端子2A上に各インナーリード4
bが位置決めされ、そのままの状態で金バンプ7を介し
て直接両者が接合される。また、インナーリード4bは
連結部4iで連結されているのでこの部分の剛性が向上
し、接合時及び接合後における外的衝撃に対しても変形
したりずれたりすることがない。また、図4中斜線で示
す連結部4iは接合作業後にレーザ加工により切除され
る。そして、図5に示すように連結部4iが順に切除さ
れ、そして最終的に全ての連結部4iが切除されてイン
ナーリード4bが個々に切り離される。このレーザ加工
は局部的に急速加熱して溶融切断する方法であるため、
寸法精度良く加工される。また、連結部4iは半導体チ
ップ2の外周部分より外側に存在するので、上記切断時
に半導体チップ2が傷つけられることがない。
As shown in FIGS. 4A to 4C, the tip of the inner lead 4b and the terminal of the semiconductor chip 2 are bonded to each other by
The inner lead 4b is connected with the connecting portion 4i. That is, each inner lead 4 is formed on each terminal 2A of the semiconductor chip 2 as described in step 103 above.
b is positioned, and both are directly bonded via the gold bumps 7 as they are. In addition, since the inner leads 4b are connected by the connecting portions 4i, the rigidity of this portion is improved, and the inner leads 4b are not deformed or displaced by an external impact during or after the joining. Further, the connecting portion 4i indicated by hatching in FIG. 4 is cut off by laser processing after the joining work. Then, as shown in FIG. 5, the connecting portions 4i are sequentially cut off, and finally all the connecting portions 4i are cut off to separate the inner leads 4b individually. Since this laser processing is a method of locally rapidly heating and melting cutting,
Processed with high dimensional accuracy. Further, since the connecting portion 4i exists outside the outer peripheral portion of the semiconductor chip 2, the semiconductor chip 2 is not damaged during the cutting.

【0027】次にステップ105において、上記のよう
に接合された半導体チップ2、ダイパッド4a、及び接
合後に個々に切り離されたインナーリード4bを樹脂モ
ールド5にて一体的に封止する。
Next, in step 105, the semiconductor chip 2, the die pad 4a bonded as described above, and the inner leads 4b separated after bonding are integrally sealed with a resin mold 5.

【0028】次にステップ106において、ダムバー4
dをレーザ加工によって、また外枠部4gをプレス加工
等によって切断し、半導体チップ2とリードフレーム4
との接続を検査し、ステップ107において、アウター
リード4cを折り曲げ成形し、製品番号や製造番号等を
マーキングし、最後にステップ108において製品の検
査をし、包装して出荷する。
Next, at step 106, the dam bar 4
The semiconductor chip 2 and the lead frame 4 are cut by cutting laser beam d and cutting the outer frame portion 4g by pressing or the like.
Then, in step 107, the outer lead 4c is bent and molded, the product number, the manufacturing number, etc. are marked, and finally in step 108, the product is inspected, packaged, and shipped.

【0029】以上のような本実施例においては、半導体
チップ2の外周部分より外側に各インナーリード4b間
を連結する連結部4iを設けるので、インナーリード4
bの先端部分付近の相互間隔が固定及び拘束され、半導
体チップ2の端子2Aとインナーリード4b先端部分と
の位置合せ及び重ね合せを容易に行うことができる。従
って、この接合部分の寸法精度及び位置決め精度を向上
できると共に、インナーリード4b先端部分付近の剛性
を向上できるため、外的衝撃に対しても変形したりずれ
たりすることがない。
In the present embodiment as described above, since the connecting portion 4i for connecting the inner leads 4b is provided outside the outer peripheral portion of the semiconductor chip 2, the inner leads 4 are formed.
Since the mutual distance near the tip portion of b is fixed and constrained, the terminal 2A of the semiconductor chip 2 and the tip portion of the inner lead 4b can be easily aligned and superposed. Therefore, the dimensional accuracy and the positioning accuracy of the joint portion can be improved, and the rigidity in the vicinity of the tip portion of the inner lead 4b can be improved, so that the joint portion will not be deformed or displaced due to external impact.

【0030】また、接合作業の後に、連結部4iをレー
ザ加工により切除して個々のインナーリード4bに切り
離すことができる。このレーザ加工は局部的に急速加熱
して溶融切断する方法であるため、寸法精度良く加工す
ることができる。また、連結部4iは半導体チップ2の
外周部分より外側に存在するので、上記切断時に半導体
チップ2が切断によって傷つけられることがない。
After the joining operation, the connecting portion 4i can be cut off by laser processing to be cut into individual inner leads 4b. Since this laser processing is a method of rapidly heating locally and melting and cutting, it is possible to perform processing with high dimensional accuracy. Further, since the connecting portion 4i exists outside the outer peripheral portion of the semiconductor chip 2, the semiconductor chip 2 is not damaged by the cutting at the time of the cutting.

【0031】また、半導体チップ2の端子近傍まで伸ば
したインナーリード4bの先端を該端子に直接接合し、
しかも接合の前はインナーリードは互いに連結されてい
るため、個々のインナーリード4bと半導体チップ2の
端子2Aとを一括で接続でき、加工時間が短縮する。ま
た、ワイヤーボンディングを用いないので、ボンディン
グのためのスペースを確保する必要がなく極めて微細で
狭ピッチにできると共に、リードピッチをファインピッ
チ化してもワイヤーボンディングの際の金線の断線や、
樹脂モールド時の金線間の接触等が発生する問題は起こ
らない。
The tip of the inner lead 4b extended to the vicinity of the terminal of the semiconductor chip 2 is directly joined to the terminal,
Moreover, since the inner leads are connected to each other before joining, the individual inner leads 4b and the terminals 2A of the semiconductor chip 2 can be collectively connected, and the processing time is shortened. In addition, since wire bonding is not used, it is not necessary to secure a space for bonding and it is possible to make a very fine and narrow pitch, and even if the lead pitch is made finer, there is a break in the gold wire at the time of wire bonding,
The problem of contact between the gold wires during resin molding does not occur.

【0032】尚、本実施例では接合時に金バンプのよう
な低融点金属を用いたが、これを使用せずにインナーリ
ード4bと半導体チップ2の端子2Aとを直接接触さ
せ、この部分にレーザ光または電子ビームを収束させて
局部的かつ急速に加熱することにより接合を行うことも
できる。
In this embodiment, a low melting point metal such as a gold bump was used at the time of joining, but without using this, the inner lead 4b and the terminal 2A of the semiconductor chip 2 are brought into direct contact with each other and the laser is applied to this portion. Bonding can also be performed by converging a light or electron beam and heating locally and rapidly.

【0033】本発明による半導体装置の製造方法の他の
実施例について、図6から図8を参照しながら説明す
る。まず、図6のステップ200において、図3と同様
に例えば鋼、銅合金,42アロイ、コバール等の金属板
をレベラーにかけ、所定厚さに加工する。次にステップ
201において、その金属板を加工し、図1に示すよう
なリードフレームを形成する。この時、特に微細かつ狭
ピッチのインナーリード4bの加工方法するのにはレー
ザ加工が適している。次に、上記のように加工した金属
板の全面にハンダメッキ処理を施す。
Another embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. First, in step 200 of FIG. 6, a metal plate of steel, copper alloy, 42 alloy, Kovar or the like is placed on a leveler and processed into a predetermined thickness, as in FIG. Next, in step 201, the metal plate is processed to form a lead frame as shown in FIG. At this time, laser processing is particularly suitable for processing the fine inner lead 4b having a narrow pitch. Next, solder plating is applied to the entire surface of the metal plate processed as described above.

【0034】次にステップ202において、図7に示す
ようにリードフレーム4の連結部4iよりも外周の部分
に補強テープ8を貼り付ける。この補強テープ8によ
り、インナーリード4b相互位置が確実に固定及び拘束
され、ずれが防止される。また、後述のステップ206
において半導体チップ2、ダイパッド4a、及びインナ
ーリード4bを樹脂モールド5で一体的に封止する際
に、インナーリード4bの中間部分同士が接触すること
が防止される。
Next, at step 202, as shown in FIG. 7, the reinforcing tape 8 is attached to the outer peripheral portion of the connecting portion 4i of the lead frame 4. The reinforcing tape 8 reliably fixes and constrains the mutual positions of the inner leads 4b and prevents the displacement. In addition, step 206 described later
When the semiconductor chip 2, the die pad 4a, and the inner lead 4b are integrally sealed with the resin mold 5, the intermediate portions of the inner lead 4b are prevented from contacting each other.

【0035】次にステップ203において、半導体チッ
プ2の回路形成面に熱硬化性の接着剤6を塗布すると共
に、半導体チップ2の端子に金バンプ7を形成する。
Next, in step 203, the thermosetting adhesive 6 is applied to the circuit forming surface of the semiconductor chip 2 and the gold bumps 7 are formed on the terminals of the semiconductor chip 2.

【0036】次にステップ204において、上記のよう
に形成された金属板のダイパッド4a上に半導体チップ
2を搭載する。このときも、半導体チップ2は接着剤の
塗布した回路形成面をダイパッド4aに対向するように
配置し、かつインナーリード4aの先端を半導体チップ
2の端子に配置された金バンプ7に一致させるが、イン
ナーリード4bは連結部4iで連結されているため、イ
ンナーリード4bの相互間隔が固定及び拘束され、半導
体チップ2の端子との位置合せ及び重ね合せが容易に行
える。
Next, at step 204, the semiconductor chip 2 is mounted on the die pad 4a of the metal plate formed as described above. Also at this time, the semiconductor chip 2 is arranged so that the circuit forming surface coated with the adhesive faces the die pad 4a, and the tips of the inner leads 4a are aligned with the gold bumps 7 arranged on the terminals of the semiconductor chip 2. Since the inner leads 4b are connected by the connecting portions 4i, the mutual intervals of the inner leads 4b are fixed and constrained, and the alignment and superposition with the terminals of the semiconductor chip 2 can be easily performed.

【0037】次にステップ205において、熱硬化性の
接着剤を硬化させて半導体チップ2とダイパッド4aを
接着すると共に、インナーリード4bの先端と半導体チ
ップ2の端子を金バンプを介して電気的に接合する。こ
の接合もインナーリード4bが連結部4iで連結された
まま行われるので、接合時及び接合後における外的衝撃
に対して変形したりずれたりすることがない。そして、
連結部4iは上記接合作業後にレーザ加工により切除さ
れ、インナーリード4bが個々に切り離される。
Next, at step 205, the thermosetting adhesive is hardened to bond the semiconductor chip 2 and the die pad 4a, and the tips of the inner leads 4b and the terminals of the semiconductor chip 2 are electrically connected via gold bumps. To join. This joining is also performed while the inner leads 4b are still connected by the connecting portion 4i, so that the inner leads 4b are not deformed or displaced due to an external impact during and after the joining. And
The connecting portion 4i is cut off by laser processing after the above-mentioned joining work, and the inner leads 4b are individually cut off.

【0038】次にステップ206において、上記のよう
に接合された半導体チップ2、ダイパッド4a、及び接
合後に個々に切り離されたインナーリード4bを樹脂モ
ールド5にて一体的に封止する。続いて、リードフレー
ム4のうち、樹脂モールド5よりも外側の4つのコーナ
部分をプレス加工等により切断する。この切断する部分
は最終製品では必要のない部分であり、切断後は図8
(a)に示すようにアウターリード4cの外側が外枠部
4gで連結された状態となる。
Next, in step 206, the semiconductor chip 2, the die pad 4a joined as described above, and the inner leads 4b which have been individually separated after joining are integrally sealed with a resin mold 5. Subsequently, the four corner portions of the lead frame 4 outside the resin mold 5 are cut by pressing or the like. This part to be cut is an unnecessary part in the final product, and after cutting, the part shown in FIG.
As shown in (a), the outer sides of the outer leads 4c are connected by the outer frame portion 4g.

【0039】次に、ステップ207において、各アウタ
ーリード4cが外枠部4gで連結された状態のまま、図
8(b)のように最終的なアウターリード4cの形状に
基づいて折り曲げ成形する。但し図8(b)に示した断
面図において、樹脂モールド5内部の構造は省略した。
その後、アウターリード4cよりも外側の外枠部4gを
プレス加工等により切断する。さらにその後、ダムバー
4dをレーザ加工によって切断する。
Next, in step 207, the outer leads 4c are bent and formed based on the final shape of the outer leads 4c, as shown in FIG. 8B, while the outer leads 4c are still connected by the outer frame portion 4g. However, in the cross-sectional view shown in FIG. 8B, the structure inside the resin mold 5 is omitted.
After that, the outer frame portion 4g outside the outer leads 4c is cut by pressing or the like. After that, the dam bar 4d is cut by laser processing.

【0040】ところで、本実施例で製造される半導体装
置は、プリント配線板上に直接搭載、接合することがで
きる表面実装型半導体装置と呼ばれるものであり、樹脂
モールド5の外周にリードフレーム(アウターリード)
が突出している構造のものである。そのために、前述の
如くプリント配線板上に実装しやすいようにアウターリ
ード先端は適宜に折曲げられている。このアウターリー
ドのピッチは、半導体装置の小型化や高性能化や多ピン
化のためにインナーリードと同様に狭ピッチ化される傾
向にあり、0.3mm或いはそれ以下のピッチの半導体装
置が開発されているのが現状である。このような狭ピッ
チのアウターリードとプリント配線板上の配線パターン
とを確実に高い信頼度で接合するためには、上記アウタ
ーリードのピッチ精度や折曲げ精度もまた厳しく管理し
なければならない。
By the way, the semiconductor device manufactured in this embodiment is called a surface mount type semiconductor device which can be directly mounted and bonded on a printed wiring board. Lead)
Has a protruding structure. Therefore, as described above, the tips of the outer leads are appropriately bent so that they can be easily mounted on the printed wiring board. The pitch of the outer leads tends to be narrower like the inner leads for downsizing, high performance, and high pin count of semiconductor devices, and semiconductor devices with a pitch of 0.3 mm or less have been developed. Is the current situation. In order to reliably and reliably bond the narrow pitch outer leads to the wiring pattern on the printed wiring board, the pitch accuracy and bending accuracy of the outer leads must also be strictly controlled.

【0041】本実施例では、前述のように、各アウター
リード4cが外枠部4gで連結された状態のままアウタ
ーリード4cの形状に基づいて折り曲げ成形し、その後
にアウターリード4cよりも外側の外枠部4gをプレス
加工等により切断するので、アウターリード4cが狭ピ
ッチであったとしても各アウターリード4cの相互間隔
が固定され拘束される。従って、ピッチ精度や折曲げ精
度が良好となり、プリント配線板上の配線パターンへの
実装が確実にかつ高い信頼度で行える。
In the present embodiment, as described above, the outer leads 4c are bent and formed based on the shape of the outer leads 4c while being connected to each other by the outer frame portion 4g, and thereafter the outer leads 4c are formed outside the outer leads 4c. Since the outer frame portion 4g is cut by pressing or the like, even if the outer leads 4c have a narrow pitch, the mutual intervals of the outer leads 4c are fixed and restrained. Therefore, the pitch accuracy and the bending accuracy are good, and the mounting on the wiring pattern on the printed wiring board can be performed reliably and with high reliability.

【0042】次にステップ208において、半導体チッ
プ2とリードフレーム4との接続を検査し、製品番号や
製造番号等をマーキングし、最後にステップ209にお
いて製品の検査をし、包装して出荷する。
Next, in step 208, the connection between the semiconductor chip 2 and the lead frame 4 is inspected, the product number, the manufacturing number, etc. are marked, and finally in step 209, the product is inspected, packaged and shipped.

【0043】以上のような本実施例によれば、図1から
図5の実施例と同様の効果が得られるだけでなく、リー
ドフレーム4の連結部4iよりも外周の部分に補強テー
プ8を貼り付けるので、インナーリード4b相互位置が
確実に固定及び拘束されてずれが防止され、樹脂モール
ド5で一体的に封止する際にインナーリード4bの中間
部分同士が接触することが防止される。
According to the present embodiment as described above, not only the same effect as the embodiment of FIGS. 1 to 5 can be obtained, but also the reinforcing tape 8 is provided on the outer peripheral portion of the connecting portion 4i of the lead frame 4. Since they are attached to each other, the mutual positions of the inner leads 4b are securely fixed and restrained to prevent the displacement, and it is possible to prevent the intermediate portions of the inner leads 4b from contacting each other when they are integrally sealed with the resin mold 5.

【0044】また、各アウターリード4cが外枠部4g
で連結された状態のまま折り曲げ成形し、その後に外枠
部4gを切断するので、アウターリード4cの相互間隔
が固定され拘束される。従って、ピッチ精度や折曲げ精
度が良好となり、プリント配線板上の配線パターンへの
実装が確実にかつ高い信頼度で行える。
Further, each outer lead 4c has an outer frame portion 4g.
Since the outer frame portion 4g is cut after being bent and formed in a state where the outer leads 4c are connected to each other, the mutual interval of the outer leads 4c is fixed and restrained. Therefore, the pitch accuracy and the bending accuracy are good, and the mounting on the wiring pattern on the printed wiring board can be performed reliably and with high reliability.

【0045】尚、上記実施例ではアウターリード4cの
相互間隔を固定及び拘束するためにリードフレーム4の
外枠部4gを利用したが、この外枠部4gを利用せずに
別にアウターリード4cの連結部を設けてもよい。
Although the outer frame portion 4g of the lead frame 4 is used for fixing and restraining the mutual distance between the outer leads 4c in the above embodiment, the outer lead portion 4g is not used but the outer lead 4c is separately provided. You may provide a connection part.

【0046】本発明による半導体装置の製造方法のさら
に他の実施例について、図9を参照しながら説明する。
本実施例は、ダムバー4dの切断をアウターリード4c
の曲げ成形及び外枠部4gの切断後に行う図6の実施例
とは異なり、アウターリード4cの曲げ成形の前にダム
バー4dの切断を行う。
Still another embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG.
In this embodiment, the cutting of the dam bar 4d is performed by cutting the outer lead 4c.
Unlike the embodiment shown in FIG. 6 which is performed after the bending and shaping of the outer frame portion 4g and the bending of the outer lead 4c, the dam bar 4d is cut before the bending and shaping of the outer lead 4c.

【0047】即ち、ステップ206aで、樹脂モールド
5よりも外側の4つのコーナ部分をプレス加工等により
切断した後でダムバー4dをレーザ加工等により切断す
る。従って、次のステップ207aでは、アウターリー
ド4cの曲げ成形及び外枠部4gの切断のみが行われ
る。上記以外は、図6の実施例と同様である。
That is, in step 206a, the four corners outside the resin mold 5 are cut by press working or the like, and then the dam bar 4d is cut by laser working or the like. Therefore, in the next step 207a, only the bending of the outer lead 4c and the cutting of the outer frame portion 4g are performed. Other than the above, it is the same as the embodiment of FIG.

【0048】以上のような本実施例によれば、図6から
図8の実施例と同様の効果が得られる。
According to this embodiment as described above, the same effects as those of the embodiments of FIGS. 6 to 8 can be obtained.

【0049】[0049]

【発明の効果】本発明によれば、各インナーリード間を
連結する連結部を設けるので、インナーリードの相互間
隔が固定及び拘束され、半導体チップとの位置合せ及び
重ね合せを容易に行うことができる。従って、この接合
部分の寸法精度及び位置決め精度を向上できると共に、
インナーリード先端部分付近の剛性を向上できるため、
外的衝撃に対しても変形したりずれたりすることがな
い。
According to the present invention, since the connecting portion for connecting the inner leads is provided, the mutual interval of the inner leads is fixed and restrained, and the alignment and the superposition with the semiconductor chip can be easily performed. it can. Therefore, it is possible to improve the dimensional accuracy and the positioning accuracy of this joint portion,
Since the rigidity near the tip of the inner lead can be improved,
It does not deform or shift even when subjected to external impact.

【0050】また、上記連結部を半導体チップの外周部
分より外側に設けるので、この連結部の切断時に半導体
チップが傷つけられることがない。
Further, since the connecting portion is provided outside the outer peripheral portion of the semiconductor chip, the semiconductor chip is not damaged when the connecting portion is cut.

【0051】また、半導体チップの端子近傍まで伸ばし
たインナーリード先端を該端子に直接接合し、しかも接
合の前はインナーリードは互いに連結されているので、
個々のインナーリードと該端子とを一括で接続でき、加
工時間が短縮する。また、ワイヤーボンディングを用い
ないので、ボンディングスペースを確保する必要がなく
極めて微細で狭ピッチにできると共に、金線の断線や樹
脂モールド時の金線間の接触等が発生する問題は起こら
ない。
Further, since the tips of the inner leads extended to the vicinity of the terminals of the semiconductor chip are directly joined to the terminals, and the inner leads are connected to each other before the joining,
Individual inner leads and the terminals can be collectively connected, and the processing time is shortened. Further, since wire bonding is not used, it is not necessary to secure a bonding space, and it is possible to make the pitch extremely fine and to have a narrow pitch, and there is no problem such as breaking of the gold wire or contact between the gold wires during resin molding.

【0052】また、上記連結部より外周部分に補強テー
プを貼り付けるので、インナーリード相互位置が確実に
固定及び拘束されてずれが防止され、樹脂モールドで封
止する際にインナーリード同士が接触することが防止さ
れる。
Further, since the reinforcing tape is attached to the outer peripheral portion of the connecting portion, the mutual positions of the inner leads are securely fixed and restrained to prevent the displacement, and the inner leads come into contact with each other when sealing with the resin mold. Is prevented.

【0053】また、各アウターリードが外枠部で連結さ
れた状態のまま折り曲げ成形し、その後に外枠部を切断
するので、アウターリードの相互間隔が固定され拘束さ
れる。従って、ピッチ精度や折曲げ精度が良好となり、
プリント配線板上の配線パターンへの実装が確実にかつ
高い信頼度で行える。
Further, since the outer leads are bent and formed in a state of being connected to each other by the outer frame portion, and then the outer frame portion is cut, the mutual intervals of the outer leads are fixed and restrained. Therefore, the pitch accuracy and bending accuracy are good,
Mounting to the wiring pattern on the printed wiring board can be performed reliably and with high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による半導体装置の製造方法
において使用されるリードフレームを示す図である。
FIG. 1 is a diagram showing a lead frame used in a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】図1のリードフレームを用いた半導体装置の構
成を示す図である。
FIG. 2 is a diagram showing a configuration of a semiconductor device using the lead frame of FIG.

【図3】図2に示した半導体装置の製造工程を示すフロ
ーチャートである。
FIG. 3 is a flowchart showing manufacturing steps of the semiconductor device shown in FIG.

【図4】インナーリード先端と半導体チップの端子との
接合の様子を示す図である。
FIG. 4 is a diagram showing how the tips of the inner leads are joined to the terminals of the semiconductor chip.

【図5】連結部が順に切除される途中の状態を示す図で
ある。
FIG. 5 is a view showing a state in which the connecting portion is being cut off in order.

【図6】本発明の他の実施例による半導体装置の製造工
程を示すフローチャートである。
FIG. 6 is a flowchart showing manufacturing steps of a semiconductor device according to another embodiment of the present invention.

【図7】リードフレームの連結部よりも外周の部分に補
強テープを貼り付けた状態を示す図である。
FIG. 7 is a diagram showing a state in which a reinforcing tape is attached to a portion on the outer periphery of the lead frame with respect to the connecting portion.

【図8】(a)はリードフレームのうち樹脂モールドよ
りも外側の4つのコーナ部分を切断した状態を示す図で
あり、(b)は外枠部が連結された状態のアウターリー
ドを折り曲げ成形した状態を示す断面図である。
FIG. 8A is a view showing a state in which four corner portions of the lead frame outside the resin mold are cut, and FIG. 8B is a view of bending the outer lead with the outer frame portion connected. It is sectional drawing which shows the state.

【図9】本発明のさらに他の実施例による半導体装置の
製造工程を示すフローチャートである。
FIG. 9 is a flowchart showing manufacturing steps of a semiconductor device according to still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 半導体チップ 2A 端子 4 リードフレーム 4b インナーリード 4c アウターリード 4d ダムバー 4g 外枠部 4i 連結部 5 樹脂モールド 7 金バンプ 8 補強テープ 1 semiconductor device 2 semiconductor chip 2A terminal 4 lead frame 4b inner lead 4c outer lead 4d dam bar 4g outer frame part 4i connecting part 5 resin mold 7 gold bump 8 reinforcing tape

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 茂行 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 (72)発明者 長野 義也 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shigeyuki Sakurai 650 Kazutachi-cho, Tsuchiura-shi, Ibaraki Hitachi Construction Machinery Co., Ltd.Tsuchiura factory (72) Inventor Yoshiya Nagano 650 Kintate-cho, Tsuchiura-shi, Ibaraki Hitachi Construction Machinery Co. Ceremony Company Tsuchiura Factory

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの端子をリードフレームの
インナーリードに電気的に接続し、これら半導体チップ
及びリードフレームのインナーリードをモールド部にて
一体的に封止した半導体装置の製造方法において、 インナーリードの先端が前記半導体チップの端子部分ま
で伸延するリードフレームを金属板より形成し、かつそ
の時前記半導体チップの外周部分より外側において各イ
ンナーリード間に連結部を設け、次いで前記インナーリ
ードと前記半導体チップの端子を接合し、次いで前記イ
ンナーリードの前記連結部をレーザ光により切断し、次
いで前記半導体チップと前記リードフレームとをモール
ド部にて一体的に封止することを特徴とする半導体装置
の製造方法。
1. A method of manufacturing a semiconductor device, wherein terminals of a semiconductor chip are electrically connected to inner leads of a lead frame, and the inner leads of the semiconductor chip and the lead frame are integrally sealed by a mold part. A lead frame whose tip extends to the terminal portion of the semiconductor chip is formed of a metal plate, and a connecting portion is provided between the inner leads outside the outer peripheral portion of the semiconductor chip, and then the inner lead and the semiconductor are provided. A semiconductor device, characterized in that the terminals of a chip are joined together, then the connecting portion of the inner lead is cut by a laser beam, and then the semiconductor chip and the lead frame are integrally sealed by a molding portion. Production method.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、前記インナーリードと前記半導体チップの端子
を接合する際に、前記半導体チップの端子及び前記イン
ナーリード先端近傍の間に前記リードフレームよりも低
融点の金属を介在させ、この低融点の金属によって接合
を行うことを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein when the inner lead and the terminal of the semiconductor chip are joined, the lead frame is provided between the terminal of the semiconductor chip and the vicinity of the tip of the inner lead. Also, a method of manufacturing a semiconductor device, characterized in that a metal having a low melting point is interposed and bonding is performed by the metal having a low melting point.
【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、前記リードフレームを金属板より形成した後で
あってその各インナーリードと前記半導体チップの端子
を接合する前に、前記インナーリードの前記連結部の外
周部へインナーリード同士の相互位置を固定する補強テ
ープをさらに貼付けることを特徴とする半導体装置の製
造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein after forming the lead frame from a metal plate and before joining each inner lead and a terminal of the semiconductor chip, A method of manufacturing a semiconductor device, further comprising affixing a reinforcing tape for fixing mutual positions of inner leads to an outer peripheral portion of the connecting portion.
【請求項4】 半導体チップの各端子と接合される多数
のインナーリードと、前記インナーリードの外側に連続
するアウターリードとを有し、かつ中央部に前記半導体
チップが搭載されるリードフレームにおいて、 前記インナーリードは、その先端が前記半導体チップの
端子部分まで伸延する長さであり、かつ搭載される前記
半導体チップの外周部分より外側において各インナーリ
ード間に連結部が設けられていること特徴とするリード
フレーム。
4. A lead frame having a large number of inner leads joined to respective terminals of a semiconductor chip, and outer leads continuous to the outside of the inner leads, and having the semiconductor chip mounted in a central portion, The inner lead has a length that extends to the terminal portion of the semiconductor chip, and a connecting portion is provided between the inner leads outside the outer peripheral portion of the semiconductor chip to be mounted. Lead frame to
JP5140624A 1993-06-11 1993-06-11 Manufacture of semiconductor device and lead frame Pending JPH06350009A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5140624A JPH06350009A (en) 1993-06-11 1993-06-11 Manufacture of semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5140624A JPH06350009A (en) 1993-06-11 1993-06-11 Manufacture of semiconductor device and lead frame

Publications (1)

Publication Number Publication Date
JPH06350009A true JPH06350009A (en) 1994-12-22

Family

ID=15273037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5140624A Pending JPH06350009A (en) 1993-06-11 1993-06-11 Manufacture of semiconductor device and lead frame

Country Status (1)

Country Link
JP (1) JPH06350009A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514250A (en) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド Flip chip on lead semiconductor package method and apparatus
KR101486790B1 (en) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 Micro Lead Frame for semiconductor package
JP2016055300A (en) * 2014-09-05 2016-04-21 日伸工業株式会社 Manufacturing method of press working product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514250A (en) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド Flip chip on lead semiconductor package method and apparatus
KR101486790B1 (en) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 Micro Lead Frame for semiconductor package
JP2016055300A (en) * 2014-09-05 2016-04-21 日伸工業株式会社 Manufacturing method of press working product

Similar Documents

Publication Publication Date Title
JP5564392B2 (en) Semiconductor device
KR100753751B1 (en) Semiconductor integrated circuit device
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
US7019388B2 (en) Semiconductor device
JPH04280462A (en) Lead frame and semiconductor device using this lead frame
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JPH06252333A (en) Semiconductor device and manufacture thereof
US20230005827A1 (en) Lead frame, semiconductor device, and lead frame manufacturing method
JP3232698B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH06350009A (en) Manufacture of semiconductor device and lead frame
JPH06236956A (en) Semiconductor device and its manufacture
JPH06252334A (en) Semiconductor device
JP4764608B2 (en) Semiconductor device
JP4266429B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP2707153B2 (en) Lead frame manufacturing method
JPS63160262A (en) Lead frame and semiconductor device using the same
JP2003007953A (en) Resin-sealing semiconductor device and manufacturing method therefor
JPH06224343A (en) Semiconductor device and manufacture thereof
JPH0265266A (en) Lead frame
JPH06224360A (en) Semiconductor device and manufacture thereof
JP2001077273A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JPH10178147A (en) Semiconductor device and manufacture thereof
JP2000323641A (en) Lead frame and manufacture thereof