KR19990029223A - 반도체 장치 시험용 기판 및 반도체 장치 시험방법 - Google Patents

반도체 장치 시험용 기판 및 반도체 장치 시험방법 Download PDF

Info

Publication number
KR19990029223A
KR19990029223A KR1019980022007A KR19980022007A KR19990029223A KR 19990029223 A KR19990029223 A KR 19990029223A KR 1019980022007 A KR1019980022007 A KR 1019980022007A KR 19980022007 A KR19980022007 A KR 19980022007A KR 19990029223 A KR19990029223 A KR 19990029223A
Authority
KR
South Korea
Prior art keywords
semiconductor device
test
substrate
solder
contact
Prior art date
Application number
KR1019980022007A
Other languages
English (en)
Other versions
KR100294835B1 (ko
Inventor
준 후꾸다
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990029223A publication Critical patent/KR19990029223A/ko
Application granted granted Critical
Publication of KR100294835B1 publication Critical patent/KR100294835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 땜납 범프를 갖는 반도체 장치에 대해 시험을 행할 때에 이용하는 반도체 장치 시험용 기판 및 반도체 장치 시험 방법에 관한 것으로, 확실한 시험을 가능하게 함과 동시에, 반도체 장치의 높은 신뢰성을 유지하는 것을 과제로 한다.
절연재로 이루어지는 기판 본체(32)와 이 기판 본체(32)에 형성됨과 동시에 반도체 장치(40)에 형성된 땜납 범프(42)가 접속되는 컨택트부(36)를 갖고, 땜납 범프(42)가 컨택트부(36)에 접속된 상태에서 상기 반도체 장치에 대해 시험을 행하는 반도체 장치 시험용 기판에서 상기 컨택트부(36)를 땜납 이외의 도전 재료로 이루어지는 컨택트 기재(니켈층; 48, 금층; 50)와, 이 컨택트 기재를 덮도록 배치된 박막형의 미소 땜납층(52)에 의해 구성한다.

Description

반도체 장치 시험용 기판 및 반도체 장치 시험 방법
본 발명은 반도체 장치 시험용 기판 및 반도체 장치 시험 방법에 관한 것으로, 특히 땜납 범프를 갖는 반도체 장치에 대해 시험을 행할 때에 이용하는 반도체 장치 시험용 기판 및 반도체 장치 시험 방법에 관한 것이다.
최근, 반도체 장치의 고밀도화, 고속화 및 다핀화에 따라 외부 접속 단자로서 땜납 범프를 이용한 반도체 장치가 제공되어져 오고 있다.
이 종류의 반도체 장치는 시험 시에는 땜납 범프를 반도체 장치 시험용 기판에 접속한 상태에서 번인 시험 등의 각종 시험이 실시된다. 따라서, 신뢰성이 높은 반도체 장치를 실현하기 위해서는 반도체 장치와 반도체 장치 시험용 기판과의 접속을 확실하게 행함과 동시에 반도체 장치를 시험용 기판으로부터 이탈시킬 때는 땜납 범프에 손상을 주지 않도록 이탈시킬 필요가 있다.
도 6 내지 도 8은 종래의 반도체 장치 시험용 기판 및 반도체 장치 시험 방법을 나타내고 있다.
도 6에 도시한 반도체 장치 시험용 기판(10A)은 유리 또는 세라믹 등의 절연재로 이루어진 기판 본체(12)와, 이 기판 본체(12) 상에 형성된 메탈 패턴부(14)와, 피시험체가 되는 반도체 장치(16)에 형성된 땜납 범프(18)가 접속되는 컨택트부(20A)와, 이 컨택트부(20A)의 형성 위치 이외에 배치된 절연막(22) 등으로 구성되어 있다.
컨택트부(20A)는 절연막(22)에 형성된 개구부에 배치되어 있으며, 하층(24)과 상층(26)이 적층된 구성으로 되어 있다. 종래에는 하층(24)은 니켈(Ni)로 형성되어 있으며, 또한 상층(26)은 금(Au)으로 형성되어 있었다.
따라서, 도 6에 도시된 바와 같이, 반도체 장치(16)가 반도체 장치 시험용 기판(10A)에 장착된 상태에서, 땜납 범프(18)는 컨택트부(20A)를 구성하는 상층(26 ; 즉, 금)에 용융 접속되는 구성으로 되어 있었다. 그리고, 이 접속 상태에서 번인 시험 등의 소정의 신뢰성 시험이 실시되었다.
또한, 컨택트부(20A)를 니켈로 된 하층(24)의 상부에 금으로 된 상층(26)을 적층한 구성으로 한 것은 기판용 배선 패턴에 이용되는 재료로서는 동(Cu)이 일반적이지만, 그 동(Cu)과의 밀착성 및 최상층(26)인 금(Au)에의 장벽을 고려해서 니켈(Ni)을 사용하였다. 또한, 최상층(26)인 금(Au)에 관해서는, 땜납 범프(18)와의 밀착성 및 니켈 표면의 산화 방지를 고려한 것이다.
또한, 반도체 장치(16)가 설치된 땜납 범프(18)에 주목하면, 땜납 범프(18)에는 시험시에 신호, 전원 등의 입출력을 행하는 땜납 범프[18 ; 이하, 이것을 특히 지정하여 말하는 경우에는 시험용 땜납 범프(18a)라고 한다]와, 시험 시에는 사용하지 않은 땜납 범프(18)(이하, 이것을 특히 지정하고 있는 경우에는 비시험용 땜납 범프(18b)라 한다)를 갖고 있다.
이 가운데, 시험용 땜납 범프(18a)는, 상기한 바와 같이 컨택트부(20A)와 접속된다. 이에 대해, 비시험용 땜납 범프(18b)의 형성 위치에는 컨택트부(20A)는 형성되어 있지 않으며, 따라서 시험 시에 비시험용 땜납 범프(18b)는 절연막(22)에 접촉하는 구성으로 되어 있었다.
한편, 도 7 및 도 8에 도시한 반도체 장치 시험용 기판(10B)은 컨택트부(20B)로서 돔(dome)형의 땜납 패드(28)를 이용한 예를 나타내고 있다. 또한, 도 7 및 도 8에서 도 6에 도시한 반도체 장치 시험용 기판(10A)과 동일 구성에 대해서는 동일 부호를 붙이고 있다.
반도체 장치 시험용 기판(10B)에서는 땜납 패드(28)가 직접 반도체 장치(16)의 땜납 범프(18)와 용융 접속함으로써, 반도체 장치(16)는 반도체 장치 시험용 기판(10B)에 장착되며 그리고 이 접속 상태에서 번인 시험 등의 소정의 신뢰성 시험이 실시되어 있었다.
그런데, 도 6에 도시한 반도체 장치 시험용 기판(10A)에서는 시험 시에 실시되는 가열 처리(예를 들면, 번인 시험의 경우에는 가열·냉각이 반복 실시된다)에 의해 땜납 범프(18)가 열화하고, 반도체 장치(16)의 신뢰성이 저하한다고 하는 문제점이 있었다. 이하, 그 이유에 대해 설명한다.
도 6에 도시한 반도체 장치 시험용 기판(10A)은 금(Au)에 의해 형성된 상층(26)에 땜납 범프(18)가 접속되는 구성으로 되어 있기 때문에, 시험 공정에서 실시되는 가열 처리의 열 이력에 의해, 땜납 범프(18)의 표면에 금-주석 합금(Au-Sn 합금)이 형성되며, 그 후 실시되는 리플로우 공정 등에 의한 땜납 범프(18)의 재성형 시에 땜납 범프(18) 내에 Au-Sn 합금을 취득하게 되며, 땜납 범프(18)의 특성이 열화하고 반도체 장치(16)의 신뢰성이 저하한다고 하는 문제점이 있었다.
또한, 도 7 및 도 8에 도시한 반도체 장치 시험용 기판(10B)에서는 도 7의 중앙부에 도시된 바와 같이 반도체 장치(16)를 반도체 장치 시험용 기판(10B)에 장착하여 땜납 범프(18)를 땜납 패드(28)에 접속할 때, 이 땜납 패드(28)의 땜납이 횡방향으로 이탈하는 현상이 발생한다(이하, 이 땜납을 릴리프 땜납(29)이라 함).
이 현상이 발생하면 도 7에 도시된 바와 같이, 릴리프 땜납(29)은 절연막(22)의 상부에 위치하게 되며, 땜납 범프(18)와 메탈 패턴부(14)와의 전기적 접속이 행해지지 않은 상태가 발생하고, 따라서 반도체 장치(16)에 대해 적당한 시험을 행할 수 없게 된다고 하는 문제점이 있었다.
또한, 땜납 범프(18)와 땜납 패드(28)는 모두 땜납으로 이루어지기 때문에 접합성이 양호하고, 용융 접합한 상태에서의 양자의 접합력은 강해진다. 이 때문에, 시험 종료 후에 반도체 장치(16)를 반도체 장치 시험용 기판(10B)으로부터 이탈시키고자 한 경우(제거 공정), 땜납 범프(18)의 반도체 장치 시험용 기판(10B)에 대한 접합력이 반도체 장치(16)에 대한 접합력보다도 커지는 경우가 있다.
이 경우, 도 8에 도시된 바와 같이 땜납 범프(18)는 반도체 장치(16)로부터 떨어져 반도체 장치 시험용 기판(10B)측에 남는 경우가 생겨(도 8의 좌측 땜납 범프 ; 18), 시험을 실시함으로써 반도체 장치(16)를 손상할 우려가 있다고 하는 문제점이 있었다.
또한, 종래에서는 시험 시에서 비시험용 땜납 범프(18b)는 절연막(22)에 접촉하는 구성으로 되어 있기 때문에, 장착 상태에서의 반도체 장치(16)와 반도체 장치 시험용 기판(10A, 10B)과의 이격 거리가 비시험용 땜납 범프(18b)의 높이에 의해 규제되어져 시험용 땜납 범프(18a)가 컨택트부(20A, 20B)와 접속하기 어려워진다고 하는(이 현상을 스프링백 현상이라 한다) 문제점이 있었다.
또한, 종래에서는 기판 본체(12)로서 비용이 높은 유리 또는 세라믹을 이용하고 있었기 때문에 반도체 장치 시험용 기판(10A, 10B)의 제품 비용이 상승하게 된다고 하는 문제점이 있었다. 반도체 장치 시험용 기판(10A, 10B)의 비용 저감을 꾀하기 위해서는 기판 본체(12)로서 유리·에폭시 기판 등을 이용하는 것이 바람직하지만 단순하게 종래의 구성에서 기판 본체(12)로서 유리·에폭시 기판을 이용하면 유리·에폭시 기판은 유리 또는 세라믹 제조 기판에 대해 열팽창이 크기 때문에 도 7 및 도 8에서 도시한 릴리프 땜납(29)의 발생이 심해지며 사용할 수 없다고 하는 문제점이 생긴다.
본 발명은 상기한 점에 감안하여 이루어진 것으로, 확실한 시험을 가능하게 함과 동시에 반도체 장치의 높은 신뢰성을 유지할 수 있는 반도체 장치 시험용 기판 및 반도체 장치 시험 방법을 제공하는 것을 목적으로 한다.
상기한 과제는 다음에 진술하는 수단을 강구함으로써 해결할수 있다.
청구 범위 제1항 기재의 발명에서는,
절연재로 이루어지는 기판 본체와,
이 기판 본체에 형성됨과 동시에 피시험체가 되는 반도체 장치에 형성된 땜납 범프가 접속되는 컨택트부를 갖고,
상기 땜납 범프가 상기 컨택트부에 접속된 상태에서 상기 반도체 장치에 대해 시험을 행하는 반도체 장치 시험용 기판에 있어서,
상기 컨택트부를,
땜납 이외의 도전 재료로 이루어지는 컨택트 기재와,
이 컨택트 기재를 덮도록 배치된 박막 상의 미소 땜납
에 의해 구성된 것을 특징으로 하는 것이다.
또한, 청구 범위 제2항 기재의 발명에서는,
상기 제1항의 반도체 장치 시험용 기판에 있어서,
상기 기판 본체로서 유리·에폭시 배선 기판을 이용한 것을 특징으로 하는 것이다.
또한, 청구 범위 제3항 기재의 발명에서는,
상기 제1항 또는 제2항의 반도체 장치 시험용 기판에 있어서,
상기 미소 땜납의 두께를 5 ∼ 20㎛로 설정한 것을 특징으로 하는 것이다.
또한, 청구 범위 제4항 기재의 발명에서는,
상기 제1항 또는 제2항의 반도체 장치 시험용 기판에 있어서,
상기 반도체 장치에 설치된 시험 시에 시험을 행하지 않은 비시험 범프의 형성 위치에, 상기 컨택트 기재 및 미소 땜납이 배치되어 있지 않은 오목부 형상을 갖는 솔더 레지스트부를 더 형성한 것을 특징으로 하는 것이다.
또한, 청구 범위 제5항의 발명에 따른 반도체 장치 시험 방법에서는,
상기 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 장치 시험용 기판에 설치된 컨택트부의 미소 땜납에, 피 시험체가 되는 반도체 장치에 형성된 땜납 범프를 용융 접속함으로써 상기 반도체 장치를 상기 시험용 기판에 장착하는 장착 공정과,
상기 시험용 기판을 이용해서 상기 반도체 장치에 대해 소정의 전기적 구동 시험을 행하는 시험 공정과,
상기 시험 공정 종료 후, 상기 땜납 범프를 상기 컨택트부로부터 이탈시킴으로써 상기 반도체 장치를 상기 시험용 기판으로부터 제거하는 공정
을 갖는 것을 특징으로 하는 것이다.
상기한 각 수단은 다음과 같이 작용한다.
제1항 및 제5항의 발명에 따르면,
반도체 장치를 반도체 장치 시험용 기판에 장착한 상태(이하, 장착 상태라 함)에서 반도체 장치의 땜납 범프는 컨택트부에 접속된다. 이 때, 컨택트부는 땜납 이외의 도전 재료로 이루어지는 컨택트 기재와 이 컨택트 기재를 덮도록 배치된 박막형의 미소 땜납에 의해 구성되어 있기 때문에, 땜납 범프는 미소 땜납에 용융 접속되는 구성이 된다.
미소 땜납은 상기한 바와 같이 박막형이기 때문에, 땜납 범프가 접속되어도 미소 땜납이 컨택트부의 형성 위치에서 횡방향으로 이탈하는 것과 같은 일 없이, 땜납 범프와 컨택트부와의 전기적 접속을 확실하게 행할 수 있다.
또한, 장착 상태에서 반도체 장치와 반도체 장치 시험용 기판과의 접속은 땜납 범프와 미소 땜납과의 접합력에 의해 유지되어 있는 것뿐이기 때문에, 시험이 종료하여 반도체 장치를 반도체 장치 시험용 기판으로부터 이탈시킬 때는 용이하게 반도체 장치를 반도체 장치 시험용 기판으로부터 이탈시킬 수 있으며, 땜납 범프가 반도체 장치 시험용 기판측에 남는 것과 같은 일은 없다. 또한, 이탈 시에 컨택트 기재가 땜납 범프에 혼입하는 것과 같은 일도 없으며 땜납 범프에 특성 열화가 발생하는 일도 없다.
또한, 제2항의 발명에 따르면,
기판 본체로서 유리·에폭시 배선 기판을 이용함으로써 반도체 장치 시험용 기판의 저비용화를 꾀할 수 있다. 또한, 유리·에폭시 배선 기판은 열팽창률이 높기 때문에 종래와 같은 구성으로는 반도체 장치의 장착 시에 땜납이 횡방향으로 이탈하는 것이 우려된다. 그런데, 본 발명에서는 상기한 바와 같이 컨택트부가 컨택트 기재 상에 박막형의 미소 땜납을 설치한 구성이기 때문에 이 미소 땜납이 횡방향으로 이탈하는 것과 같은 일은 없고, 기판 본체로서 열팽창율이 높은 유리·에폭시 배선 기판을 이용해도 땜납 범프와 컨택트부와의 확실한 전기적 접속을 실현할 수 있다.
또한, 제3항의 발명에 따르면,
미소 땜납의 두께를 5 ∼ 20㎛로 설정함으로써, 상기한 작용을 보다 유효하게 실현할 수 있다.
또한, 제4항의 발명에 따르면,
시험 시에 시험을 행하지 않은 비시험 범프의 형성 위치에 컨택트 기재 및 미소 땜납이 배치되지 않은 오목부 형상을 갖는 솔더 레지스트부를 형성함으로써 장착 시에 비시험 범프는 솔더 레지스트부 내에 삽입된 상태가 된다. 이 때문에, 반도체 장치와 반도체 장치 시험용 기판과의 이격 거리가 비시험 범프에 의해 규제되는 일은 없어지며, 즉 스프링백 현상의 발생을 억제할 수 있으며, 따라서 시험 실시에 이용되는 땜납 범프와 컨택트부와의 접속을 확실하게 행할 수 있다.
도 1은 본 발명의 일 실시예인 반도체 장치 시험용 기판의 단면도.
도 2는 본 발명의 일 실시예인 반도체 장치 시험용 기판의 주요부 확대도.
도 3은 본 발명의 일 실시예인 반도체 장치 시험용 기판에 반도체 장치를 장착하는 모습을 나타낸 도면.
도 4는 본 발명의 일 실시예인 반도체 장치 시험용 기판을 이용한 시험 방법을 설명하기 위한 도면(장착 공정 및 시험 공정).
도 5는 본 발명의 일 실시예인 반도체 장치 시험용 기판을 이용한 시험 방법을 설명하기 위한 도면(제거 공정).
도 6은 종래의 반도체 장치 시험용 기판의 일례를 설명하기 위한 도면.
도 7은 종래의 반도체 장치 시험용 기판의 일례를 설명하기 위한 도면.
도 8은 종래의 반도체 장치 시험용 기판의 일례를 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
30 : 반도체 장치 시험용 기판
32 : 기판 본체
34 : 메탈 패턴부
36 : 컨택트부
38 : 절연막
40 : 반도체 장치
42 : 땜납 범프
42a : 시험용 땜납 범프
42b : 비시험용 땜납 범프
46 : 땜납 레지스트부
48 : 니켈층
50 : 금층
52 : 미소 땜납층
다음에, 본 발명의 실시 형태에 대해 도면과 함께 설명한다.
도 1은 본 발명의 일 실시예인 반도체 장치 시험용 기판(30)을 나타내고 있다. 반도체 장치 시험용 기판(30)은 대략 기판 본체(32), 메탈 패턴부(34), 컨택트부(36), 절연막(38) 등에 의해 구성되어 있다.
이 반도체 장치 시험용 기판(30)은 도 3에 도시된 바와 같이 피시험체가 되는 반도체 장치(40)가 장착되며, 이 반도체 장치(40)에 대해 번인 시험 등의 신뢰성 시험을 행할 때에 이용되는 것이다. 또한, 본 실시예에 따른 반도체 장치 시험용 기판(30)은 외부 접속 전극으로서 땜납 범프(42)가 설치된 반도체 장치(40)에 대해 시험을 행하는 구성으로 되어 있다.
기판 본체(32)는 절연 부재에 의해서 이루어지며, 본 실시예에서는 유리·에폭시 배선 기판이 이용되고 있다. 이 유리·에폭시 배선 기판은 종래 이용되고 있던 유리 기판 및 세라믹 기판에 비교해서 저가이기 때문에 따라서, 기판 본체(32)로서 유리·에폭시 배선 기판을 이용함으로써 반도체 장치 시험용 기판(30)의 저비용화를 꾀할 수 있다.
이 기판 본체(32)의 표면에는 컨택트부(36), 메탈 패턴부(34) 및 테스트 패드(44 ; 도 3 참조)가 설치되어 있다. 컨택트부(36)는 후에 상술한 바와 같이 반도체 장치(40)의 땜납 범프(42)가 접속되는 것이다. 또한, 메탈 패턴부(34)는 예를 들면 동(Cu)막을 소정의 배선 패턴으로 기판 본체(32) 상에 프린트한 구성으로 되어 있다. 또한, 테스트 패드(44)는 기판 본체(32)의 외부 주변 부분에 배치되어 있으며 시험 시에 시험 장치(예를 들면, 테스터 장치)의 프로브가 접속되는 것이다.
컨택트부(36)와 테스트 패드(44)는 메탈 패턴부(34)에 의해 전기적으로 접속되어 있으며 따라서, 반도체 장치(40)가 반도체 장치 시험용 기판(30)에 장착된 상태에서 테스트 패드(44)에 테스터 장치의 프로브를 접속함으로써 이 테스터 장치는 메탈 패턴부(34) 및 컨택트부(36)를 통해 땜납 범프(42)에 접속된다. 이에 따라, 하면에 집약적으로 외부 접속 단자가 되는 땜납 범프(42)가 배치된 반도체 장치(40)에 있어서도 테스터 장치를 이용해서 전기적인 시험을 실시하는 것이 가능해진다.
또한, 기판 본체(32)에는 보호막으로서 기능하는 절연막(38)이 배치되어 있다. 이 절연막(38)은 예를 들면, 폴리이미드계의 수지이며, 기판 본체(32)의 표면 전체를 덮도록 형성되어 있다. 또한, 절연막(38)의 소정 위치에는 컨택트부(36)를 배치하기 위한 컨택트용 개구, 테스트 패드(44)를 배치하기 위한 테스트 패드용 개구 및 후술하는 솔더 레지스트부(46)가 각각 형성되어 있다.
솔더 레지스트부(46)는 기판 본체(32)가 노출하도록 절연막(38)을 관통하여 형성된 개구이며, 후술한 바와 같이 반도체 장치(40)가 설치된 땜납 범프(42) 중에시험 시에 사용하지 않은 땜납 범프(42)(이하, 이것을 특히 지정하여 말하는 경우에는 비시험용 땜납 범프(42b)라 한다)의 배치 위치에 대응하는 위치로 형성되어 있다.
계속해서, 컨택트부(36)의 구성에 대해 도 1에 도 2를 부가하여 이용해서 설명한다. 또한, 도 2는 도 1에서의 컨택트부(36)의 배치 위치를 확대해서 나타낸 도면이다.
컨택트부(36)는 상기한 바와 같이 절연막(38)에 형성된 개구부에 배치되어 있으며, 하부로부터 니켈(Ni)층(48), 금(Au)층(50), 미소 땜납층(52)이 적층된 3층 구조로 되어 있다. 니켈층(48)은 그 두께가 비교적 크며 예를 들면, 5 ∼ 10㎛의 두께로 되어 있다. 또한, 금층(50)은 니켈층(48)에 비해 얇게 형성되어 있으며 예를 들면, 0.1 ∼ 1.0㎛의 두께로 되어 있다.
또한, 미소 땜납층(52)은 본 발명의 주요부가 되는 것으로 그 두께는 예를 들면, 5 ∼ 20㎛로 설정되어 있으며 박막형으로 되어 있다. 또한, 미소 땜납층(52)의 컨덕터 사이즈는 80㎛ 이하로 되어 있다. 이 미소 땜납층(52)은 금층(50)의 상면에 도금법 또는 땜납 디프법을 이용하여 형성되며 그 표면은 평평한 평활면으로 되어 있다.
상기 구성으로 된 컨택트부(36)는 반도체 장치(40)가 설치된 땜납 범프(42) 중에, 시험 시에 사용하는 땜납 범프(42)(이하, 이것을 특히 지정한다고 하는 경우에는 시험용 땜납 범프(42a)라고 함)의 배치 위치에 대응하는 위치에 형성되어 있다.
계속해서, 상기 구성으로 된 반도체 장치 시험용 기판(30)을 이용해서 반도체 장치(40)에 대해 시험을 행하는 반도체 장치 시험 방법에 대해 설명한다.
반도체 장치 시험용 기판(30)을 이용해서 반도체 장치(40)의 시험을 행하기 위해서는 우선 반도체 장치(40)를 반도체 장치 시험용 기판(30)에 장착하는 장착 공정을 실시한다. 이 장착 공정에서는 도 3에 도시한 바와 같이 반도체 장치(40)와 반도체 장치 시험용 기판(30)을 대치시켜 반도체 장치(40)를 반도체 장치 시험용 기판(30)에 장착한다. 이 때, 반도체 장치(40)에 설치되어 있는 시험용 땜납 범프(42a)를 컨택트부(36)에 위치 결정하고 또한, 비시험용 땜납 범프(42b)를 솔더 레지스트부(46)에 위치 결정한 후에 장착 처리를 행한다. 그리고, 컨택트부(36)에 설치되어 있는 미소 땜납층(52)에 반도체 장치(40)에 형성된 땜납 범프(42)(시험용 땜납 범프(42a))를 용융 접속함으로써 반도체 장치(40)를 반도체 장치 시험용 기판(30)에 고정한다. 도 4는 반도체 장치(40)를 반도체 장치 시험용 기판(30)에 장착한 상태(장착 상태)를 나타내고 있다.
이 장착 상태에서 상기한 바와 같이 반도체 장치(40)의 시험용 땜납 범프(42a)는 컨택트부(36)에 전기적으로 접속된다. 이 때, 컨택트부(36)는 땜납 이외의 도전 재료인 니켈층(48) 및 금층(50 ; 컨택트 기재)과, 이 컨택트 기재를 덮도록 배치된 박막형의 미소 땜납층(52)에 의해 구성되어 있기 때문에, 시험용 땜납 범프(42a)는 미소 땜납층(52)에 용융 접속되는 구성이 된다.
미소 땜납층(52)은 상기한 바와 같이 박막형이기 때문에 시험용 땜납 범프(42a)가 접속되어도 미소 땜납층(52)이 컨택트부(36)의 형성 위치에 의해 횡방향으로 이탈하는 것과 같은 일은 없다. 따라서, 시험용 땜납 범프(42a)와 컨택트부(36)와의 전기적 접속을 확실하게 행할 수 있으며 신뢰성이 높은 시험을 행할 수 있다.
또한, 상기한 바와 같이 반도체 장치(40)가 설치된 땜납 범프(42)는 시험 시에서 신호, 전원 등의 입출력을 행하는 시험용 땜납 범프(42a)와, 시험 시에 사용하지 않은 비시험용 땜납 범프(42b)를 갖고 있다. 그리고, 시험 시에 사용되지 않은 비시험용 땜납 범프(42b)는 도 4에 도시된 장착 상태에서 오목부 형상을 갖는 솔더 레지스트부(46)에 삽입되는 구성으로 되어 있다.
이 때문에, 비시험용 땜납 범프(42b)에 의해 반도체 장치(40)와 반도체 장치 시험용 기판(30)과의 이격 거리가 규제되는 일은 없어지며 소위 스프링백 현상의 발생을 억제할 수 있으며 따라서, 시험용 땜납 범프(42a)와 컨택트부(36)와의 전기적 접속을 확실하게 행할 수 있으며 이에 따라서도 신뢰성이 높은 시험을 행할 수 있다.
도 4에 도시한 장착 상태에서 반도체 장치 시험용 기판(30)에 형성된 테스트 패드(44)에는 테스터 장치의 프로브가 접속되며, 번인 등의 소정의 신뢰성 시험이 행해진다(시험 공정). 이 때, 가열 처리가 실시되지만 시험용 땜납 범프(42a)는 미소 땜납층(52)과 접속되어 있기 때문에, 시험용 땜납 범프(42a)와 컨택트부(36)와의 계면에 금-주석(Au-Sn) 합금이 형성되는 것과 같은 일은 없으며 따라서, 시험용 땜납 범프(42a)에 열화나 특성 변화가 발생하는 것과 같은 일은 없다.
시험 공정이 종료하면, 시험용 땜납 범프(42a)를 컨택트부(36)로부터 이탈시킴으로써 반도체 장치(40)를 반도체 장치 시험용 기판(30)으로부터 떼어내 제거하는 공정이 실시된다. 도 5는 제거 공정을 나타내고 있다.
이 제거 공정은 반도체 장치(40)를 반도체 장치 시험용 기판(30)으로부터 박리함으로써 행해지지만 상기한 장착 상태에서 반도체 장치(40)와 반도체 장치 시험용 기판(30)과의 접속은 시험용 땜납 범프(42a)와 미소 땜납층(52)과의 접합력에 의해 유지되어 있는 것 뿐이다.
이 때문에, 시험이 종료하여 반도체 장치(40)를 반도체 장치 시험용 기판(30)으로부터 이탈시킬 때에 용이하게 이탈시킬 수 있으며, 시험용 땜납 범프(42a)가 반도체 장치 시험용 기판(30)측에 남는 것과 같은 일은 없다. 또한, 이탈 시에 금(컨택트 기재)이 시험용 땜납 범프(42a)에 혼입하는 것과 같은 일도 없으며 시험용 땜납 범프(42a)에 특성 열화가 발생하는 경우도 없다.
또한, 본 발명에 적용할 수 있는 반도체 장치는 외부 접속 단자로서 땜납 범프를 이용한 것이면 BGA 타입의 반도체 장치, 베어칩 등 그 종류를 묻는 일 없이 적용하는 것이 가능하다.
전술한 바와 같이 본 발명에 따르면 다음에 진술하는 여러가지의 효과를 실현할 수 있다.
청구 범위 제1항 및 제5항에 기재된 발명에 따르면, 장착 상태에서 미소 땜납이 컨택트부의 형성 위치에서 횡방향으로 이탈하는 것과 같은 일 없이, 땜납 범프와 컨택트부와의 전기적 접속을 확실하게 행할 수 있다.
또한, 시험이 종료하여 반도체 장치를 반도체 장치 시험용 기판으로부터 이탈 시킬 때에 있어서, 반도체 장치를 반도체 장치 시험용 기판으로부터 용이하게 이탈 시킬 수 있으며, 땜납 범프가 반도체 장치 시험용 기판측에 잔존하는 것을 방지할 수 있다. 또한, 이탈 시에 컨택트 기재가 땜납 범프에 혼입하는 것과 같은 일도 없으며 땜납 범프에 특성 열화가 발생하는 일도 없다.
또한, 청구 범위 제2항에 기재된 발명에 의하면, 땜납 범프와 컨택트부와의 확실한 전기적 접속을 유지하면서 반도체 장치 시험용 기판의 저비용화를 꾀하는 것이 가능해진다.
또한, 청구 범위 제4항에 기재된 발명에 의하면, 비시험 범프에 의해 반도체 장치와 반도체 장치 시험용 기판과의 이격 거리가 비시험 범프에 의해 규제되는 것은 없어지며, 따라서 스프링백 현상의 발생을 억제할 수 있기 때문에, 시험 실시 시에 이용되는 땜납 범프와 컨택트부와의 접속을 확실하게 행할 수 있다.

Claims (5)

  1. 절연재로 이루어진 기판 본체와,
    상기 기판 본체에 형성됨과 동시에 피시험체가 되는 반도체 장치에 형성된 땜납 범프가 접속되는 컨택트부를 갖고,
    상기 땜납 범프가 상기 컨택트부에 접속된 상태에서 상기 반도체 장치에 대해 시험을 행하는 반도체 장치 시험용 기판에 있어서,
    상기 컨택트부는
    땜납 이외의 도전 재료로 이루어지는 컨택트 기재와,
    상기 컨택트 기재를 덮도록 배치된 박막형의 미소 땜납
    을 포함하는 것을 특징으로 하는 반도체 장치 시험용 기판.
  2. 제1항에 있어서,
    상기 기판 본체로서 유리·에폭시 배선 기판을 이용한 것을 특징으로 하는 반도체 장치 시험용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 미소 땜납의 두께를 5 ∼ 20㎛로 설정한 것을 특징으로 하는 반도체 장치 시험용 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 반도체 장치에 설치된 시험 시에 시험을 행하지 않은 비시험 범프의 형성 위치에, 상기 컨택트 기재 및 미소 땜납이 배치되지 않은 오목부 형상을 갖는 솔더 레지스트부를 더 형성한 것을 특징으로 하는 반도체 장치 시험용 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 장치 시험용 기판에 설치된 컨택트부의 미소 땜납에, 피시험체가 되는 반도체 장치에 형성된 땜납 범프를 용융 접속함으로써, 상기 반도체 장치를 상기 시험용 기판에 장착하는 장착 공정과,
    상기 시험용 기판을 이용해서 상기 반도체 장치에 대해 소정의 전기적 구동 시험을 행하는 시험 공정과,
    상기 시험 공정 종료 후, 상기 땜납 범프를 상기 컨택트부로부터 이탈시킴으로써 상기 반도체 장치를 상기 시험용 기판으로부터 제거하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치 시험 방법.
KR1019980022007A 1997-09-01 1998-06-12 반도체 장치 시험용 기판 및 반도체 장치 시험방법 KR100294835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9236032A JPH1183937A (ja) 1997-09-01 1997-09-01 半導体装置試験用基板及び半導体装置試験方法
JP97-236032 1997-09-01

Publications (2)

Publication Number Publication Date
KR19990029223A true KR19990029223A (ko) 1999-04-26
KR100294835B1 KR100294835B1 (ko) 2001-07-12

Family

ID=16994758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022007A KR100294835B1 (ko) 1997-09-01 1998-06-12 반도체 장치 시험용 기판 및 반도체 장치 시험방법

Country Status (4)

Country Link
US (1) US6281693B1 (ko)
JP (1) JPH1183937A (ko)
KR (1) KR100294835B1 (ko)
TW (1) TW383439B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003484A (ko) * 2002-07-03 2004-01-13 현대모비스 주식회사 실내압력이 제어되는 차량 환기 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525553B1 (en) * 2000-09-11 2003-02-25 St Assembly Test Services Ltd. Ground pin concept for singulated ball grid array
US6559656B2 (en) * 2000-12-28 2003-05-06 Honeywell Advanced Circuits, Inc. Permittivity measurement of thin films
TW200623285A (en) * 2004-12-21 2006-07-01 Siliconmotion Inc Package and method for reducing number of pins of chip
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
US10244632B2 (en) * 2017-03-02 2019-03-26 Intel Corporation Solder resist layer structures for terminating de-featured components and methods of making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507665B2 (ja) * 1989-05-09 1996-06-12 株式会社東芝 電子管用金属円筒部材の製造方法
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5914614A (en) * 1996-03-12 1999-06-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
JP3514568B2 (ja) * 1995-12-25 2004-03-31 浜松ホトニクス株式会社 Ｘ線管の製造方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003484A (ko) * 2002-07-03 2004-01-13 현대모비스 주식회사 실내압력이 제어되는 차량 환기 시스템

Also Published As

Publication number Publication date
KR100294835B1 (ko) 2001-07-12
JPH1183937A (ja) 1999-03-26
TW383439B (en) 2000-03-01
US6281693B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
KR100366746B1 (ko) 2개의 전자 장치의 조립체
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US4472876A (en) Area-bonding tape
EP0117111B1 (en) Semiconductor device assembly
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
US5177863A (en) Method of forming integrated leadouts for a chip carrier
EP0683517A2 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
EP1168447A2 (en) Multi-layered semiconductor device and method
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20020046966A (ko) 반도체장치 및 그 제조방법
KR100228472B1 (ko) 반도체 장치의 시험용기판 및 반도체 장치의 시험방법
EP0171232B1 (en) Area-bonding tape
KR100294835B1 (ko) 반도체 장치 시험용 기판 및 반도체 장치 시험방법
US5726075A (en) Method for fabricating microbump interconnect for bare semiconductor dice
US5883432A (en) Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board
JP2715793B2 (ja) 半導体装置及びその製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
KR100299465B1 (ko) 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법
JP5666366B2 (ja) 半導体装置の製造方法
JP2001127256A (ja) 半導体装置
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
JP5057139B2 (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee