KR19990023506A

KR19990023506A - 액정표시장치

Info

Publication number: KR19990023506A
Application number: KR1019980032510A
Authority: KR
Inventors: 채기성
Original assignee: 아베 아키라; 가부시키가이샤 프론테크
Priority date: 1997-08-18
Filing date: 1998-08-11
Publication date: 1999-03-25
Also published as: KR100314200B1; JP3935246B2; TW426811B; US6184945B1; JPH1164884A

Abstract

본 발명은 종래 구조보다도 축적용량의 설정을 용이하게 하여 신호의 안정화를 도모하고, 개구율의 향상을 도모할 수 있는 동시에 제조시에 필요로 하는 마스크매수를 삭감하여 제조공정의 간략화를 도모할 수 있는 액정표시장치의 제공을 목적으로 한다.

본 발명은 게이트배선36과 소스배선35가 매트릭스상으로 설치되고, 이들 배선의 교차점 근방에 게이트전극41이 형성되고, 소스배선이 게이트배선과 게이트전극 상의 제1절연막42 상에 형성되고, 반도체능동막43이 제1절연막을 개재하여 게이트전극 상측에 형성되고, 반도체능동막 상에 소스전극 및 소스전극과 이격하여 드레인전극48이 형성되고, 제1절연막 상에 용량생성용 전극막53, 58이 적어도 소스배선에 근접시켜서 병설되고, 제1절연막 상에 제2절연막50이 형성되고, 화소전극이 전극막과 협동하여 용량을 형성하도록 드레인전극에 접속시켜 제2절연막 상에 형성된 것을 특징으로 한다.

Description

액정표시장치

본 발명은 박막트랜지스터를 구비한 액정표시장치에 관하고, 화소전극에 대향하여 설치되는 축적용량 생성용의 전극을 배치한 구조에 관한다.

도10과 도11은 종래의 박막트랜지스터형 액정표시장치에 있어서, 게이트배선G와 소스배선S 등의 부분을 기판 상에 구비한 박막트랜지스터어레이기판의 일 구조예를 나타내는 것이다.

도10과 도11에 나타내는 박막트랜지스터어레이기판에 있어서 글래스 등의 투명한 기판13 상에 게이트배선G와 소스배선S가 매트릭스상으로 배선되어 있다. 또 게이트배선G와 소스배선S로 둘러싸인 영역이 화소부1이 되고, 각 화소부1에는 박막트랜지스터T₁₀₀이 설치되어 있다.

도10과 도11에 나타내는 박막트랜지스터T₁₀₀은 역스태거형의 일반적인 구성이고, 게이트배선G와 이 게이트배선G의 일부를 겸용하여 설치된 게이트전극2 상에 게이트절연막3을 설치하고, 게이트전극2 상의 게이트절연막3 상에 아몰퍼스실리콘(a-Si)으로 이루어지는 반도체능동막4를 게이트전극2에 대향시켜서 설치하고, 또 이 반도체능동막4의 일측 단부와 타측 단부 상에 도전재료로 이루어지는 드레인전극6과 소스전극7을 상호 대향시켜 설치하여 구성되어 있다. 또, 반도체능동막4의 양측 상부측에는 인 등의 도너가 되는 불순물을 고농도로 도프한 아몰퍼스실리콘 등의 오믹컨택막8, 8이 형성되어 있다.

그리고 상기 게이트절연막3과 소스전극6과 드레인전극7 등의 위를 덮어 이들 위에 절연막으로 이루어지는 패시베이션막10이 설치되고, 패시베이션막10의 위에는 드레인전극6의 위에서 드레인전극6의 다른쪽측에 걸쳐 화소부1의 거의 전역을 점유하듯이 ITO(인듐산화물) 등의 투명도전재료로 이루어지는 화소전극11이 설치되어 있다. 또 화소전극11과 패시베이션막10 상에는 도시하지 않은 배향막이 형성되고, 이 배향막 상측에 액정이 설치되는 동시에 코몬전극을 구비한 대향기판이 설치되어 액티브매트릭스형 액정표시장치가 구성되어 있고, 상기 투명화소전극11에 의하여 액정분자에 전계를 인가하면 액정분자의 배향제어가 가능하도록 되어 있다.

이어서, 도10과 도11에 나타내는 구조의 액정표시장치에 있어서는, 기판13 상에 게이트전극2를 형성할 때에 동시 형성된 보조전극12가 화소전극11과 대향하게 설치되어 있다. 이 보조전극12는 도11에 나타내듯이 화소전극11의 외주부에 대응하여 화소부1의 윤곽을 둘러싸듯이 고리형상으로 설치된 것이고, 화소전극11과 보조전극12로 게이트절연막3과 패시베이션막10을 개재하는 것으로 용량을 구성하고, 이 용량을 축정용량으로서 이용하는 것으로 액정구동 시에 필연적으로 발생하는 기생용량에 의한 영향을 억제할 수 있도록 구성되어 있다.

또, 상기 구조의 액정표시장치에 있어서는 통상 투명기판13의 뒤측에 백라이트를 설치하고, 이 백라이트에서 나온 빛을 배향제어된 액정이 차단하는가, 투과시키는가에 의하여 사용자에게 명암을 인식시키는 구성으로 되어 있다.

도10과 도11에 나타내는 구조이면, 화소전극11과 보조전극12의 사이에 게이트절연막3과 패시베이션막10을 개재하는 것으로 축적용량을 구성할 수 있으므로, 액정구동 상의 이점을 가지지만, 이하에 설명하는 문제를 가지고 있다.

우선, 게이트절연막3은 게이트전극2와 반도체능동막4의 사이에 절연을 위하여 개재시키는 막이고, 특히 화질을 양호하게 하는 필요가 있으므로 성막 조건을 엄격히 관리할 필요가 있는 것에 비하여 패시베이션막10은 게이트절연막3 만큼 엄격히 막질이 요구되지 않기 때문에 일반적으로 게이트절연막3보다도 관용한 성막조건으로 형성되어 있다.

여기서 도10과 도11에 나타내는 종래 구조와 같이 화소전극11과 보조전극12의 사이에 게이트절연막3과 패시베이션막10을 끼우는 것으로 축적용량을 구성하는 구성이라면 2개의 절연막으로 축적용량을 구성하는 것이 되므로 축적용량을 많이 취하는 것이 불가능한 동시에 축적용량을 규정치로 제어하는 것이 어렵게 되기 쉬운 문제가 있었다.

본 발명은 상기 사정을 감안한 것으로 종래 구조보다도 축적용량의 설정을 용이하게 하여 신호의 안정화를 도모하고, 개구율의 향상을 도모할 수 있는 동시에 제조시에 필요로 하는 마스크 매수를 삭감하여 제조공정의 간략화를 도모할 수 있는 액정표시장치의 제공하는 것에 목적이 있다.

본 발명은 상기 과제를 해결하기 위하여, 기판 상에 게이트배선과 소스배선이 매트릭스상으로 설치되고, 상기 게이트배선과 상기 소스배선의 각 교차점 근방에 상기 게이트배선과 전기적으로 접속하는 게이트전극이 형성되고, 상기 소스배선이 상기 게이트배선 및 게이트전극 상에 형성한 제1절연막 상에 형성되는 동시에 반도체능동막이 상기 제1절연막을 개재하여 상기 게이트전극 상측에 형성되고, 상기 반도체능동막 상에 상기 소스배선과 접속하는 소스전극 및 상기 소스전극과 이격하여 드레인전극이 각각 형성되고, 상기 제1절연막 상에 용량생성용의 전극막이 적어도 상기 소스배선에 근접하여 병설되고, 상기 전극막, 소스배선, 소스전극, 드레인전극 및 반도체능동막을 설치한 제1절연막 상에 제2절연막이 형성되고, 더하여 화소전극이 상기 전극막과 협동하여 용량을 형성하도록 상기 드레인전극에 접속시켜 상기 제2절연막 상에 형성된 것을 특징으로 한다.

본 발명 구조에 있어서는 종래 구조와 같이 복수의 절연막이 아닌 단일막으로 축적용량을 구성하므로, 복수의 절연막을 사용하고 있던 종래 구조와 동일한 축적용량으로 한다면 축적용량을 구성하기 위한 전극의 대향면적을 작게 하는 것이 가능하고, 이것에 의하여 액정표시장치로서의 개구율을 향상시키는 것이 가능하다.

또 본 발명 구조에서는 단일막으로 축적용량을 구성하므로 복수의 절연막을 사용하고 있던 종래 구조와 비교하여 축적용량을 구성하기 위한 전극의 대향면적을 동일한 대향면적으로 하면 축적용량을 증가시키는 것이 가능하고, 신호의 안정화를 도모하는 것이 가능하다.

상술한 구성에서는 유전체막이 되는 제2절연막을 전극막과 화소전극으로 개재하여 축적용량을 구성하는 것에 의하고, 축적용량을 구성하기 위한 유전체막을 단일막으로 했으므로 종래 구조와 같은 복수의 절연막으로 구성하는 경우보다도 축적용량의 설정이 정확하게 된다.

더하여 본 발명의 구성에서 화소전극의 가장자리부와 전극막에 의하여 제2절연막을 개재하는 구조로 한다면, 화소전극 가장자리부측에서 발생시키는 전기력선이 화소전극의 중앙부분측에서 발생시키는 전기력선과 다르게 되므로 화소전극의 중앙부분 측이 발생시키는 전기력선을 따라 배향하는 액정과, 화소전극의 가장자리부측이 발생시키는 전기력선을 따라 배향하는 액정의 배향상태를 약간 다르게 하는 것이 가능하고 이것에 의하여 액정표시장치로서 본 경우에 화소전극 중앙부측의 전기력선을 따르는 액정과, 화소전극 가장자리부의 다른 전기력선을 따르는 액정으로 2종류의 배향상태를 산출시키는 것이 가능하고, 멀티미티어화가 가능하므로 액정표시장치의 시야각이 좁다고 하는 문제를 이들 배향상태가 다른 액정으로 보상하는 것이 가능하다.

이어서 본 발명에 있어서 전극막이 상기 제1절연막을 관통하여 직접 게이트배선에 접속되어 이루어지는 것을 특징으로 하는 구성이어도 좋다. 이 구성에 의하여 포토리소그래피공정으로 제조하는 경우에 사용하는 마스크 매수를 삭감하고, 수율 향상을 도모한다.

이어서 본 발명에 있어서 상기 화소전극 형성 시에 상기 전극막과 상기 게이트배선을 전기적으로 접속하는 연락로를 형성한 것을 특징으로 하는 구성이어도 좋다. 이 구성에 의하여 화소전극의 형성과 동시에 전극막과 게이트배선을 전기적으로 접속하는 연락로를 형성할 수 있다.

이어서 본 발명은 기판 상에 서로 평행한 복수의 소스배선, 상기 소스배선과 접속하는 소스전극 및 상기 소스전극과 이격한 드레인전극이 각각 형성되고, 상기 소스전극과 드레인전극을 접속하는 반도체능동막이 설치되고, 상기 소스배선, 소스전극, 드레인전극 및 반도체능동막을 설치한 기판 상에 제1절연막이 설치되고, 상기 게이트전극이 상기 제1절연막을 개재하여 상기 반도체능동막 상측에 형성되는 동시에 상기 제1절연막 상에 상기 게이트전극과 접속하는 게이트배선이 상기 소스배선과 서로 교차하도록 설치되고, 상기 제1절연막 상에 용량생성용의 전극막이 적어도 상기 게이트배선에 근접시켜 병설되고, 상기 전극막, 게이트배선 및 게이트전극을 설치한 제1절연막 상에 제2절연막이 형성되고, 또 화소전극이 상기 전극막과 협동하여 용량을 구성하도록 상기 드레인전극에 접속시켜서 상기 제2절연막 상에 형성된 것을 특징으로 한다.

이 구조에서도 앞의 구조와 마찬가지로 단일막으로 축적용량을 구성하므로 복수의 절연막을 사용한 종래 구조와 동일한 축적용량으로 한다면 축적용량을 구성하기 위한 전극의 대향면적을 작게하는 것이 가능하고, 이것에 의하여 액정표시장치로서의 개구율을 향상시키는 것이 가능하다. 또, 복수의 절연막을 사용한 종래 구조와 비교하여 축적용량을 구성하기 위한 전극의 대향면적을 동일한 대향면적으로 하면 축적용량을 증가시키는 것이 가능하고, 신호의 안정화를 도모하는 것이 가능하다.

도1은 본 발명에 관한 역스태거형의 제1실시형태 액정표시장치의 단면도이다.

도2는 동 제1실시형태 액정표시장치의 평면도이다.

도3은 본 발명에 관한 제2실시형태 액정표시장치의 평면도이다.

도4는 본 발명에 관한 제3실시형태 액정표시장치의 평면도이다.

도5는 동 제3실시형태 액정표시장치의 단면도이다.

도6은 본 발명에 관한 제4실시형태의 액정표시장치의 단면도이다.

도7은 동 제4실시형태 액정표시장치의 평면도이다.

도8은 본 발명에 관한 순스태거형 액정표시장치의 실시형태를 나타내는 단면도이다.

도9는 동 액정표시장치의 일 실시형태를 나타내는 평면도이다.

도10은 종래 액정표시장치의 일 예에 구비되어 있는 박막트랜지스터어레이기판의 단면도이다.

도11은 종래 액정표시장치의 일 예에 구비되어 있는 박막트랜지스터어레이기판의 평면도이다.

도면의 주요부분에 대한 부호의 설명

T, T₁, T₂, T₁₀₀: 박막트랜지스터 30, 80, 110, 130 : 액정표시장치

31, 81, 111, 131 : 박막트랜지스터어레이기판

32, 82, 112, 132 : 대향기판 33, 83, 113, 133 : 액정

38, 88, 108, 138 : 화소전극 40, 90, 140 : 기판

41, 91, 141 : 게이트전극

42, 92, 122, 142 : 제1절연막(게이트절연막)

43, 93 : 반도체능동막 49, 99 : 소스전극

48, 98 : 드레인전극

50, 100, 128, 150 : 제2절연막(패시베이션막)

170 : 제1전극막

이하에 본 발명의 각 실시형태를 상세하게 설명하겠지만, 본 발명이 이들의 실시형태에 한정되는 것이 아닌 것은 물론이다.

도1과 도2는 본 발명을 역스태거형의 액티브매트릭스 액정표시장치에 적용한 제1형태의 요부를 나타내는 것으로 이 예의 액정표시장치30은 박막트랜지스터어레이기판31과, 이 박막트랜지스터어레이기판31에 평행하게 이간하여 설치된 투명한 대향기판32와, 상기 박막트랜지스터어레이기판31과 대향기판32와의 사이에 봉입된 액정33을 구비하여 구성되어 있다.

상기 박막트랜지스터어레이기판31에는 도10, 도11에 나타난 종래의 구조와 마찬가지로 다수의 소스배선35와 다수의 게이트배선36이 평면으로 본 경우에 도2에 나타나듯이 매트릭스상이 되도록 배열 형성되고, 소스배선35와 게이트배선36으로 둘러싸인 다수 영역의 각각이 화소부37가 되고, 각 화소부37에 대응하는 영역에 각각 ITO(인듐산화물) 등의 투명도전재료로 이루어지는 화소전극38이 형성되는 동시에 각 화소부37의 구석부에서 인접하는 다른 화소부37의 일부에 걸쳐지도록 박막트랜지스터T가 설치되어 있다.

도2는 소스배선35와 게이트배선36으로 둘러싸인 1개의 화소부37에 대응하여 설치된 박막트랜지스터T의 부분과 그 주위부분을 확대하여 나타내는 평면도로, 박막트랜지스터어레이기판31에는 화소부37이 다수 정렬 형성되어 액정표시장치30으로서의 표시화면이 구성되어 있다.

이 형태의 박막트랜지스터어레이기판31의 구조를 더욱 상세하게 설명하면, 기판40 상에 Cr, Mo 등의 차광성 도전재료로 이루어지는 게이트배선36이 다수 상호 평행하게 형성되고, 각 게이트배선36의 일부분이 게이트전극41이 되는 동시에 이 게이트전극41과 기판40을 덮어 제1절연막(게이트절연막)42가 설치되고, 게이트전극41 상의 제1절연막42 상에 반도체능동막43이 게이트전극41과 대향하게 적막되고, 이 반도체능동막43의 양단부측에 n+막 등으로 이루어지는 오믹컨택막45, 46이 반도체능동막43의 중앙부측에 간격을 두어 상호 이간하여 적막되어 있다.

또 이 형태의 구조에서 오믹컨택막45, 46은 게이트전극41의 한쪽과 다른쪽에 각각 설치되어 있으므로, 한쪽의 오믹컨택막45가 1개의 화소부37의 영역내에 설치되면, 다른쪽의 오믹컨택막46이 인접하는 다른 화소부37의 영역내에 설치되어 있다.

또 오믹컨택막45에 접속하도록 Cr, Mo 등의 차광성 도전재료로 이루어지는 드레인전극48이, 그리고 오믹컨택막46에 접속하도록 Cr, Mo등의 차광성 도전재료로 이루어지는 소스전극49가 각각 형성되어 있다.

이어서 박막트랜지스터T와 제1절연막42를 덮어 제2절연막(패시베이션막)50이 설치되고, 이 제2절연막50 상에서 화소부37에 대응하는 영역을 덮도록 화소전극38이 설치되고, 이 화소전극38은 박막트랜지스터T의 드레인전극48 단부상의 제2절연막50에 형성된 도통공51에 형성된 접속도통막52에 의하여 드레인전극48에 접속되어 있다.

또 도2에 나타내도록 소스배선35의 박막트랜지스터 형성측에서의 제1절연막42 상에는 소스배선35를 따른 배선상의 트랜지스터측 제1전극막53이 설치되어 있어 이 트랜지스터측 제1전극막53이 도1에 나타내듯이 제2절연막50으로 덮여져 있다.

이 트랜지스터측 제1전극막53은 도2에 나타내듯이 인접하는 박막트랜지스터T, T의 사이 부분에서 소스배선35와 평행하게 연재된 직선부55와, 박막트랜지스터T를 우회하도록 직선부55에 연속된 절곡부56으로 구성되어 있다. 그리고, 제1전극막53의 직선부55가 화소전극38의 가장자리부에 대향하는 위치에 형성되어 있고, 직선부55의 내측부분을 화소전극38의 가장자리부 위치보다도 약간 내측에, 그리고 직선부5의 외측부분을 화소전극38의 가장자리부 위치보다도 약간 외측이 되도록 배치하여 직선부55가 설치되는 동시에 박막트랜지스터T에 가까운 부분에서 절곡부56의 일부분도 그 내측부분을 화소전극38의 가장자리부 위치보다도 약간 내측에, 절곡부56의 가장자리부측 일부분을 화소전극38의 가장자리부 위치보다도 약간 외측이 되도록 배치하여 절곡부56이 배치되어 있다.

도2에서 소스배선35의 박막트랜지스터측과 반대측에서의 제1절연막42 상에는 소스배선35를 따라 직선상으로 배치된 소스측 제1전극막58이 설치되는 동시에 이 소스측 제1전극막58은 그 내측부분을 화소전극38의 가장자리부 위치보다도 약간 내측에, 그 외측부분을 화소전극38의 가장자리부 위치보다도 약간 외측이 되도록 배치하여 제1절연막42 상에 설치되고, 소스측 제1전극막 58도 도1에 나타내듯이 제2절연막50에 의하여 덮여져 있다.

상기 제1전극막53…, 58…은 각각 소스배선35…를 따라 기판40의 소스배선35…의 각 단부측에까지 연출되어 기판40의 단부측에서 상호 접속되어 접지되고, 각 제1전극막53…, 58…은 접지전위가 되도록 되어 있다. 또 소스배선35…의 각 단부측에까지 연출된 각 제1전극막53, 58의 단부측 접속에는 예를들면 제2절연막50에 콘택홀을 형성하고, 화소전극38을 형성하는 경우에 사용하는 투명도전막으로 상호 접속한 구조로 되어 있다.

한편, 도1에 나타내듯이 박막트랜지스터어레이기판31에 대하여 설치되어 있는 대향기판32의 액정측에는 투명한 기판61측으로부터 순서대로 칼라필터62와 코몬전극막63이 적막되어 있다. 상기 칼라필터62는 표시에 기여하지 않는 박막트랜지스터부분이나 게이트배선부분 및 소스배선부분 등을 덮어가리기 위한 블랙매트릭스와 화소전극38을 설치한 화소부37에서 표시에 기여하는 부분을 통과하는 빛을 투과시키고, 또 칼라표시를 하기 위한 칼라화소부를 주체로 하여 구성되어 있다. 이들의 칼라 화소부는 액정표시장치가 칼라표시의 구조인 경우에 필요하게 되고 화소부마다에 설치되어 있지만 인접하는 화소부에서 색의 틀림이 되도록 예를들면 R(적), G(녹), B(청)의 3원색인 것이 색 배치의 치우침이 없도록 규칙적으로 혹은 랜덤하게 배치되어 있다.

또 도1에 나타내는 단면구조에서는 박막트랜지스터어레이기판31의 액정측과 대향기판32의 액정측에 설치되는 배향막은 생략하고 동시에 박막트랜지스터어레이기판31의 외측과 대향기판32의 외측에 설치되는 편광판 등을 생략하고 있다.

이어서 도1과 도2에 나타내는 구조의 액정표시장치의 작용과 효과에 관하여 설명한다.

본 원의 이 형태의 구조에서는 스위칭소자인 박막트랜지스터T의 동작에 의하여 소망의 화소부37의 화소전극38과 대향기판측의 코몬전극막63 사이에 전압을 인가하는가 아닌가를 절환하는 것으로 표시 비표시를 절환하여 사용하는 것이 가능하다.

따라서 전압을 인가한 화소부37에 대응하는 영역의 액정분자의 배향제어를 행하는 것이 가능하고, 기판40의 하측에 설치한 백라이트로부터의 광선을 도입하는 것에 의하여, 이 백라이트의 광선을 액정분자의 배향제어상태에 의하여 편광하는가 그대로 통과시키는가로 암상태와 명상태로 절환하는 것이 가능하다.

이어서 제1전극막53, 58을 설치하고 이들에 대하여 제2절연막50을 개재하여 대치하도록 화소전극38의 가장자리부를 배치하는 것으로 이들 사이에 축적용량을 형성하는 것이 가능하고, 이 용량으로 액정표시장치에서 발생하는 기생용량의 일부를 없애는 것이 가능하고, 박막트랜지스터T의 안정동작을 도모하는 것이 가능하다.

또 제1전극막53, 58과 화소전극38은 제2절연막50만을 개재하여 대향되어 있으므로 2개의 물리적 성질이 다른 절연막을 개재하여 축적용량을 구성한 종래 구조에 비하여 용량을 정확하게 설정할 수 있는 결과, 박막트랜지스터T의 안정동작을 도모하는 것이 가능하다. 즉, 이 실시형태의 구조에서는 종래 구조와 같이 복수의 절연막이 아닌 단일막으로 축적용량을 구성하므로 복수의 절연막을 사용하던 종래 구조와 동일한 축적용량으로 하면 축적용량을 구성하기 위한 전극의 대향면적(화소전극38의 가장자리부와 제1전극막53, 58의 대향기판)을 적게하는 것이 가능하고, 이것에 의하여 액정표시장치로서의 개구율을 향상시키는 것이 가능하다.

또 단일막으로 축적용량을 구성하므로 복수의 절연막을 사용하던 종래 구조와 비교하여 축적용량을 구성하기 위한 전극의 대향면적(화소전극38의 가장자리부와 제1전극막53, 58의 대향면적)을 동일한 대향면적으로 하면 축적용량을 증가시키는 것이 가능하고 신호의 안정화를 도모하는 것이 가능하다.

이어서 제1전극막53, 58은 각각 접지전위로 되어 있으므로 화소전극38이 방생시키는 전계에서 접지된 제1전극막53, 58과 대향하는 가장자리부의 영역에서 전계는 화소전극38의 중앙부측 영역이 발생시키는 전계와 다른 것이 된다. 이런 것으로 액정의 배향성이 화소전극38의 중앙부측에 대응하는 영역과 화소전극38의 제2전극막38A, 38B측의 영역으로 다른 것이 되고, 멀티미디어화가 가능하므로 이것에 의하여 액정표시장치가 종래부터 문제로 하고 있는 시야각 의존성을 완화하는 것이 가능하게 된다.

즉 화소전극38에서 발생된 전기력선은 화소전극38의 중앙부측 영역에서는 대향기판32의 코몬전극막63으로 향하지만, 화소전극38의 가장자리부측에서의 전기력선은 제1전극막53, 58 측으로 편향되어 찌그러지므로 이 찌그려져있는 전기력선에 대하여 직각방향으로 액정분자에 코르크가 작용하는 결과, 액정분자는 화소전극38의 중앙부측 영역에 대응하는 것과 제1전극막53, 38에 대치하는 화소전극38의 가장자리부측에 대응하는 것으로 복수의 도메인을 구성하면서 호모지니어스배향상태를 취한다. 이 결과, 전계를 인가하는 것으로 자동적으로 복수의 도메인을 발생시키는 것이 가능하고, 이것에 의하여 같은 틸트각의 호모지니어스배향 상태의 액정분자로 이루어지는 도메인을 화소부37마다 복수개를 가지는 상태로 자동적으로 바꾸는 것이 가능하다.

따라서, 액정표시장치에서의 상하방향에서의 급격하고 동시에 비대칭인 콘트라스트의 변화가 확실하게 완화되어 비대칭화하고, 중간조에서의 계조의 반전이 발생하지 않는 영역이 확대하는 효과를 확실하게 얻는 것이 가능하고, 이것에 의하여 시야각 의존성이 작고 광시야각 특성의 액정표시장치를 얻는 것이 가능하다.

이어서 도3은 본 발명에 관한 액정표시장치의 제2실시형태를 나타내는 것으로 이 형태의 구조에서는 화소전극38의 가장자리부에 대응시켜서 설치되는 제1전극막70을 각 화소부37에서 고리형상으로 형성하고, 제1전극막70을 화소전극38의 거의 전 주위에 대응하는 형성으로 한 점에 특징이 있다. 또 각 화소부37에 설치된 제1전극막70은 소스배선35에 평행하게 배치된 접속도체71에 의하여 상호 접속되어 각 접속도체71은 기판의 소스배선의 각 단부측에까지 연출되어 기판의 단부측에서 상호 접속되어 접지되어 각 제1전극막70…은 접지전위가 되도록 되어 있다.

그 외의 구조에 관해서는 앞서 도1과 도2를 기초로 설명한 형태의 구조와 동등하다.

도3에 나타내는 구조에서도 도1과 도2에 나타내는 구조와 동등한 효과를 얻는 것이 가능하다.

또 도3에 나타내는 구조에서 화소전극38에서 발생된 전기력선은 화소전극38의 거의 전 주위에 설치된 제1전극막70 측에 편향되어 방사상으로 찌그지므로 이 방사상으로 찌그러져 있는 전기력선에 대하여 직각방향으로 액정분자에 토르크가 작용하는 결과, 액정분자는 복수의 도메인을 구성하면서 호모지니어스배향 상태를 취한다. 이 결과, 전계를 인가하는 것으로 자동적으로 복수의 도메인을 발생시키는 것이 가능하고, 이것에 의하여 같은 틸트각의 호모지니어스배향 상태의 액정분자로 이루어지는 도메인을 화소부37마다 복수개를 가지는 상태로 자동적으로 바꾸는 것이 가능하다.

따라서, 화소전극38의 거의 전 주위라고 하는 도1과 도2를 기초로 설명한 앞의 형태의 구조보다도 넓은 면적에서 전기력선의 찌그러짐을 발생시키는 것이 가능하고, 앞 형태의 구조보다도 더욱 멀티미디어화를 도모하는 것이 가능하고, 액정표시장치에서의 상하방향으로의 급격한 동시에 비대칭인 콘트라스트의 변화가 확실히 완화되어 비대칭화하고, 중간조에서의 계조의 반전이 발생하지 않는 영역이 확대하는 효과를 확실하게 얻는 것이 가능하고, 이것에 의하여 시야각 의존성이 적고 광시야각 특성의 액정표시장치를 얻는 것이 가능하다.

도4와 도5는 본 발명에 관한 액정표시장치의 제3실시형태를 나타내는 것으로 도5는 도4에 나타낸 액정표시장치의 Ⅴ-Ⅴ단면을 나타내는 것이다. 이 형태의 구조는 축적용량 생성용 전극막의 구조가 앞 형태의 구조와 다른 것으로 되어 있다.

이 형태의 액정표시장치80은 박막트랜지스터어레이기판81과 이 박막트랜지스터어레이기판81에 평행하게 이간하여 설치된 투명한 대향기판82와, 상기 박막트랜지스터어레이기판81과 대향기판82와의 사이에 봉입된 액정83을 구비하여 구성되어 있다.

상기 박막트랜지스터어레이기판81에는 도10, 도11에 나타낸 종래의 구조와 마찬가지로 다수의 소스배선85와 다수의 게이트배선86이 평면으로 본 경우에 매트릭스상이 되도록 배열 형성되고, 소스배선85와 게이트배선86으로 둘러싸인 다수 영역의 각각이 화소부87이 되고, 각 화소부87에 대응하는 영역에 각각 ITO(인듐산화물) 등의 투명도전재료로 이루어지는 화소전극88이 형성되는 동시에 각 화소부87의 구석부에 박막트랜지스터T₂가 설치되어 있다.

도4는 소스배선85와 게이트배선86으로 둘러싸인 1개의 화소부87에 대응하여 설치된 박막트랜지스터T₂의 부분과 그 주위부분을 확대하여 나타내는 평면도로, 박막트랜지스터어레이기판81에는 화소부87이 다수 정렬 형성되어 액정표시장치80으로서의 표시화면이 구성되어 있다.

이 형태의 박막트랜지스터어레이기판81의 구조를 더욱 상세하게 설명하면, 각 화소부87에서 기판90 상에 Cr, Mo 등의 차광성 도전재료로 이루어지는 게이트배선86이 다수 상호 평행하게 형성되고, 각 게이트배선86의 일부분을 연출시켜서 게이트전극91이 형성되는 동시에 이 게이트전극91과 기판90을 덮어 제1절연막(게이트절연막)92가 설치되고, 게이트전극91 상의 제1절연막92 상에 반도체능동막93이 게이트전극91과 대향하게 적막되고, 이 반도체능동막93의 양단부측에 n+막 등으로 이루어지는 오믹컨택막을 개재하여 드레인전극98과 소스전극99가 각각 형성되고, 또 제1절연막92 상에 소스배선85가 형성되어 있다.

이어서 박막트랜지스터T₂와 제1절연막92와 소스배선85를 덮어 제2절연막(패시베이션막)100이 설치되고, 이 제2절연막100 상에서 화소부87에 대응하는 영역의 대부분을 덮도록 화소전극88이 설치되는 동시에 이 화소전극88은 박막트랜지스터T₂의 드레인전극98의 단부상의 제2절연막100에 형성된 콘택홀101에 형성된 접속도통막88a에 의하여 드레인전극98에 접속되어 있다. 또, 화소전극88의 박막트랜지스터T₂와의 접속부와 반대측 부분에는 인접하는 이웃의 화소부87에 대응하는 게이트배선86의 영역까지 연재하는 연출부88A가 형성되고, 이 연출부88A가 1개의 화소부87에 대응하는 게이트배선86의 길이 반정도의 부분에 덮이도록 형성되어 있다.

또 화소부87에서 박막트랜지스터T₂를 설치하지 않은 측의 화소전극87의 단부측에서 제1절연막92 상에는 좌우의 소스배선85에 끼이도록 제1전극막103이 설치되어 있어 이 제1전극막103을 덮어 상기 제2절연막100이 형성되어 있다.

이 제1전극막103에는 화소전극88과 마찬가지로 인접하는 이웃의 화소부87에 대응하는 게이트배선86의 영역까지 연재하는 연출부103A가 형성되고, 이 연출부103A는 앞의 연출부88A보다도 넓은 부분을 차지하도록 형성되어 있다. 그리고, 게이트배선86 상에서 연출부103A에 덮이지 않은 부분의 제1절연막92와 제2절연막100에 게이트배선86으로 통하는 컨택홀105가 형성되고, 또 컨택홀105에 인접하는 위치의 제2절연막100에 제1도전막103으로 통하는 컨택홀106이 형성되어 있어 양컨택홀105, 106에 걸쳐 형성된 연락로107에 의하여 게이트배선86과 제1전극막103이 전기적으로 접속되어 있다. 또 화소전극88의 가장자리부에서 제1전극막103과 그것에 대하여 제2절연막100을 개재하여 대향하는 화소전극88의 단부88A가 대향전극으로 되어 양자와 제2절연막100으로 용량을 구성한다.

도4와 도5에 나타내는 것에 의하면 제1전극막103과 화소전극88의 단부88A의 사이에 제2절연막100을 끼워서 축적용량을 구성할 수 있으므로 이 축적용량으로 액정표시장치에서 발생하는 기생용량의 일부를 없애는 것이 가능하고, 박막트랜지스터T₂의 안정동작을 도모하는 것이 가능하다.

또 제1전극막103과 화소전극88의 단부88A는 제2절연막100만을 개재하여 대향되어 있으므로 2개의 물리적 성질이 다른 절연막을 개재하여 축적용량을 구성하던 종래 구조에 비하여 용량설정이 정확하게 설정될 수 있는 결과 박막트랜지스터T₂의 안정동작을 도모하는 것이 가능하다.

이어서 도4와 도5에 나타내는 구조의 박막트랜지스터어레이기판의 구조를 채용한 경우의 이점에 관하여 이 구조를 제조하는 방법에 관련지어 설명한다.

도4와 도5에 나타내는 박막트랜지스터어레이기판을 제조하는 데에는 기판90의 상면전부에 Cr, Mo 등의 차광성의 도전성 금속막을 형성하고 이것에 마스크(1장째)을 사용하여 불필요한 부분을 에칭으로 제거하는 패터닝을 실시하여 기판 상에 도4로 평면구조를 나타내는 게이트전극과 게이트배선을 형성한다.

이어서 이들 상에 제1절연막(게이트절연막)과 반도체능동막과 오믹컨택막을 형성하고, 이들 상에 마스크(2장째)를 사용하여 패터닝하고, 아일랜드상의 반도체능동막과 오믹컨택막을 형성한다.

이어서 이들 상에 도전성 금속막을 피복하고나서 마스크(3장째)를 사용하여 패터닝을 실시하고 소스전극과 소스배선과 드레인전극과 인접하는 소스배선 간의 제1전극막을 형성한다. 이어서 소스전극과 드레인전극 간의 아일랜드상의 오믹컨택막과 반도체능동막의 불필요부분을 에칭에 의하여 제거하여 박막트랜지스터로서의 채널부를 형성한다. 여기에서는 앞의 패터닝에 의하여 형성한 소스전극과 소스배선과 드레인전극과 인접하는 소스전극 간의 제1전극막을 마스크로 하여 이용할 수 있으므로 채널부 형성용에 특별하게 마스크는 필요없다.

이어서 이들 상에 제2절연막(패시베이션막)을 형성하고, 이 제2절연막에 마스크(4장째)를 실시하고나서 에칭하여 게이트배선에 도달하는 콘택홀과 제1전극막에 도달하는 컨택홀과 드레인전극에 달하는 컨택홀을 형성한다. 또 여기서 게이트배선에 도달하는 컨택홀을 형성하기에는 제2절연막에 더하여 제1절연막도 에칭하지만 제1절연막의 아래에는 도전성 금속막의 게이트배선이 존재하므로 이 부분에서 에칭은 정지한다.

이어서 컨택홀 가공을 마친 제2절연막의 위에 ITO의 투명도전막을 성막하면 투명도전막은 제2절연막 상과 각 컨택홀을 메우듯이 성막된다. 여기서 또 마스크(5장째)를 사용하여 투명전극막을 패터닝하여 화소전극을 형성한다. 그리고, 컨택홀을 덮은 투명화소전극부분을 남기는 것으로 제2절연막 아래의 제1도전막과 제1절연막 아래의 게이트배선을 전기적으로 접속하는 연락로를 형성하는 것이 가능하고, 이것에 의하여 도4와 도5에 나타내는 구조의 박막트랜지스터어레이기판81을 얻는 것이 가능하다.

이상의 제조방법으로 박막트랜지스터어레이기판을 제조하면 사용하는 마스크의 사용 매수를 5장으로 하는 것이 가능하고, 필요 마스크 매수를 가능한 한 적게하여 제조공정을 간략화할 수 있고, 수율의 향상을 도모하는 것이 가능하다. 특히, 후술하는 방법에서는 6장의 마스크를 필요로 하지만, 이 예의 제조방법으로는 5장의 마스크를 사용하는 것으로 제조가 가능하므로 수율 향상에 기여한다.

도6과 도7은 도4와 도5에 나타내는 구조의 액정표시장치와 기본적인 구조를 동일하게 하여 게이트배선86과 화소전극108의 단부108a와의 접속구조를 별도의 구조로 한 경우의 형태를 나타낸다.

이 형태에서는 제1절연막(게이트절연막)122와 제2절연막(패시베이션막)128을 적막하고 있고 또 화소전극108의 단부108a와 함께 축적용량을 형성하는 제1전극막123의 구조와 접속 상태가 앞의 형태와 다르지만 축적용량을 생성할 수 있는 점에 관하여 동등한 효과를 얻는다.

우선 제1절연막122에만 게이트배선86으로 통하는 컨택홀124가 형성되고, 이 컨택홀124를 이용하여 설치된 연락로125에 의하여 제1전극막123과 게이트배선86이 접속되어 있다. 또 화소전극108의 가장자리부에 설치된 연출부108a는 1개의 화소부87의 폭에 상당하는 폭으로 되고, 1개의 화소부87에 상당하는 게이트배선86의 대부분을 덮도록 연출 형성되고, 제1전극막123도 1개의 화소부87에 상당하는 게이트배선86의 대부분을 덮도록 연출 형성되어 있다.

도6과 도7에 나타내는 박막트랜지스터어레이기판을 제조할 때에는 기판90 상에 앞 형태의 경우와 마찬가지로 마스크(1장째)를 사용하는 패터닝을 행하여 게이트전극과 게이트배선을 형성한다. 이어서 이들 상에 앞 형태의 경우와 마찬가지로 제1절연막을 형성하고, 또 마스크(2장째)를 사용하여 아일랜드상의 반도체능동막과 오믹컨택막을 형성한다.

이어서 게이트절연막 상에 마스크(3장째)를 사용하여 패터닝을 행하여 컨택홀을 형성하고, 이어서 그들 상에 소스전극과 드레인전극 형성용의 도전성 금속막을 형성하고, 마스크(4장째)를 사용하여 패터닝을 행하여 소스전극과 소스배선과 드레인전극 및 축적용량용 전극을 형성한다. 이어서 여기에서 패터닝한 막을 이용하여 반도체능동막 채널부분의 에칭을 행하여 채널을 형성한다. 이어서 이들을 덮는 SiNx의 패시베이션막을 적막한다.

이어서 마스크(5장째)를 이용하여 패시베이션막의 에칭을 행하고, 드레인전극에 도달하는 컨택홀을 형성한다.

이어서 이들 상에 ITO의 투명화소전극 형성용의 성막을 실시하고, 마스크(6장째)를 사용하여 투명화소전극을 형성하고, 동시에 축적용량 형성용의 전극도 형성하여 도6에 단면구조를 나타내는 구조를 얻는 것이 가능하다.

이상과 같은 제조방법을 채용하는 것에 의하여 도6에 나타내는 구조를 6장의 마스크를 사용하는 것으로 얻는 것이 가능하다.

도8과 도9는 순스태거형의 액정표시장치에 본 발명을 적용한 실시형태를 나타내는 단면도와 평면도이다.

이 예의 액정표시장치130은 박막트랜지스터어레이기판131과, 이 박막트랜지스터어레이기판131에 평행하게 이간하여 설치된 투명한 대향기판132와, 상기 박막트랜지스터어레이기판131과 대향기판132의 사이에 봉입된 액정133을 구비하여 구성되어 있다.

상기 박막트랜지스터어레이기판131에는 도10, 도11에 나타내는 종래의 구조와 마찬가지로 다수의 소스배선135와 다수의 게이트배선136이 평면으로 본 경우에 매트릭스상으로 되도록 배열 형성되고, 소스배선135와 게이트배선136으로 둘러싸인 다수 영역의 각각이 화소부137로 되고, 각 화소부에 대응하는 영역에 각각 ITO(인듐산화물) 등의 투명도전재료로 이루어지는 화소전극138이 형성되는 동시에 각 화소부137의 구석부에, 그리고 인접하는 다른 화소부137이 일부에 박막트랜지스터T₁이 설치되어 있다.

도9는 소스배선135와 게이트배선136으로 둘러싸인 1개의 화소부137에 대응하여 설치된 박막트랜지스터T₁부분과 그 주위부분을 확대하여 나타내는 평면도로, 박막트랜지스터어레이기판131에는 화소부137이 다수 정렬 형성되어 액정표시장지130으로서의 표시화면이 구성되어 있다.

본 형태의 박막트랜지스터어레이기판131의 구조를 더욱 상세히 설명하면, 각 화소부137에서 기판140 상에 소스배선135가 다수 상호 평행하게 형성되고, 각 소스배선135의 일부분이 소스전극149로 되는 동시에 이 소스전극149에 대향하도록 기판140 상에 드레인전극148이 형성되고, 기판140 상에 소스전극149와 드레인전극148이 접속하도록 반도체능동막143이 설치되고, 이들을 덮어 제1절연막(게이트절연막)142가 설치되고, 반도체능동막143 상의 제1절연막142 상에 게이트전극141이 반도체능동막143과 대향시켜서 적막되어 있다.

이어서 박막트랜지스터T₁과 제1절연막142를 덮어 제2절연막(패시베이션막)150이 설치되고, 이 제2절연막150 상에서 화소부137에 대응하는 영역을 덮도록 화소전극138이 설치되고, 이 화소전극138은 박막트랜지스터T의 드레인전극148의 단부 상의 제1절연막142 및 제2절연막150에 형성된 도통홀151에 형성된 접속도통막152에 의하여 드레인전극148에 접속되어 있다.

이어서 화소전극138의 가장자리부에 대응시켜 설치되는 제1전극막170은 각 화소부137에서 고리형상으로 형성되고, 제1전극막170을 화소전극138의 거의 전 주위에 대응하는 형상으로 되어 있다. 또 각 화소부137에 설치된 제1전극막170은 게이트배선136에 평행하게 배치된 접속도체171에 의하여 상호 접속되어 각 접속도체171은 기판의 게이트배선 각 단부측에까지 연출되어 기판의 단부측에서 상호 접속되어 접지되고, 각 제1전극막170…은 접지전위가 되도록 되어 있다. 또, 화소전극138에서 제1전극막170과 대향하는 부분은 제2전극막138A로 되어 있다.

이상과 같은 구조인 순스태거형 박막트랜지스터를 이용하는 액정표시장치130에서도 도3으로 나타낸 실시형태의 경우와 동등한 효과를 얻는 것이 가능하다. 즉, 축적용량을 화소전극138의 전 주위의 제1전극막170과 그것에 대치하는 제2전극막138A로 구성하는 것이 가능하므로, 액정표시장치에 필연적으로 발생하는 기생용량의 일부를 없애서 박막트랜지스터T₁의 안정동작을 도모하는 것이 가능하다.

즉 이 실시형태의 구조에서는 종래 구조와 같은 게이트절연막과 패시베이션막의 복수의 절연막이 아닌 패시베이션막150만의 단일막으로 축적용량을 구성하므로 복수의 절연막을 이용한 종래 구조와 동일한 축적용량으로 하면 축적용량을 구성하기 위한 전극의 대향면적(화소전극138의 가장자리부와 제1전극막170의 대향면적)을 적게 하는 것이 가능하고, 이것에 의하여 액정표시장치로서의 개구율을 향상시키는 것이 가능하다.

또 단일막으로 축적용량을 구성하므로 복수의 절연막을 이용한 종래 구조와 비교하여 축적용량을 구성하기 위한 전극의 대향면적(화소전극138의 가장자리부와 제1전극막170의 대향면적)을 동일한 대향면적으로 하면 축적용량을 증가시키는 것이 가능하고, 신호의 안정화를 도모하는 것이 가능하다.

또 도8과 도9에 나타내는 구조에서는 화소전극138에서 발생된 전기력선은 화소전극138의 거의 전 주위에 설치된 제1전극막170 측에 편향되어 방사상으로 찌그러지므로 이 방사상으로 찌그러져 있는 전기력선에 대하여 직각방향으로 액정분자에 토르크가 작용하는 결과, 액정분자는 복수의 도메인을 구성하면서 호모지니어스배향 상태를 취한다. 이 결과, 전계를 인가하는 것으로 자동적으로 복수의 도메인을 발생시키는 것이 가능하고, 이것에 의하여 같은 틸트각의 호모지니어스배향 상태의 액정분자로 이루어지는 도메인을 화소부137 마다에 복수개 가지는 상태로 자동적으로 바꾸는 것이 가능하다.

따라서 화소전극138의 거의 전 주위라고 하는 넓은 면적에서 전기력선의 찌그러짐을 발생시키는 것이 가능하고, 멀티도메인화를 도모하는 것이 가능하므로, 액정표시장치에서의 상하방향으로의 급격하고 동시에 비대칭인 콘트라스트의 변화가 확실하게 완화되어 대칭화하고, 중간조에서 계조의 반전이 발생하지 않는 영역이 확대되는 효과를 확실하게 얻는 것이 가능하고, 이것에 의하여 시야각 의존성이 적은 광시야각 특성의 액정표시장치를 얻는 것이 가능하다.

*실시예*

도1과 도2에 나타내는 본 발명 구조의 박막트랜지스터어레이기판과, 도10과 도11에 나타내는 구조의 박막트랜지스터어레이기판의 축적용량을 비교했다.

도1과 도2에 나타내는 구조에 있어서, 1개의 화소부에서 축적용량을 구성하는 제1전극막과 제2전극막의 사이에 대향면적을 675㎛²으로 설정하고, 그들 사이에 두께 0.4㎛의 질화규소로 이루어지는 패시베이션막을 유전체막으로 하면 0.1pF의 용량을 얻는 것이 가능했다.

이것에 대하여 도10과 도11에 나타내는 구조에 있어서, 1개의 화소부에서 축적용량을 구성하는 제1전극막과 제2전극막과의 사이의 대향면적을 1000㎛²로 설정하고, 그들 사이에 두께 0.4㎛의 질화규소로 이루어지는 패시베이션막과 두께 0.3㎛의 질화규소로 이루어지는 게이트절연막을 유전체막으로 하면 0.085pF의 용량을 얻는 것이 가능했다.

이상의 것으로 도1과 도2에 나타내는 구조를 채용하는 것으로 동일 대향면적에서 70%정도 축적용량을 증대시키는 것이 가능했다.

또 패시베이션막의 비유전율에 있어서는 종래 구조도 본 발명구조도 거의 비슷하게 약 6.7이었다.

이어서 도10과 도11에 나타내는 앞 예에서 얻은 축적용량과 같은 축적용량으로 도1과 도2에 나타내는 구조를 채용하면 0.085pF의 용량을 얻기 위하여 제1전극막과 제2전극막 사이의 대향면적을 1.5% 감소시키는 것이 가능하였으므로 동일 축적용량으로 한 경우에 액정표시장치의 개구율을 약 1% 향상시키는 것이 가능했다.

이상 설명한 바와 같이 본 발명에 의한 박막트랜지스터에 의하면 역스태거 구조의 박막트랜지스터를 구비하는 액정표시장치에 있어서 게이트절연막과 반도체능동막을 구분하는 제1절연막은 별개로 설치되는 제2절연막을 개재하여 제1전극막과 화소전극을 대치시켜서 설치하고, 제2절연막만을 유전체막으로서 축적용량을 구성하였으므로, 종래 구조와 같은 2종류의 절연막을 전극막에서 끼워 축적용량을 구성한 구조에 비해 동일 대향전극면적이라면 축적용량을 향상시키는 것이 가능하고, 박막트랜지스터의 안정동작을 도모하는 것이 가능하다. 또 축적용량을 종래 구조와 동일 용량으로 한다면 대향전극면적을 작게 할 수 있어 액정표시장치로서의 개구율을 향상시키는 것이 가능하다.

또 소스전극 및 드레인전극을 형성하는 막과 제1전극막을 형성하는 막을 겸용하는 것이 가능하므로 소스전극 및 드레인전극을 형성할 때의 성막처리와 패터닝처리로 동시에 제1전극막도 형성할 수 있고, 화소전극을 형성할 때의 성막처리와 패터닝처리로 동시에 대향전극도 형성할 수 있으므로 제조공정을 복잡하게 하는 것도 없고, 수율을 저하시키는 것 없이 축적용량생성용의 전극막을 얻는 것이 가능하다.

상기의 구조에서 제1절연막과 제2절연막을 관통하는 연락로로 화소전극을 게이트배선에 접속한다면 화소전극을 형성할 때의 패터닝으로 동시에 연락로도 형성할 수 있으므로 사용하는 마스크매수를 적게 하는 것으로 제조공정을 간략화하는 것이 가능하다.

이어서 제1전극막이 접지전위로 된 경우 화소전극이 발생시키는 전계에 있어서 접지된 제1전극막과 대향하는 가장자리부의 영역에서의 전계는 화소전극의 중앙부측 영역이 발생시키는 전계와 다른 것이 된다. 이런 것으로 액정의 배향성이 화소전극의 중앙부측에 대응하는 영역과 화소전극의 제2전극막 측의 영역에서 다른 것이 되고, 멀티도메인화할 수 있으므로 이것에 의하여 액정표시장치가 종래부터 문제로 하고 있는 시야각 의존성을 완화하는 것이 가능하게 된다.

즉, 화소전극에서 발생된 전기력선은 화소전극의 중앙부측 영역에서는 대향기판의 코몬전극막으로 향하지만 화소전극의 가장자리부측에서의 전기력선은 제1전극막측으로 편향되어 찌그러지므로 이 찌그러져 있는 전기력선에 대하여 직각방향으로 액정분자에 토르크가 작용하는 결과, 액정분자는 화소전극의 중앙부측 영역에 대응하는 것과 제1전극막에 대치하는 화소전극의 가장자리부측에 대응하는 것으로 복수의 도메인을 구성하면서 호모지니어스배향 상태를 취한다. 이 결과, 전계를 인가하는 것으로 자동적으로 복수의 도메인을 발생시키는 것이 가능하고, 이것에 의하여 같은 틸트각의 호모지니어스배향 상태의 액정분자로 이루어지는 도메인을 화소부마다에 복수개 가지는 상태로 자동적으로 바꾸는 것이 가능하다.

따라서 액정표시장치에서의 상하방향으로의 급격하고 동시에 비대칭인 콘트라스트의 변화가 확실하게 완화되어 대칭화하고, 중간조에서의 계조의 반전이 발생하지 않는 영역이 확대하는 효과를 확실하게 얻는 것이 가능하고, 이것에 의하여 시야각 의존성이 작고, 광시야각 특성의 액정표시장치를 얻는 것이 가능하다.

이어서 상기의 구조를 역스태거형의 박막트랜지스터를 구비한 액정표시장치가 아닌 청구항4에 기재한 바와 같이 순스태거형 박막트랜지스터를 구비한 액정표시장치에 적용하는 것도 가능하고, 그 경우도 동등한 효과를 얻는 것이 가능하다.

Claims

기판상에 게이트배선과 소스배선이 매트릭스상으로 설치되고, 상기 게이트배선과 상기 소스배선의 각 교차점 근방에 상기 게이트배선과 전기적으로 접속하는 게이트전극이 형성되고, 상기 소스배선이 상기 게이트배선 및 게이트전극 상에 형성한 제1절연막 상에 형성되는 동시에 반도체능동막이 상기 제1절연막을 개재하여 상기 게이트전극 상측에 형성되고, 상기 반도체능동막 상에 상기 소스배선과 접속하는 소스전극 및 상기 소스전극과 이격하여 드레인전극이 각각 형성되고, 상기 제1절연막 상에 용량생성용의 전극막이 적어도 상기 소스배선에 근접시켜서 병설되고, 상기 전극막, 소스배선, 소스전극, 드레인전극 및 반도체능동막을 설치한 제1절연막 상에 제2절연막이 형성되고, 또 화소전극이 상기 전극막과 협동하여 용량을 형성하도록 상기 드레인전극에 접속시켜 상기 제2절연막 상에 형성된 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 전극막이 상기 제1절연막을 관통하여 직접 게이트배선에 접속되어 이루어지는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 화소전극 형성 시에 상기 전극막과 상기 게이트배선을 전기적으로 접속하는 연락로를 형성한 것을 특징으로 하는 액정표시장치.
기판상에 서로 평행한 복수의 소스배선과, 상기 소스배선과 접속하는 소스전극 및 상기 소스전극과 이격한 드레인전극이 각각 형성되고, 상기 소스전극과 드레인전극을 접속하는 반도체능동막이 설치되고, 상기 소스배선, 소스전극, 드레인전극 및 반도체능동막을 설치한 기판 상에 제1절연막이 설치되고, 상기 게이트전극이 상기 제1절연막을 개재하여 상기 반도체능동막 상측에 형성되는 동시에 상기 제1절연막 상에 상기 게이트전극과 접속하는 게이트배선이 상기 소스배선을 서로 교차하도록 설치되고, 상기 제1절연막 상에 용량생성용의 전극막이 적어도 상기 게이트배선에 근접시켜서 병설되고, 상기 전극막, 게이트배선 및 게이트전극을 설치한 제1절연막 상에 제2절연막이 형성되고, 또 화소전극이 상기 전극막과 협동하여 용량을 구성하도록 상기 드레인전극에 접속시켜서 상기 제2절연막 상에 형성된 것을 특징으로 하는 액정표시장치.