KR19990018417A - 나노미터 결정립을 이용한 단일 전자 트랜지스터 및 그 제조방법 - Google Patents
나노미터 결정립을 이용한 단일 전자 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR19990018417A KR19990018417A KR1019970041593A KR19970041593A KR19990018417A KR 19990018417 A KR19990018417 A KR 19990018417A KR 1019970041593 A KR1019970041593 A KR 1019970041593A KR 19970041593 A KR19970041593 A KR 19970041593A KR 19990018417 A KR19990018417 A KR 19990018417A
- Authority
- KR
- South Korea
- Prior art keywords
- less
- island layer
- grains
- transistor
- island
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000013078 crystal Substances 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000004621 scanning probe microscopy Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본발명은 증착을 통해 얻은 나노 미터 단위의 결정립들을 응용하여 제조된 단일 전자 트랜지스터(single electron transistor) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 단일 전자 트랜지스터는 그 상부가 산화된 실리콘 기판 상에 5nm 이하여 금속 혹은 반도체 결정립을 증착하고, 그 위에 소스 및 드레인을 형성함으로써, 종래의 단일 전자 트랜지스터들 보다 제작이 용이하고 또한 증착에 의해 자연적으로 생긴 빈공간을 터널 장벽으로 이용하기 때문에 제작 후 공기중에 노출시켜도 터널 장벽의 열화가 전혀 없으므로 오랫동안 상온에서 작동시켜도 재현성 및 트랜지스터의 열화 문제가 발생하지 않는다.
Description
본발명은 단일 전자 트랜지스터에 관한 것으로, 상세하게는 증착을 통해 얻은 나노 미터 단위의 결정립들을 응용하여 제조된 단일 전자 트랜지스터(single electron transistor) 및 그 제조 방법에 관한 것이다.
도 1a 및 도 1b는 종래의 단일 전자 트랜지스터들의 개략적 수직 단면도이다. 종래의 단일 전자 트랜지스터는, 도 1a에 도시된 바와 같이, 실리콘 기판(11) 상에 소스(source)(12)와 드레인(drain)(13) 사이에 2개의 터널 장벽(tunnel barrier)(14)을 만들어 아일런드(island)(15)를 형성시킨 구조이거나, 혹은 도 1b에 도시된 바와 같이, 실리콘 기판(21) 상에 SiO2절연막(22)를 형성하고, 그 상면에 소스(23)와 드레인(24)을 형성한 후, 유전체(25) 속에 금속이나 반도체를 물리적 혹은 화학적인 증착을 통해 나노미터(nm) 크기인 알갱이 모양의 아일런드(15)를 형성시킨 구조이다.
그러나, 참고 문헌 T.Wada etal Jpn.J.Appl.Phys 34,12B(1995)6961 및 K.Matsumoto etal Appl.Phys.Lett 68(1996)34에 따르면, 도 1a에 도시된 바와 같은 단일 전자 트랜지스터의 경우 아일런드(15)의 크기를 나노미터 크기로 균일하게 제어하는 것이 매우 어렵다. 특히, SPM(scanning probe microscopy)을 응용할 경우 터널 장벽이 공기중에서 열화되기 때문에 단일 전자 트랜지스터의 작동 재현성이 전혀없다. 그리고 참고문헌 W.Chen etal Appl.Phys.Lett 66(1995)3383 및 A.Dutta etal Jpn.J.Appl.Phys 36,6B(1997)4038에 의하면, 도면 1b에 도시된 바와 같은 단일 전자 트랜지스터의 경우, 또한 여러 번의 복잡한 공정을 거쳐야 하므로 제조상 어려움이 따른다.
따라서 재현성있는 상온 작동 단일 전자 트랜지스터를 구현하기 위해서는 공정이 간단하며 아일런드의 크기를 나노미터 크기로 쉽게 제어할 수 있는 새로운 구조 및 제조 방법이 요구된다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 차세대 초고집적(1 Tb) 메모리 및 로직에 응용할 수 있도록, 298°K 이상의 상온에서 작동이 가능한 단일 전자 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 각각 종래의 단일 전자 트랜지스터의 개략적인 수직 단면도이고,
도 2는 본 발명에 따른 단일 전자 트랜지스터의 개략적인 수직 단면도이다.
도면의 주요부분에 대한 부호의 설명
11. 실리콘 기판 12. 소스
13. 드레인 14. 터널 장벽
15. 아일런드
21. 실리콘 기판 22. SiO2산화층
23. 소스 24. 드레인
25. 유전체 26. 금속 결정립
101. 실리콘 기판 102. SiO2산화층
103. 아일런드층(금속 결정립) 104. 소스
105. 드레인
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 단일 전자 트랜지스터는, 그 상부가 산화된 반도체 기판; 상기 기판의 산화면 상에 증착된 5nm 이하의 금속 결정립들로 형성된 아일런드층; 및 상기 아일런드층 상에 일정한 간격을 두고 형성된 소스 및 드레인;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 아일런드층의 아일런드의 터널 장벽은 결정립과 결정립 사이의 폭 5nm 이하의 빈공간을 이용하고, 상기 아일런드층은 두께가 10 nm 이하이며, 5nm 이하의 반도체 결정립으로 형성된 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 단일 전자 트랜지스터의 제조 방법은, (가) 표면이 소정의 두께로 산화된 반도체 기판 상에 금속을 증착하여 5nm 이하의 결정립을 갖는 두께 10 nm 이하의 아일런드층을 형성하는 단계; 및 (나) 상기 아일런드층 상에 서로 일정한 간격을 갖는 소스 및 드레인을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계는 물리적 증착법 혹은 화학 기상 증착법에 의해 이루어지되, 상기 화학 기상 증착법은 금속 콜로이덜 증착법 혹은 Langmuir-Blodgett법 까지 포함하며, 상기 (나) 단계는 SPM법에 의해 이루어지는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 단일 전자 트랜지스터의 제조 방법은, (가) 표면이 소정의 두께로 산화된 반도체 기판 상에 반도체를 증착하여 5nm 이하의 결정립을 갖는 두께 10 nm 이하의 아일런드층을 형성하는 단계; 및 (나) 상기 아일런드층 상에 서로 일정한 간격을 갖는 소스 및 드레인을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계는 물리적 증착법 혹은 화학 기상 증착법에 의해 이루어지되, 상기 화학 기상 증착법은 금속 콜로이덜 증착법 혹은 Langmuir-Blodgett법 까지 포함되며, 상기 (나) 단계는 SPM법에 의해 이루어지는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 단일 전자 트랜지스터 및 그 제조 방법을 상세하게 설명한다.
도 2는 본 발명에 따른 단일 전자 트랜지스터의 수직 단면도이다. 도시된 바와 같이, 본 발명에 따른 단일 전자 트랜지스터는 그 상부에 SiO2절연막(102)이 형성된 실리콘 기판(101) 상에 5nm 이하의 금속 혹은 반도체 결정립(103)이 적층되고, 이 결정립층(103) 상에 소스(104)와 드레인(105)이 일정한 간격을 두고 형성된 구조를 갖는다. 여기서, 아일런드층의 두께는 10 nm 이하이고, 아일런드(결정립)의 크기는 5 nm 이하이다. 이와 같이 결정립의 크기를 5nm 이하로 제한해야 289°K 이상의 상온에서 단일 전자 트랜지스터가 동작한다. 이는 아일런드의 캐패시턴스가 작을수록 높은 온도에서 트랜지스터가 동작하기 때문인데, 아일런드의 결정립이 작을수록 캐패시턴스가 작아지는 이유에서 이다.
이와 같은 구조의 단일 전자 트랜지스터의 제조 방법은 다음과 같다.
먼저, 두께 10 nm 이하의 금속 혹은 반도체 박막을 표면이 임의 두께로 산화층(102)이 형성된 실리콘 웨이퍼(101) 위에 물리적(PVD) 혹은 화학적(CVD) 방법에의해 증착한다. 이 때 증착 조건을 조절하여 5 nm 이하의 결정립들을 형성시키며, 이 5나노미터 이하 크기의 결정립들을 단일 전자 트랜지스터의 아일런드로 이용한다. 여기서, 화학적 증착(CVD)법은 금속 콜로이덜(colloidal) 에 의한 증착법 및 LB(Langmuir-Blodgett)법 까지 포함된다.
다음에, 소스(104)와 드레인(105) 및 게이트(gate)(미도시)를 SPM에 의한 증착법으로 증착시킨다. 이 경우 아일런드와 아일런드 사이는 약 5 nm 이하의 빈공간(hole)이 있다. 이 빈공간이 터널 장벽으로 작용하게 되며 유전 물질은 공기이므로 유전 상수가 1에 가까우므로 동일한 크기의 결정립을 가지는 경우에 있어서 거의 최소한의 캐패시턴스를 갖게된다.
이와 같이 제작된 단일 전자 트랜지스터의 동작원리는 다음과 같다.
소스와 드레인 사이에 전압을 가하면 임의의 전압에 이르러서야 전류가 흐른다. 이 때의 임의의 전압을 쿠울롬 부록케이드 갭 전압(Coulomb blockade voltage)이라 부르며 전류가 흐르지 않는 것은 전자 하나가 소스에서 아일런드로 터널링됨에 따라 아일런드에 충전이일어나 더 이상의 전자를 받아 들일 수 없기 때문이다. 만약 이 충전 에너지 보다 큰 에너지를 게이트를 이용하여 공급하면 쿠울롬 부록케이드는 일어나지 않게 되어 임의의 전류가 흐른다. 그러므로 소스와 드레인 사이의 전압을 쿠울롬 부록케이드 갭 전압 이하로 고정시키고 게이트 전압을 조절하면 기존의 3단자 트랜지스터 와 유사하게 스위칭 시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 단일 전자 트랜지스터는 그 상부가 산화된 실리콘 기판 상에 5nm 이하여 금속 혹은 반도체 결정립을 증착하고, 그 위에 소스 및 드레인을 형성함으로써, 종래의 단일 전자 트랜지스터들 보다 제작이 용이하고 또한 증착에 의해 자연적으로 생긴 빈공간을 터널 장벽으로 이용하기 때문에 제작 후 공기중에 노출시켜도 터널 장벽의 열화가 전혀 없으므로 오랫동안 상온에서 작동시켜도 재현성 및 트랜지스터의 열화 문제가 전혀 발생하지 않는다. 따라서 본 발명에 따른 단일 전자 트랜지스터는 1 Tb 급 메모리 및 로직 소자에 응용이 가능한 장점이 있다.
Claims (17)
- 그 상부가 산화된 반도체 기판;상기 기판의 산화면 상에 증착된 5nm 이하의 금속 결정립들로 형성된 아일런드층; 및상기 아일런드층 상에 일정한 간격을 두고 형성된 소스 및 드레인;을구비한 것을 특징으로 하는 단일 전자 트랜지스터.
- 제1항에 있어서,상기 아일런드층에서의 아일런드의 터널 장벽은 결정립과 결정립 사이의 빈공간을 이용한 것을 특징으로 하는 단일 전자 트랜지스터.
- 제2항에 있어서,상기 빈공간은 폭이 5nm 이하인 것을 특징으로 하는 단일 전자 트랜지스터.
- 제1항에 있어서,상기 소스 및 드레인은 상기 아일런드층을 형성시킨 후 SPM 을 이용하여 형성한 것을 특징으로 하는 단일 전자 트랜지스터.
- 제1항에 있어서,상기 아일런드층은 두께가 10 nm 이하인 것을 특징으로 하는 단일 전자 트랜지스터.
- 제1항에 있어서,상기 아일런드층의 금속 결정립은 주기율표상에 나오는 모든 금속의 결정립 중 적어도 어느 한 금속 결정립인 것을 특징으로 하는 단일 전자 트랜지스터.
- 제1항에 있어서,상기 아일런드층은 두께가 10nm 이하이고, 5nm 이하의 반도체 결정립으로 형성된 것을 특징으로 하는 단일 전자 트랜지스터.
- 제7항에 있어서,상기 아일런드층의 반도체 결정립은 주기율표 상에 나오는 모든 반도체의 결정립 중 적어도 어느 한 반도체의 결정립인 것을 특징으로 하는 단일 전자 트랜지스터.
- 제8항에 있어서,상기 반도체는 화합물 반도체를 포함하는 것을 특징으로 하는 단일 전자 트랜지스터.
- (가) 표면이 소정의 두께로 산화된 반도체 기판 상에 금속을 증착하여 5nm 이하의 결정립을 갖는 두께 10 nm 이하의 아일런드층을 형성하는 단계; 및(나) 상기 아일런드층 상에 서로 일정한 간격을 갖는 소스 및 드레인을 형성하는 단계;를포함하는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제10항에 있어서,상기 (가) 단계는 물리적 증착법 혹은 화학 기상 증착법에 의해 이루어지는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제11항에 있어서,상기 화학 기상 증착법은 금속 콜로이덜 증착법 혹은 Langmuir-Blodgett법을 포함하는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제10항에 있어서,상기 (나) 단계는 SPM법에 의해 이루어지는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- (가) 표면이 소정의 두께로 산화된 반도체 기판 상에 반도체를 증착하여 5nm 이하의 결정립을 갖는 두께 10 nm 이하의 아일런드층을 형성하는 단계; 및(나) 상기 아일런드층 상에 서로 일정한 간격을 갖는 소스 및 드레인을 형성하는 단계;를포함하는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제14항에 있어서,상기 (가) 단계는 물리적 증착법 혹은 화학 기상 증착법에 의해 이루어지는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제15항에 있어서,상기 화학 기상 증착법은 금속 콜로이덜 증착법 혹은 Langmuir-Blodgett법을 포함하는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
- 제14항에 있어서,상기 (나) 단계는 SPM법에 의해 이루어지는 것을 특징으로 하는 단일 전자 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970041593A KR100434553B1 (ko) | 1997-08-27 | 1997-08-27 | 단일전자트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970041593A KR100434553B1 (ko) | 1997-08-27 | 1997-08-27 | 단일전자트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990018417A true KR19990018417A (ko) | 1999-03-15 |
| KR100434553B1 KR100434553B1 (ko) | 2004-09-18 |
Family
ID=37341054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970041593A KR100434553B1 (ko) | 1997-08-27 | 1997-08-27 | 단일전자트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434553B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615233B1 (ko) * | 2004-07-21 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
| KR100659056B1 (ko) * | 2004-06-25 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615093B1 (ko) | 2004-08-24 | 2006-08-22 | 삼성전자주식회사 | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07502479A (ja) * | 1991-11-22 | 1995-03-16 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 自己集合性単一層を使って固体無機表面に共有結合した半導体微少結晶 |
| WO1996021952A1 (en) * | 1995-01-13 | 1996-07-18 | Technobiochip | Thin film devices |
| KR0170472B1 (ko) * | 1995-12-21 | 1999-02-01 | 정선종 | 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 |
| EP0865078A1 (en) * | 1997-03-13 | 1998-09-16 | Hitachi Europe Limited | Method of depositing nanometre scale particles |
-
1997
- 1997-08-27 KR KR1019970041593A patent/KR100434553B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659056B1 (ko) * | 2004-06-25 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
| KR100615233B1 (ko) * | 2004-07-21 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100434553B1 (ko) | 2004-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740910B2 (en) | Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor | |
| KR100268936B1 (ko) | 반도체 소자의 양자점 형성 방법 | |
| Matsumoto et al. | Room temperature operation of a single electron transistor made by the scanning tunneling microscope nanooxidation process for the TiO x/Ti system | |
| US6432740B1 (en) | Fabrication of molecular electronic circuit by imprinting | |
| US6548825B1 (en) | Semiconductor device including barrier layer having dispersed particles | |
| US20010006844A1 (en) | Method for fabricating single electron transistor | |
| US6933553B2 (en) | Field effect transistor using vanadium dioxide layer as channel material and method of manufacturing the field effect transistor | |
| KR100521433B1 (ko) | 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법 | |
| US6479365B2 (en) | Single electron transistor using porous silicon and manufacturing method thereof | |
| KR100434534B1 (ko) | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 | |
| KR100434536B1 (ko) | 양자 도트를 이용한 비휘발성 단일 전자 트랜지스터 메모리와 그 제조방법 및 양자 도트를 이용한 단일 전자 트랜지스터와 그 제조방법 | |
| KR19990018417A (ko) | 나노미터 결정립을 이용한 단일 전자 트랜지스터 및 그 제조방법 | |
| KR100455279B1 (ko) | Ｓｅｔ 소자 제작 방법 | |
| KR100418182B1 (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
| KR100419541B1 (ko) | 적어도 하나의 나노 전자 소자를 포함한 회로 및 그의제조 방법 | |
| KR100304399B1 (ko) | 전계효과트랜지스터및전계효과트랜지스터가적층된어레이 | |
| KR100468834B1 (ko) | 산화공정을 이용한 단일전자 트랜지스터 및그 제조방법 | |
| US20060102889A1 (en) | Tri-gated molecular field effect transistor and method of fabricating the same | |
| KR19990045142A (ko) | 금속-절연체-금속 또는 금속-절연체-반도체전자 소스의구조 및 제조 방법 | |
| KR100442815B1 (ko) | 기공 실리콘을 이용한 단일전자 트랜지스터 및 그 제조 방법 | |
| JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
| KR100746137B1 (ko) | 전하저장층을 가진 유기 메모리 소자, 구동 방법 및 그제조 방법 | |
| KR100446598B1 (ko) | 단일전자터널링소자및그제조방법 | |
| KR20010036222A (ko) | 집속이온빔 공정을 사용한 동일평면 게이트 형 단전자 | |
| Matsumoto et al. | Fabrication of single electron memory on atomically flat/spl alpha/-Al/sub 2/O/sub 3/substrate made by AFM nano-oxidation process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |