KR19990017662A - Thin film transistor substrate for liquid crystal display device having light blocking film - Google Patents
Thin film transistor substrate for liquid crystal display device having light blocking film Download PDFInfo
- Publication number
- KR19990017662A KR19990017662A KR1019970040657A KR19970040657A KR19990017662A KR 19990017662 A KR19990017662 A KR 19990017662A KR 1019970040657 A KR1019970040657 A KR 1019970040657A KR 19970040657 A KR19970040657 A KR 19970040657A KR 19990017662 A KR19990017662 A KR 19990017662A
- Authority
- KR
- South Korea
- Prior art keywords
- gate line
- thin film
- film transistor
- light blocking
- transistor substrate
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000010408 film Substances 0.000 title claims abstract description 46
- 239000004973 liquid crystal related substance Substances 0.000 title description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 abstract description 23
- 230000001681 protective effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002087 whitening effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터 기판의 게이트선과 화소 전극 사이 또는 게이트선 사이에 금속 또는 실리콘으로 실제 화면을 표시하는 화소의 표시부를 제외한 나머지의 공간을 가리는 광차단막을 형성한다. 그러면, 후면 광원으로부터 들어와 컬러 필터 기판에 반사되어 박막 트랜지스터로 입사되는 빛을 줄일 수 있다. 이 광차단막은 별도의 공정이 필요없이 박막 트랜지스터 기판을 형성하는 과정 중 소스/드레인 및 데이터선을 형성하는 공정에서 소스/드레인과 같은 금속층을 사용하여 형성할 수도 있고, 실리콘층을 형성하는 공정에서 같이 형성할 수도 있다.A light blocking film is formed between the gate line and the pixel electrode of the thin film transistor substrate or between the gate line to cover the remaining space except for the display portion of the pixel displaying the actual screen with metal or silicon. Then, the light incident from the back light source and reflected on the color filter substrate may be reduced. The light blocking film may be formed using a metal layer such as a source / drain in a process of forming a source / drain and a data line during the process of forming a thin film transistor substrate without a separate process, or in a process of forming a silicon layer. It can also be formed together.
Description
이 발명은 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.This invention relates to the thin film transistor substrate of a liquid crystal display device, and its manufacturing method.
비정질 실리콘(a-Si)을 사용하는 박막 트랜지스터(TFT ; thin film transistor) 액정 표시 장치에 있어서는 빛이 비정질 실리콘에 조사되는 경우 광전기 변환(photoelectric conversion)에 의해 광누설 전류(photo leakage current)가 발생하게 되고, 이는 백화 현상을 일으켜 표시 성능을 나쁘게 하는 문제점이 있다.In a thin film transistor (TFT) liquid crystal display using amorphous silicon (a-Si), photo leakage current is generated by photoelectric conversion when light is irradiated to amorphous silicon. This causes a whitening phenomenon, which causes a problem of poor display performance.
광누설 전류의 원인이 되는 빛은 박막 트랜지스터 기판에서 직접 박막 트랜지스터로 입사되는 경우와 컬러 필터 기판에 의해 반사되어 박막 트랜지스터로 입사되는 빛으로 나눌 수 있는데, 전자에 대해서는 박막 트랜지스터 기판 구조의 변경 등으로 입사되는 빛의 양을 감소시키려는 연구가 계속되고 있으며, 후자에 대해서는 유기 블랙 매트릭스(BM ; black matrix)의 적용이나 박막 트랜지스터 위에 블랙 매트릭스를 형성하는 방법(BM on TFT) 등이 개발되고 있다.Light that causes photo-leakage current can be divided into light incident to the thin film transistor directly from the thin film transistor substrate and light incident to the thin film transistor reflected by the color filter substrate. Research into reducing the amount of incident light continues, and the latter has been developed by applying an organic black matrix (BM) or forming a black matrix on a thin film transistor (BM on TFT).
그러나, 유기 BM 공정은 단차로 인한 공정상의 어려움 때문에 실제 양산에 적용하기 힘들고, BM on TFT 방식은 공정이 추가되고, 실제 적용시 블랙 매트릭스와 다른 배선 사이에 커플링(coupling) 효과가 발생하는 등의 문제점을 가지고 있다.However, the organic BM process is difficult to apply to actual mass production due to the process difficulty due to the step difference, and the BM on TFT method adds the process, and the coupling effect is generated between the black matrix and other wirings in actual application. Has a problem.
따라서 공정의 변경이나, 추가 공정이 없고 박막 트랜지스터의 특성에 악영향을 미치지 않으면서 박막 트랜지스터 기판으로 입사되는 빛을 감소시킬 수 있는 방법이 요구된다.Therefore, there is a need for a method capable of reducing the light incident on the thin film transistor substrate without changing the process or additional processes and adversely affecting the characteristics of the thin film transistor.
본 발명은 박막 트랜지스터 기판에 입사되는 빛의 양을 감소시켜 액정 표시 장치의 광누설 전류를 감소시키고자 한다.The present invention is to reduce the light leakage current of the liquid crystal display by reducing the amount of light incident on the thin film transistor substrate.
도 1은 본 발명의 첫번째 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,1 is a plan view of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention;
도 2는 도 1의 Ⅱ - Ⅱ'선의 단면도이고,2 is a cross-sectional view taken along the line II-II 'of FIG. 1,
도 3a 내지 도 3g는 본 첫번째 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 나타낸 단면도이고,3A to 3G are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate for a liquid crystal display according to the first embodiment.
도 4는 본 발명의 두번째 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,4 is a plan view of a thin film transistor substrate for a liquid crystal display according to a second embodiment of the present invention;
도 5는 도 4의 Ⅴ - Ⅴ'선의 단면도이고,FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.
도 6은 본 발명의 세번째 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,6 is a plan view of a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
도 7은 도 6의 Ⅶ - Ⅶ'선의 단면도이고,7 is a cross-sectional view taken along the line VII-VII 'of FIG. 6,
도 8은 본 발명의 네번째 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,8 is a plan view of a thin film transistor substrate for a liquid crystal display according to a fourth embodiment of the present invention;
도 9는 도 8의 Ⅸ - Ⅸ'선의 단면도이다.FIG. 9 is a cross-sectional view taken along line VII-VII 'of FIG. 8.
위와 같은 과제를 해결하기 위하여 본 발명에서는 박막 트랜지스터 기판의 실제로 화면을 표시하게 되는 화소의 표시부를 제외한 빛이 통과하는 영역에 광차단층을 형성함으로써 통과하는 빛을 감소시킨다. 컬러 필터 기판에서 반사되어 다시 박막 트랜지스터로 입사되는 빛은 결국 후면 광원에서 박막 트랜지스터 기판을 통해 들어온 빛이 반사된 것이므로 박막 트랜지스터 기판에서의 빛의 통과량을 감소시킴으로써 최종적으로 박막 트랜지스터로 입사되는 빛의 양을 줄일 수 있다.In order to solve the above problems, in the present invention, the light passing layer is reduced by forming a light blocking layer in a region through which light passes except a display unit of a pixel that actually displays a screen of the thin film transistor substrate. Since the light reflected from the color filter substrate and incident to the thin film transistor is reflected by the light entering through the thin film transistor substrate from the rear light source, the light passing through the thin film transistor substrate is reduced, thereby reducing the amount of light incident to the thin film transistor. The amount can be reduced.
이 때 사용되는 광차단층은 별도의 공정으로 형성하기보다는, 소스/드레인 전극 형성을 위한 금속층이나, 실리콘층을 적절히 사용하여 형성한다.The light blocking layer used at this time is formed by using a metal layer or a silicon layer for forming the source / drain electrodes as appropriate rather than using a separate process.
본 발명의 첫번째 실시예에 따르면 소스/드레인 금속층을 광차단막으로 사용한다. 이제 첨부된 도면을 참고로 하여, 본 발명의 첫번째 실시예에 대하여 상세히 설명하기로 한다.According to a first embodiment of the present invention, a source / drain metal layer is used as the light blocking film. Referring now to the accompanying drawings, it will be described in detail with respect to the first embodiment of the present invention.
도 1은 본 발명의 첫번째 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 2는 도 1의 Ⅱ - Ⅱ'선을 따라 절단한 단면도이다.1 is a plan view of a thin film transistor substrate according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1.
도 1 내지 도 2에 나타난 바와 같이, 투명 기판(1) 위에 금속으로 이루어진 게이트선(20, 21)이 가로 방향으로 형성되어 있으며, 게이트선(21)의 분지인 게이트 전극(25)이 형성되어 있다. 그 위를 게이트 절연막(2)이 덮고 있으며, 게이트 전극(25) 상부의 게이트 절연막(2) 위에 비정질 실리콘층(40)과 n+ 비정질 실리콘층(41)이 차례로 형성되어 있다. n+ 비정질 실리콘층(41) 위에는 소스 전극(15)과 드레인 전극(16)이 형성되어 있고, 두 광차단막(50, 51)은 각각 게이트선(21)의 아래위를 약간 덮고 화소의 표시부 쪽으로 형성되어 있다. 광차단막(50, 51)은 소스/드레인 전극과 동일한 공정에서 함께 형성되므로 소스/드레인 전극(15, 16)과 같은 금속으로 형성되어 있다. 소스 전극(15)은 세로 방향의 데이터선(10)과 연결되어 있다. 장치의 전면에 보호막(3)이 덮여 있고, 화소의 표시부에는 투명 도전막(ITO)으로 이루어진 화소 전극(30)이 형성되어 있고, 보호막(3)에 형성되어 있는 접촉 구멍(17)을 통하여 드레인 전극(16)과 접촉되어 있다. 화소 전극(30)은 광차단막(50, 51)과 약간의 간격을 두고 형성되어 있다.1 to 2, gate lines 20 and 21 made of metal are formed on the transparent substrate 1 in a horizontal direction, and a gate electrode 25 which is a branch of the gate line 21 is formed. have. The gate insulating film 2 is covered thereon, and the amorphous silicon layer 40 and the n + amorphous silicon layer 41 are sequentially formed on the gate insulating film 2 on the gate electrode 25. The source electrode 15 and the drain electrode 16 are formed on the n + amorphous silicon layer 41, and the two light blocking films 50 and 51 respectively cover the upper and lower portions of the gate line 21 and are formed toward the display portion of the pixel. have. Since the light blocking films 50 and 51 are formed together in the same process as the source / drain electrodes, they are formed of the same metal as the source / drain electrodes 15 and 16. The source electrode 15 is connected to the data line 10 in the vertical direction. The protective film 3 is covered on the front of the device, and the pixel electrode 30 made of the transparent conductive film ITO is formed on the display portion of the pixel, and the drain is formed through the contact hole 17 formed in the protective film 3. It is in contact with the electrode 16. The pixel electrode 30 is formed at a slight distance from the light blocking films 50 and 51.
본 발명의 첫번째 실시예에 따른 박막 트랜지스터 기판의 제조 공정은 게이트 전극 및 게이트선 형성, 실리콘층 형성, 소스/드레인 전극 및 데이터선 형성, 보호막 형성 및 투명 도전막(ITO ; indium tin oxide) 형성의 과정으로 5매의 마스크를 이용하여 진행되는데, 이 때 소스/드레인 전극 및 데이터선을 형성하는 공정에서 광차단막을 함께 형성한다.The manufacturing process of the thin film transistor substrate according to the first embodiment of the present invention is a process of forming a gate electrode and a gate line, forming a silicon layer, forming a source / drain electrode and a data line, forming a protective film, and forming an indium tin oxide (ITO). In the process, five masks are used, and together the light blocking film is formed together in the process of forming the source / drain electrodes and the data lines.
도 3a 내지 도 3g는 본 발명의 첫번째 실시예에 따른 박막 트랜지스터 기판의 제조 공정을 나타내고 있다.3A to 3G illustrate a manufacturing process of a thin film transistor substrate according to a first embodiment of the present invention.
먼저, 투명 기판(1) 위에 게이트선(21) 및 게이트 전극(25)을 형성한다(도 3a). 다음, 게이트선(21)과 게이트 전극(25)이 형성된 기판 위에 게이트 절연막(2)을 형성한다(도 3b). 게이트 전극(25) 위에 형성되어 있는 게이트 절연막(2) 위에 비정질 실리콘층(40)과 n+ 비정질 실리콘층(41)을 차례로 형성한다(도 3c). n+ 비정질 실리콘층(41) 위에 소스 전극(15)과 드레인 전극(16)을 형성하고, 소스 전극과 연결되는 데이터선(10)을 형성하며, 이 때 게이트선(21)의 양쪽 게이트 절연막(2) 위에 광차단막(50, 51)을 형성한다(도 3d). 소스 전극(15) 및 드레인 전극(16)을 마스크로 하여 n+ 비정질 실리콘층(41)을 식각한다(도 3e). 다음으로, 기판의 전면에 보호막(3)을 형성하고, 드레인 전극(16) 부분에 화소 전극과 접촉할 수 있도록 접촉 구멍(17)을 형성한다(도 3f). 이 때, 패드 부분의 보호막(3)과 게이트 절연막(2)도 함께 제거한다. 마지막으로, 데이터선과 게이트선으로 둘러싸인 화소 영역에 투명 도전막으로 이루어진 화소 전극(30)을 형성한다(도 3g). 화소 전극(30)은 접촉 구멍(17)을 통하여 드레인 전극(16)과 접촉되며, 인접한 광차단막(50)과는 겹치지 않도록 약간의 간격을 두고 형성한다.First, the gate line 21 and the gate electrode 25 are formed on the transparent substrate 1 (FIG. 3A). Next, a gate insulating film 2 is formed on the substrate on which the gate line 21 and the gate electrode 25 are formed (FIG. 3B). An amorphous silicon layer 40 and an n + amorphous silicon layer 41 are sequentially formed on the gate insulating film 2 formed on the gate electrode 25 (FIG. 3C). The source electrode 15 and the drain electrode 16 are formed on the n + amorphous silicon layer 41, and the data line 10 connected to the source electrode is formed. In this case, both gate insulating layers 2 of the gate line 21 are formed. ), Light blocking films 50 and 51 are formed (FIG. 3D). The n + amorphous silicon layer 41 is etched using the source electrode 15 and the drain electrode 16 as a mask (FIG. 3E). Next, the protective film 3 is formed in the front surface of the board | substrate, and the contact hole 17 is formed in the drain electrode 16 part so that it may contact with a pixel electrode (FIG. 3F). At this time, the protective film 3 and the gate insulating film 2 of the pad portion are also removed. Finally, a pixel electrode 30 made of a transparent conductive film is formed in the pixel region surrounded by the data line and the gate line (FIG. 3G). The pixel electrode 30 is in contact with the drain electrode 16 through the contact hole 17 and is formed at a slight interval so as not to overlap with the adjacent light blocking film 50.
광차단 효과의 측면에서 보면, 소스/드레인 금속을 사용하는 것이 매우 효과적이지만, 이 경우 금속층과 다른 배선과의 커플링 현상이나, 정전 용량의 증가로 인한 RC 지연이 발생하게 된다는 문제점이 있다. 이 문제점을 해결하기 위하여 게이트선과 화소 전극 사이의 공간을 모두 차단하지 않고, 한쪽 또는 양쪽에 빈 공간을 마련함으로써 커플링 효과를 최소한으로 감소시킨다. 이에 따른 일부 빛의 투과는 방지할 수 없으나 BM과 달리 이러한 광차단층은 외부로의 빛의 투과를 차단하는 것이 아니라 박막 트랜지스터 기판으로 다시 입사되는 빛을 차단하기 위한 것임을 고려하면 적은 양의 빛의 투과는 큰 문제가 되지 않는다.In terms of the light blocking effect, it is very effective to use the source / drain metal, but in this case, there is a problem in that a coupling delay between the metal layer and other wires or an RC delay due to an increase in capacitance occurs. In order to solve this problem, the coupling effect is minimized by providing an empty space on one or both sides without blocking all the spaces between the gate line and the pixel electrode. As a result, some light transmission cannot be prevented, but unlike the BM, the light blocking layer transmits a small amount of light considering that the light blocking layer is not intended to block light transmission to the outside but to block light incident back to the thin film transistor substrate. Is not a big problem.
본 발명의 두번째 실시예는 게이트선이 이중으로 형성되어 있는 박막 트랜지스터 기판에 본 발명의 첫번째 실시예와 같이 금속으로 이루어진 광차단막을 형성하는 것이다. 이 경우는 게이트선 사이의 공간이 벌어져 있어 그 틈으로 빛이 새므로 게이트선 사이에 차단막을 형성한다.A second embodiment of the present invention is to form a light blocking film made of a metal as in the first embodiment of the present invention on a thin film transistor substrate having a double gate line. In this case, a space is formed between the gate lines and light leaks through the gaps, so that a blocking film is formed between the gate lines.
도 4는 본 발명의 두번째 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 5는 도 4의 Ⅴ - Ⅴ'선을 따라 절단한 단면도이다.4 is a plan view of a thin film transistor substrate according to a second exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.
도 4 내지 도 5에 나타난 바와 같이, 투명 기판(1) 위에 제1 게이트선(21)과 제2 게이트선(22)이 이중으로 형성되어 있고, 이중 게이트선을 연결하는 연결부(23, 24)가 세로로 형성되어 있다. 이렇게 형성된 이중 게이트선(21, 22)과 이중 게이트선의 연결부(23, 24)가 고리 모양으로 단위 화소의 표시부를 둘러싸고 있으며, 게이트선(21)이 데이터선(10)과 교차하는 부분 가까이에 게이트선(21)의 분지인 게이트 전극(25)이 형성되어 있다. 게이트 절연막(2)이 게이트 전극(25)과 게이트선(20, 21) 위를 덮고 있으며, 게이트 전극(25) 위의 게이트 절연막(2) 위로 비정질 실리콘층(40)과 n+ 비정질 실리콘층(41)이 차례로 형성되어 있다. n+ 비정질 실리콘층(41) 위에는 소스 전극(15)과 드레인 전극(16)이 형성되어 있고, 광차단막(52)은 임의의 화소의 제1 게이트선(21)과 인접하는 화소의 제2 게이트선(20) 사이에 한쪽 게이트선(20)을 살짝 덮고, 나머지 게이트선(21)과는 약간 간격을 두고 형성되어 있다. 본 발명의 제1 실시예에서와 마찬가지로 광차단막(52)은 소스/드레인 전극과 동일한 공정에서 함께 형성되므로 소스/드레인 전극(15, 16)과 같은 금속으로 형성되어 있다. 소스 전극(15)은 세로 방향의 데이터선(10)과 연결되어 있다. 장치의 전면에 보호막(3)이 덮여 있고, 이중 게이트선(21, 22)과 이중 게이트선의 연결부(23, 24)로 이루어진 고리 모양의 게이트선 안쪽 화소의 표시부에는 투명 도전막으로 이루어진 화소 전극(31)이 형성되어 있다. 화소 전극(31)은 보호막(3)에 형성되어 있는 접촉 구멍(17)을 통하여 후단의 드레인 전극과 접촉되어 있다. 여기에서도 커플링 현상이나 RC 지연 등의 문제를 피하기 위해 광차단막(52)은 한쪽 게이트선(21)과 약간의 거리를 두고 형성되어 있다.As shown in FIGS. 4 to 5, the first gate line 21 and the second gate line 22 are formed on the transparent substrate 1 in double, and the connecting portions 23 and 24 connecting the double gate lines are provided. Is formed vertically. The double gate lines 21 and 22 formed as described above and the connecting portions 23 and 24 of the double gate line surround the display unit of the unit pixel in a ring shape, and the gate line 21 is near the gate where the data line 10 crosses. The gate electrode 25 which is the branch of the line 21 is formed. The gate insulating film 2 covers the gate electrode 25 and the gate lines 20 and 21, and the amorphous silicon layer 40 and the n + amorphous silicon layer 41 on the gate insulating film 2 on the gate electrode 25. ) Are formed one after the other. A source electrode 15 and a drain electrode 16 are formed on the n + amorphous silicon layer 41, and the light blocking film 52 has a second gate line of a pixel adjacent to the first gate line 21 of an arbitrary pixel. One gate line 20 is slightly covered between the two gates 20, and is slightly spaced apart from the other gate lines 21. As shown in FIG. As in the first embodiment of the present invention, since the light blocking film 52 is formed together in the same process as the source / drain electrodes, the light blocking film 52 is formed of the same metal as the source / drain electrodes 15 and 16. The source electrode 15 is connected to the data line 10 in the vertical direction. A protective film 3 is covered on the front surface of the device, and a pixel electrode made of a transparent conductive film is formed on the display portion of the pixel inside the annular gate line formed of the double gate lines 21 and 22 and the connecting portions 23 and 24 of the double gate line. 31) is formed. The pixel electrode 31 is in contact with the drain electrode at the rear end through the contact hole 17 formed in the protective film 3. Here, in order to avoid problems such as coupling phenomenon and RC delay, the light blocking film 52 is formed at a distance from one gate line 21.
본 발명의 세번째 실시예에 따른 박막 트랜지스터 기판의 구조가 도 8과 도 9에 나타나 있다. 본 발명의 세번째 실시예는 금속 대신 비정질 실리콘층을 광차단막으로 사용한다.8 and 9 illustrate a structure of a thin film transistor substrate according to a third exemplary embodiment of the present invention. A third embodiment of the present invention uses an amorphous silicon layer as a light blocking film instead of a metal.
실리콘층의 경우 금속과 같은 완전한 광차단 효과를 기대하기는 힘들지만, 단파장 영역의 빛은 얇은 두께의 실리콘층으로도 거의 차단할 수 있고, 실리콘 광차단막을 통과하여 상판에서 반사된 장파장 영역의 빛은 박막 트랜지스터의 실리콘층에서도 흡수되지 않고 대부분 투과되기 때문에 실제 광전류의 증가를 많은 부분 차단할 수 있다.In the case of the silicon layer, it is difficult to expect a complete light blocking effect such as metal, but the light in the short wavelength region can be almost blocked by the thin layer of silicon, and the light in the long wavelength region reflected through the silicon light blocking layer and reflected from the upper plate is thin film. Since the transistor is not absorbed even in the silicon layer of the transistor, most of the light current can be blocked.
도 6은 본 발명의 세번째 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 7은 도 6의 Ⅶ - Ⅶ'선을 따라 절단한 단면도이다.6 is a plan view of a thin film transistor substrate according to a third exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along the line VII-VII 'of FIG. 6.
도 6 내지 도 7에 나타난 바와 같이, 광차단막(60, 61)이 각각 게이트선(21)의 아래위를 살짝 덮고 화소의 표시부 쪽으로 화소 전극(30)과 겹쳐지도록 형성되어 있다. 이 때 광차단막(60, 61)은 비정질 실리콘으로 형성되어 있다.6 to 7, the light blocking films 60 and 61 are formed to cover the upper and lower portions of the gate line 21 and overlap the pixel electrode 30 toward the display portion of the pixel, respectively. At this time, the light blocking films 60 and 61 are made of amorphous silicon.
광차단막이 형성되는 위치는 게이트선(21)과 화소 전극(30) 사이의 공간으로 본 발명의 첫번째 실시예의 경우와 같지만, 본 발명의 첫번째 실시예에서와 달리 광차단막은 비정질 실리콘층(40)의 형성 과정에서 함께 형성된다. 또한 이 경우 첫번째 실시예에서와 달리 커플링 등의 문제는 생기지 않으므로 광차단막(60, 61)은 게이트선(21)과 화소 전극(30) 사이를 모두 차단할 수 있도록 넓게 형성한다.Where the light blocking film is formed is a space between the gate line 21 and the pixel electrode 30 as in the first embodiment of the present invention, but unlike the first embodiment of the present invention, the light blocking film is an amorphous silicon layer 40 Are formed together in the formation process. In this case, unlike in the first exemplary embodiment, there is no problem such as coupling. Therefore, the light blocking layers 60 and 61 are formed to be wide enough to block both the gate line 21 and the pixel electrode 30.
본 발명의 네번째 실시예는 본 발명의 두번째 실시예와 같은 게이트선이 이중으로 형성되어 있는 박막 트랜지스터 기판에 본 발명의 세번째 실시예와 같이 실리콘으로 이루어진 광차단막을 형성하는 것이다. 광차단막을 게이트선 사이에 형성하는 것은 본 발명의 두번째 실시예와 같다.A fourth embodiment of the present invention is to form a light blocking film made of silicon as in the third embodiment of the present invention on a thin film transistor substrate having double gate lines as in the second embodiment of the present invention. Forming the light blocking film between the gate lines is the same as the second embodiment of the present invention.
도 8은 본 발명의 네번째 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 9는 도 8의 Ⅸ - Ⅸ'선을 따라 절단한 단면도이다.8 is a plan view of a thin film transistor substrate according to a fourth exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line XX 'of FIG. 8.
도 8 내지 도 9에 나타난 바와 같이, 광차단막(62)은 이중 게이트선(21, 22)과 이중 게이트선의 연결부(23, 24)가 고리 모양으로 둘러싸고 있는 임의의 화소의 제1 게이트선(21)과 인접하는 화소의 제2 게이트선(20)의 사이에 게이트선 사이를 모두 가릴 수 있도록 넓게 형성되어 있다. 또한 광차단막(62)은 본 발명의 세번째 실시예에서와 같이 비정질 실리콘으로 형성되어 있다.As shown in FIGS. 8 to 9, the light blocking layer 62 includes the first gate line 21 of any pixel in which the double gate lines 21 and 22 and the connection portions 23 and 24 of the double gate line are enclosed in a ring shape. ) And the second gate line 20 of adjacent pixels so as to cover all the gate lines. The light blocking film 62 is formed of amorphous silicon as in the third embodiment of the present invention.
본 발명의 모든 실시예에서 광차단막을 형성하기 위한 새로운 공정은 필요하지 않으며, 기존의 소스/드레인 전극 및 데이터선 형성 공정이나 실리콘층 형성 공정을 이용해 광차단막을 형성할 수 있다.In all embodiments of the present invention, a new process for forming the light blocking film is not required, and the light blocking film may be formed using an existing source / drain electrode and data line forming process or a silicon layer forming process.
이 두 가지 방법 중 어떤 쪽을 선택하는가는 장치의 특성에 따라 결정될 수 있다. 장치의 쓰기 시간차(writing time margin)가 클 경우에는 다소 지연이 발생하더라도 광차단 효과를 증대시킬 수 있는 첫번째 실시예의 경우가 유리할 것이고, 그렇지 않을 경우에는 두번째 실시예와 같이 실리콘층을 사용하여 광차단 효과가 약간 감소하더라도 지연의 증가를 억제하여야 할 것이다. 두 가지 방법을 적절히 조합하는 것도 가능함은 물론이다.Which of these two methods to choose may depend on the characteristics of the device. If the writing time margin of the device is large, the first embodiment may increase the light blocking effect even if a slight delay occurs. Otherwise, the light blocking may be performed using a silicon layer as in the second embodiment. Even if the effect is slightly reduced, the increase in delay should be suppressed. It is of course possible to combine the two methods as appropriate.
본 발명에서는 박막 트랜지스터 기판의 빈 공간에 광차단막을 형성함으로써 박막 트랜지스터 기판의 화소의 표시부 이외의 부분에 의해 후면 광원의 빛이 투과되는 양을 감소시켜 광전류를 줄일 수 있다.In the present invention, by forming the light blocking film in the empty space of the thin film transistor substrate, the amount of light transmitted by the rear light source through portions other than the display portion of the pixel of the thin film transistor substrate can be reduced to reduce the photocurrent.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040657A KR100477128B1 (en) | 1997-08-25 | 1997-08-25 | Thin Film Transistor Board for Liquid Crystal Display with Light-Blocking Film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040657A KR100477128B1 (en) | 1997-08-25 | 1997-08-25 | Thin Film Transistor Board for Liquid Crystal Display with Light-Blocking Film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990017662A true KR19990017662A (en) | 1999-03-15 |
| KR100477128B1 KR100477128B1 (en) | 2005-07-18 |
Family
ID=37303573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970040657A KR100477128B1 (en) | 1997-08-25 | 1997-08-25 | Thin Film Transistor Board for Liquid Crystal Display with Light-Blocking Film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477128B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475636B1 (en) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of an array substrate for LCD |
| KR100679975B1 (en) * | 2003-03-07 | 2007-02-08 | 가시오게산키 가부시키가이샤 | Liquid crystal display device |
| KR100857134B1 (en) * | 2006-11-27 | 2008-09-05 | 엘지디스플레이 주식회사 | TN mode Liquid Crystal Display Device and Array substrate thereof and method of fabricating the TN mode Liquid Crystal Display Device |
| KR100930968B1 (en) * | 2007-11-06 | 2009-12-10 | 하이디스 테크놀로지 주식회사 | Transmission type liquid crystal display device and manufacturing method thereof |
| KR101010782B1 (en) * | 2008-12-09 | 2011-01-25 | 하이디스 테크놀로지 주식회사 | Fringe field switching mode liquid crystal display device and manufacturing method thereof |
| KR20170126041A (en) * | 2016-05-04 | 2017-11-16 | 엘지디스플레이 주식회사 | Display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539354B1 (en) * | 2008-09-02 | 2015-07-29 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| KR102654289B1 (en) | 2018-10-05 | 2024-04-03 | 삼성디스플레이 주식회사 | Display device and manufacturing method thereof |
| KR20200111859A (en) | 2019-03-19 | 2020-10-05 | 삼성디스플레이 주식회사 | Electronic apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (en) * | 1995-03-20 | 2002-07-24 | ソニー株式会社 | Active matrix display |
| JPH07230104A (en) * | 1993-12-24 | 1995-08-29 | Toshiba Corp | Active matrix type display element and its manufacture |
| JPH08179355A (en) * | 1994-12-27 | 1996-07-12 | Sharp Corp | Active matrix substrate |
| JP3866783B2 (en) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | Liquid crystal display |
| JP3097829B2 (en) * | 1996-07-11 | 2000-10-10 | 日本電気株式会社 | Liquid crystal display panel and its repair method |
| KR100209281B1 (en) * | 1996-10-16 | 1999-07-15 | 김영환 | Lcd and its fabrication method |
-
1997
- 1997-08-25 KR KR1019970040657A patent/KR100477128B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475636B1 (en) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of an array substrate for LCD |
| KR100679975B1 (en) * | 2003-03-07 | 2007-02-08 | 가시오게산키 가부시키가이샤 | Liquid crystal display device |
| KR100857134B1 (en) * | 2006-11-27 | 2008-09-05 | 엘지디스플레이 주식회사 | TN mode Liquid Crystal Display Device and Array substrate thereof and method of fabricating the TN mode Liquid Crystal Display Device |
| KR100930968B1 (en) * | 2007-11-06 | 2009-12-10 | 하이디스 테크놀로지 주식회사 | Transmission type liquid crystal display device and manufacturing method thereof |
| KR101010782B1 (en) * | 2008-12-09 | 2011-01-25 | 하이디스 테크놀로지 주식회사 | Fringe field switching mode liquid crystal display device and manufacturing method thereof |
| KR20170126041A (en) * | 2016-05-04 | 2017-11-16 | 엘지디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100477128B1 (en) | 2005-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
| US8064013B2 (en) | Liquid crystal display panel having an ornamental reflector deployed around the periphery of a display region | |
| US6912024B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| KR20150083564A (en) | Array substrate, liquid crystal display panel having the same and method of manufacturing the same | |
| KR960011529A (en) | Liquid Crystal Display with Charge Capacitor | |
| KR20010039261A (en) | A vertically aligned mode liquid crystal display | |
| JPH09105952A (en) | Active matrix type liquid crystal display device | |
| JP2002151699A (en) | Active matrix type liquid-crystal display device | |
| KR100838185B1 (en) | an array panel and a liquid crystal display using by it, and fabricating method of the same | |
| KR100477128B1 (en) | Thin Film Transistor Board for Liquid Crystal Display with Light-Blocking Film | |
| KR101430526B1 (en) | Display substrate and display apparatus having the same | |
| KR20130030975A (en) | Liquid crystal display device | |
| JP2001092378A (en) | Active matrix substrate | |
| JP3591674B2 (en) | Liquid crystal display | |
| KR100640048B1 (en) | Liquid Crystal Display Device and Method of Fabricating the Same | |
| KR100488936B1 (en) | LCD | |
| KR940004237B1 (en) | Method of making liquid crystal display devices | |
| JP2002258264A (en) | Liquid crystal display device | |
| KR100811642B1 (en) | BM-free reflection type liquid crystal display device and the method for fabricating thereof | |
| KR101108380B1 (en) | Liquid crystal display device and method for manufacturing lcd | |
| KR100741895B1 (en) | Method For Fabricating A Thin Film Transistor Liquid Crystal Display Panel | |
| KR20000014689A (en) | Liquid crystal display device | |
| KR100953436B1 (en) | Thin Film Transistor of Liquid Crystal Display Device and Method of Manufacturing The Same | |
| KR20240104977A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120215 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |