KR19990014195A - 질화물 반도체 소자 - Google Patents

질화물 반도체 소자 Download PDF

Info

Publication number
KR19990014195A
KR19990014195A KR1019980030067A KR19980030067A KR19990014195A KR 19990014195 A KR19990014195 A KR 19990014195A KR 1019980030067 A KR1019980030067 A KR 1019980030067A KR 19980030067 A KR19980030067 A KR 19980030067A KR 19990014195 A KR19990014195 A KR 19990014195A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
gan
doped
semiconductor layer
Prior art date
Application number
KR1019980030067A
Other languages
English (en)
Other versions
KR100511530B1 (ko
Inventor
슈지 나카무라
다카시 무카이
코지 다니자와
도모쯔구 미타니
히로미쯔 마루이
Original Assignee
오가와 에이지
니치아 케미컬 인더스트리스, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP34897397A external-priority patent/JP3275810B2/ja
Priority claimed from JP34897297A external-priority patent/JP3448196B2/ja
Priority claimed from JP19982998A external-priority patent/JP3744211B2/ja
Application filed by 오가와 에이지, 니치아 케미컬 인더스트리스, 리미티드 filed Critical 오가와 에이지
Publication of KR19990014195A publication Critical patent/KR19990014195A/ko
Application granted granted Critical
Publication of KR100511530B1 publication Critical patent/KR100511530B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

주로 LD 및 LED소자로 사용되는 질화물 반도체 소자의 출력을 향상시킴과 동시에 Vf를 저하시키기 위해, n전극이 형성된 n형 콘덕트층으로서 n형 불순물을 도프한 질화물 반도체층을 언도프 질화물 반도체층 사이에 끼운 3층 적층 구조로 하거나 또는 질화물의 초격자 구조로 함으로써, N형 콘택층이 3×1018/㎤을 넘는 캐리어 농도를 가지며, 8×10-3Ω㎝ 미만까지 저항율을 감소시킬 수 있다.

Description

질화물 반도체 소자
본발명은 발광 다이오드 소자, 레이저 다이오드 소자 등의 발광 소자, 태양 전지, 광 센서 등의 수광 소자, 또는 트랜지스터, 파워 디바이스 등의 전자 디바이스에 사용되는 질화물 반도체(InXAlYGa1-X-YN, 0≤X, 0≤Y, X+Y≤1)로 이루어지는 소자에 관한 것이다.
질화물 반도체는 고휘도 순녹색 발광 LED, 청색 LED로서 이미 풀컬러 LED 디스플레이, 교통 신호등, 이미지 스캐너 광원 등의 각종 광원에서 실용화되고 있다. 이들 질화물 반도체의 LED 소자는 기본적으로 사파이어 기판 상에 버퍼층과, Si 도프 GaN으로 이루어지는 n측 콘택층과, 단일 양자 우물 구조의 InGaN 또는 InGaN을 가지는 다중 양자 우물 구조의 활성층과, Mg 도프 AlGaN으로 이루어진 p측 클래드층과, Mg 도프 GaN으로 이루어진 p측 콘택층이 차례대로 적층된 구조를 가지고 있고, 20mA에 있어서 발광 파장 450mm인 청색 LED에서 5mV, 외부 양자 효율 9.1%, 520mm인 녹색 LED에서 3mV, 외부 양자 효율 6.3%로 매우 우수한 특성을 보인다.
또, 본발명자들은 이 질화물 반도체 재료를 사용하여 펄스 전류하, 실온에서의 410nm의 발진을 세계에서 처음으로 발표했다(예를들면, Jpn. J. Appl. Phys. 35(1996)L74, Jpn. J. Appl. Phys. 35(1996)L217 등). 이 레이저 소자는 InGaN을 이용한 다중 양자 우물 구조(MQW; Multi-Quantum-Well)의 활성층을 가지는 더블 헤테로 구조를 가지고, 펄스폭 2㎲, 펄스 주기 2㎳의 조건에서 문턱값 전류 610㎃, 문턱값 전류 밀도 8.7㎄/㎠, 410㎚의 발진을 보인다. 또, 본발명자들은 실온에서의 연속 발진에도 처음으로 성공해서 발표했다(예를들어, 닛케이(日經) 일렉트로닉스 1996년 12월 2일호 기술 속보, Appl. Phys. Lett. 69(1996)3034-, Appl. Phys. Lett. 69(1996)4056- 등). 이 레이저 소자는 20℃에서 문턱값 전류 밀도 3.6㎄/㎠, 문턱값 전압 5.5V, 1.5㎽ 출력에서 27시간 연속 발진을 나타냈다.
이와 같이 질화물 반도체는 LED(Light Emitting Device)에서 이미 실용화되어 있고, LD(Laser Diode)에서는 수십 시간 동안의 연속 발진에까지 이르러 있지만, LED를 예를들어 조명용 광원, 직사 일광이 쬐는 옥외 디스플레이 등으로 사용하기 위해서는 더 출력 향상이 요구된다. 또, LD에서는 문턱값을 저하시켜서 수명을 연장하고, 광픽업, DVD 등의 광원으로 실용화하기 위해서는, 더 많은 개량이 필요하다. 또, 상기 LED 소자는 20㎃에 있어서 Vf가 3.6V에 가깝다. Vf를 더 낮추는 것에 의해 발열량이 적어져서 신뢰성이 향상된다. 레이저 소자에서는 문턱값 전압을 저하시키는 것이 소자의 수명을 향상시키는데 있어서 매우 중요하다.
본발명은 이러한 사정을 감안해서 이루어진 것으로, 그 목적은 주로 LED, LD 등의 질화물 반도체 소자의 출력을 향상시킴과 동시에 Vf, 문턱값 전압을 저하시켜서 소자의 신뢰성을 향상시키는 데 있고, 특히 N형 콘택층의 캐리어 농도를 높이고 그 저항률의 감소를 꾀하는 것을 제 1 목적으로 한다.
그리고, N형 콘택층의 캐리어 농도를 높이고, 동시에 N형 콘택층 상에 형성되는 질화물 반도체층의 결정성을 높일 수 있는 N형 질화물층 구조를 제공하는 것을 제 2 목적으로 한다.
본발명의 질화물 반도체 소자는, 상기 N형 콘택층을 특수한 3층 적층 구조 또는 초격자 구조로 하는 것을 요지로 하는 것으로,
제 1 질화물 반도체 소자는 기판상에 적어도 N전극을 형성하는 N형 콘택층과, 전자와 정공을 재결합시키는 활성층과, P전극을 형성하는 P형 콘택층을 구비하고, 각 층이 질화물 반도체로 이루어지는 발광 소자에 있어서, 상기 N형 콘택층이 제 1 면과 제 2 면을 가지는 N형 불순물을 도프한 질화물 반도체층으로 이루어지고, 상기 제 1 면과 제 2 면에 접해서 각각 N형 불순물을 도프하지 않는 언도프 질화물 반도체층을 형성하여 상기 N형 콘택층에 적층한 3층 적층 구조를 구비하는 것을 특징으로 한다.
본발명에서 언도프된 질화물 반도체층이란 의도적으로 불순물을 도프하지 않은 질화물 반도체층을 의미하고, 예를들어 원료에 포함되는 불순물, 반응 장치내의 콘테머네이션(contamination), 의도적으로 불순물을 도프시킨 다른 층으로부터의 의도하지 않은 확산으로 인해 불순물이 혼입된 층 및 미량의 도프로 인해 실질적으로 언도프로 간주되는 층(예를들어 저항률 3×10-1Ω·㎝ 이상)을 포함한다. 또, N형 불순물로서 Ⅳ족 원소인 Si, Ge, Sn 등을 들 수 있는데, Si이 바람직하다. N형 콘택층을 포함해서 그것과 적층되는 질화물 반도체로는 GaN, InGaN, AlGaN 을 대표예로서 들 수 있는데, N형 콘택층으로는 In, Al을 포함하지 않은 GaN이 결정성 면에서 바람직하다. 한편, 이 N형 콘택층을 사이에 끼운 언도프 질화물 반도체는 이하에 상세히 설명하겠지만, N형 콘택층을 3층 적층 구조 중 제 2 층으로 하면, 그 기판측에 형성되는 제 1 질화물 반도체는 GaN 또는 AlGaN이 바람직하고, N형 콘택층의 기판과 반대측에 형성되는 제 3 질화물 반도체는 GaN, InGaN 또는 AlGaN이 바람직하다. 특히, Si가 도프된 N형 콘택층(제 2 층)을 언도프 GaN 사이에 끼우는, 언도프 GaN(제 3 층)/Si 도프 GaN(제 2 층)/언도프 GaN(제 1 층)의 3층 적층 구조를 대표예로서 들 수 있다.
또, 상기 제 2 질화물 반도체층(n형 콘택층)은 3×1018/㎤ 이상의 캐리어 농도를 가질 수 있고, 그 층의 이동도를 고려하면 저항률은 8×10-3Ω·㎝ 미만인 것을 특징으로 한다. 종래의 N형 콘택층의 저항률은 8×10-3Ω·㎝가 한도였지만(예를들어, 미국 특허 제 5,733,796호), 이 저항률의 감소에 의해 Vf를 저하시킬 수 있다. 실현시킬 수 있는 저항률은 6×103Ω·㎝ 이하, 더 바람직하게는 4×10-3Ω·㎝ 이하가 된다. 하한은 특별히 한정짓지는 않지만, 1×10-5Ω·㎝ 이상으로 조정하는 것이 바람직하다. 하한치보다 저저항으로 하면 불순물량이 너무 많아져서 질화물 반도체의 결정성이 나빠지는 경향이 있다.
그리고, 상기 기판과 상기 제 1 질화물 반도체층 사이에 제 1 질화물 반도체층보다 저온에서 성장되는 버퍼층을 가지는 것이 바람직하다. 이 버퍼층은 예를들어 AlN, GaN, AlGaN 등을 400℃∼900℃에서 0.5㎛ 이하의 막두께로 성장시킬 수 있고, 기판과 질화물 반도체와의 격자 부정합을 완화, 또는 제 1 질화물 반도체층을 결정성 좋게 성장시키기 위한 하지층으로서 작용한다. 특히, 상기 제 1 층으로 GaN을 성장시킬 경우, GaN 버퍼가 바람직하다.
또, 제 3 질화물 반도체층의 막두께가 0.5㎛ 이하인 것이 바람직하다. 제 3 질화물 반도체층의 더 바람직한 막두께는 0.2㎛ 이하이고, 가장 바람직하게는 0.15㎛ 이하이다. 하한은 특별히 한정짓지 않지만, 10 옹스트롬 이상, 바람직하게는 50옹스트롬 이상, 가장 바람직하게는 100 옹스트롬 이상으로 조정하는 것이 바람직하다. 제 3 질화물 반도체층은 언도프된 층으로, 저항률이 통상 0.1Ω·㎝ 이상으로 높기 때문에 이 층을 두꺼운 층으로 성장시키면 역으로 Vf가 잘 저하되지 않는 경향이 있다.
본발명의 제 2 질화물 반도체 소자는 기판 상에 적어도 N전극을 형성하는 N형 콘택층과, 전자와 정공을 재결합시키는 활성층과, P전극을 형성하는 P형 콘택층을 구비하고, 각 층이 질화물 반도체로 이루어지는 발광 소자에 있어서,
상기 N형 콘택층이 N형 불순물을 도프한 질화물 반도체층과 N형 불순물을 도프하지 않은 언도프 질화물 반도체층이 적어도 적층되어 이루어지는 것을 특징으로 한다. 또, 상기 N형 콘택층은 제 1 질화물 반도체 발광 소자와 마찬가지로, 그 제 1 면과 제 2 면에 접해서 각각 N형 불순물을 도프하지 않은 언도프 또는 초격자층보다 n형 불순물이 적은 제 1 및 제 3 질화물 반도체층을 형성하고, 제 2 질화물 반도체층(N형 콘택층)을 사이에 끼우도록 적층하는 것이 바람직하다.
상기 제 2 질화물 반도체 발광 소자에 있어서, 초격자 구조란 막두께 100 옹스트롬 이하, 더 바람직하게는 70 옹스트롬 이하, 가장 바람직하게는 50 옹스트롬 이하의 질화물 반도체층을 다층막 구조로 적층한 구조를 가리키는 것이다. 또, 본명세서에서 말하는 초격자 구조 또는 초격자층은 서로 조성이 다른 층이 적층된 다층막, 및 서로 동일한 조성을 가지면서 서로 n형 불순물의 도프량이 다른 층이 적층된 다층막의 모두을 포함하는 것이다. 그리고, 언도프(undope)된 질화물 반도체층이란 의도적으로 불순물을 도프하지 않은 질화물 반도체층을 의미하고, 제 1 발광 소자의 경우와 동일한 의의이다.
또, 본발명의 제 2 질화물 반도체 소자에서는 기판과 상기 제 1 질화물 반도체층 사이에 제 1 질화물 반도체층보다 저온에서 성장되는 버퍼층을 가져도 된다. 버퍼층은 예를들어 AlN, GaN, AlGaN 등을 400℃∼900℃에서 0.5㎛ 이하의 막두께로 성장시킬 수 있고, 기판과 질화물 반도체와의 격자 부정합을 완화, 또는 제 1 질화물 반도체층을 결정성 좋게 성장시키기 위한 하지층으로서 작용한다.
제 2 질화물 반도체층은 서로 밴드 갭 에너지가 다른 2 종류의 질화물 반도체층을 적층하는 것에 의해 구성할 수 있고, 그 2 종류의 질화물 반도체층 사이에는 다른 질화물 반도체층을 형성해서 적층하게 할 수도 있다.
이 경우, 상기 2 종류의 질화물 반도체층에 있어서, n형 불순물이 서로 다른 농도로 도프되어 있는 것이 바람직하다. 이하, 초격자층을 구성하는 질화물 반도체층의 서로의 불순물 농도가 다른 것을 변조 도프라 한다.
또, 제 2 질화물 반도체층을 서로 밴드 갭 에너지가 다른 2 종류의 층을 적층해서 형성하는 경우, n형 불순물은 밴드 갭 에너지가 큰 쪽 층에 많이 도프할 수도 있고, 밴드갭 에너지가 작은 쪽 층에 많이 도프할 수도 있다.
또, 제 2 질화물 반도체층을 서로 밴드 갭 에너지가 다른 2 종류의 층을 적층해서 형성하는 경우, 한쪽 층은 불순물을 도프하지 않는 상태, 즉 언도프로 하는 것이 바람직하다. 이 경우, n형 불순물은 밴드갭 에너지가 큰 쪽 층에 도프하도록 할 수도 있고, 밴드 갭 에너지가 작은 쪽 층에 도프하도록 할 수도 있다.
그리고, 본발명에 있어서, 상기 제 2 질화물 반도체층은 n형 불순물 농도가 서로 다른 또는 서로 동일 조성을 가지는 2 종류의 질화물 반도체층을 적층해서 구성할 수도 있다. 이 경우, 상기 2 종류의 질화물 반도체층 중 하나에는 n형 불순물이 도프되지 않는 언도프층으로 하는 것이 바람직하다.
특히, 대표적인 N형 콘택층을 이루는 초격자층은 GaN/GaN, InGaN/GaN, AlGaN/GaN 및 InGaN/AlGaN의 조합에서 선택되는 질화물층을 번갈아 적층한 초격자층으로 이루어지고, 어느 하나에 Si를 도프해서 이루어지는 것이 바람직하다.
또, 제 3 질화물 반도체층을 구비하는 경우, 언도프층으로 그 막두께가 0.1㎛ 이하인 것이 바람직하다. 보다 바람직하게는 제 3 질화물 반도체층의 막두께는 500 옹스트롬 이하로 하고, 더 바람직하게는 200 옹스트롬 이하로 조정한다. 이 제 3 질화물 반도체층의 막두께 하한은 특별히 한정짓지는 않지만, 10 옹스트롬 이상으로 조정하는 것이 바람직하다. 제 3 질화물 반도체층이 초격자 구조가 아닌 언도프 단층일 경우, 저항률이 통상 1×101Ω·㎝ 이상으로 높기 때문에 이 층을 0.1㎛보다 두꺼운 막두께로 성장시키면 역으로 Vf가 잘 저하되지 않는 경향이 있다. 또, 이 제 3 질화물 반도체층을 언도프로 하면 질화물 반도체층의 결정성이 좋아지기 때문에 그 상부에 성장시키는 활성층의 결정성도 좋아지고 출력이 향상된다.
상기 초격자 구조를 이루는 n형 콘택층은 3×1018/㎤ 이상의 캐리어 농도를 가질 수 있고, 그 층의 이동도를 고려하면 8×10-3Ω·㎝ 미만이 된다. 종래의 n형 콘택층의 저항률은 8×10-3Ω·㎝가 한도였지만, 이 저항률의 감소로 인해 제 1 질화물 반도체 소자와 마찬가지로 Vf를 저하시킬 수 있다. 실현할 수 있는 저항률은 6×10-3Ω·㎝ 이하, 더 바람직하게는 4×10-3Ω·㎝ 이하가 된다. 하한은 특별히 한정시키지 않지만, 1×10-5Ω·㎝ 이상으로 조정하는 것이 바람직하다. 하한치보다 저저항으로 하면 불순물량이 너무 많아져서 질화물 반도체의 결정성이 나빠지는 경향이 있다.
도 1 은 본발명의 일실시예에 따른 LED 소자의 구조를 도시한 모식 단면도이다.
도 2 는 본발명의 다른 실시예에 따른 LD 소자의 구조를 도시한 모식 단면도이다.
(실시 형태 1)
본발명의 제 1 발광 소자에서는 활성층과 기판 사이에 적어도 3층 구조를 가지는 질화물 반도체층을 가지고 있다. 먼저 제 1 질화물 반도체층은 N형 불순물을 포함하는 제 2 질화물 반도체층을 결정성 좋게 성장시키기 위해서 언도프로 하고 있다. 이 층에 의도적으로 불순물을 도프하면, 결정성이 나빠져서 제 2 질화물 반도체층을 결정성 좋게 성장시키기 어렵다. 다음으로, 제 2 질화물 반도체층은 N형 불순물을 도프해서 저항률이 낮고 캐리어 농도가 높은 N전극을 형성하기 위한 콘택층으로 작용하고 있다. 따라서, 제 2 질화물 반도체층의 저항률은 N 전극 재료와 바람직한 오믹(ohmic) 접촉을 얻기 위해 최대한 작게 하는 것이 바람직하고, 바람직하게는 8×10-3Ω·㎝ 미만으로 한다. 다음으로, 제 3 질화물 반도체층도 언도프로 한다. 이 층을 언도프로 하는 것은 다음과 같은 이유에서이다. 저항률이 작고 캐리어 농도가 큰 제 2 질화물 반도체층은 결정성이 그다지 좋지 않다. 그 위에 직접, 활성층, 클래드층 등을 성장시키면 그들 층의 결정성도 나빠지기 때문에, 그 사이에 언도프된 결정성이 좋은 제 3 질화물 반도체를 개재시켜서 활성층을 성장시키기 전의 버퍼층으로서 작용하게 한다. 더욱이 저항률이 비교적 높은 언도프된 층을 활성층과 제 2 질화물 반도체층 사이에 개재시킴으로써 소자의 리크 전류를 방지하고, 역방향의 내압을 높일 수 있다. 또, 제 2 질화물 반도체층의 캐리어 농도는 3×1018/㎤보다 커진다. N형 불순물로는 제 4 족 원소를 들 수 있는데, 바람직하게는 Si 또는 Ge, 더 바람직하게는 Si를 사용한다.
본발명의 제 1 질화물 반도체 소자에서는 활성층과 기판 사이에 있는 언도프된 제 1 질화물 반도체층에서 N형 불순물이 도프된 제 2 질화물 반도체의 결정성을 유지하도록 성장할 수 있으므로, 다음으로 N형 불순물을 도프한 제 2 질화물 반도체층이 결정성 좋게 두꺼운 막으로 성장할 수 있다. 그리고, 언도프된 제 3 질화물 반도체가 그 층 위에 성장시키는 질화물 반도체층을 위한 결정성 좋은 하지층이 된다. 따라서 제 2 질화물 반도체의 저항률을 저하시킬 수 있어 캐리어 농도가 올라가기 때문에 매우 효율적인 질화물 반도체 소자를 실현할 수 있다. 이와 같이 본발명에 따르면 Vf, 문턱값이 낮은 발광 소자를 실현할 수 있으므로, 소자의 발열량도 적어지고 신뢰성이 향상된 소자를 제공할 수 있다.
(실시 형태 2)
본발명의 제 2 발광 소자에서는 활성층과 기판 사이에 N형 콘택층으로 질화물 반도체 초격자층을 가지고 있다. 이 초격자층은 제 1 면과 제 2 면을 가지고, 제 1 면에는 초격자층을 결정성 좋게 성장시키기 위해 언도프, 또는 n형 불순물 농도가 제 2 질화물 반도체보다 적은 제 1 질화물 반도체층을 가지고 있다. 이 제 1 질화물 반도체층은 언도프가 가장 바람직하지만, 제 2 질화물 반도체층이 초격자 구조이기 때문에 n형 불순물을 제 2 질화물 반도체층보다 적게 도프해도 된다. n형 불순물로는 제 4 족 원소를 들 수 있는데, 바람직하게는 Si 또는 Ge, 더 바람직하게는 Si를 사용한다.
다음으로 N형 콘택층을 초격자 구조로 하면, 그 초격자층을 구성하는 질화물 반도체층의 각 막 두께가 탄성 임계 막두께 이하가 되기 때문에 결정 결함이 매우 적은 질화물 반도체가 성장할 수 있다. 더욱이, 이 초격자층에서 기판으로부터 제 1 질화물 반도체층을 통해 발생하고 있는 결정 결함을 어느정도 막을 수 있으므로, 초격자층 상에 성장시키는 제 3 질화물 반도체층의 결정성을 좋게 할 수 있다. 그리고 특기할 만한 작용으로는 HEMT와 유사한 효과가 있다.
이 초격자층은 밴드 갭 에너지가 큰 질화물 반도체층과, 이 밴드 갭 에너지가 큰 질화물 반도체층보다 밴드 갭 에너지가 작은 질화물 반도체층이 적층되어 서로 불순물 농도가 다른 초격자 구조를 가지고 있는 것이 바람직하다. 초격자층을 구성하는 밴드 갭 에너지가 큰 질화물 반도체층, 밴드 갭 에너지가 작은 질화물 반도체층의 막두께는 100 옹스트롬 이하, 더 바람직하게는 70 옹스트롬 이하, 가장 바람직하게는 10∼40 옹스트롬의 막두께로 조정한다. 100 옹스트롬보다 두꺼우면 밴드 갭 에너지가 큰 질화물 반도체층 및 밴드 갭 에너지가 작은 질화물 반도체층이 탄성 변형 한계 이상의 막두께가 되고, 막 중에 매우 작은 크랙 또는 결정 결함이 생기기 쉬운 경향이 있다. 밴드 갭 에너지가 큰 질화물 반도체층, 밴드 갭 에너지가 작은 질화물 반도체층의 막두께의 하한치는 특별히 한정짓지 않고 1원자층 이상이면 되는데, 상기와 같이 10 옹스트롬 이상이 가장 바람직하다. 그리고, 밴드 갭 에너지가 큰 질화물 반도체층은 적어도 Al을 포함하는 질화물 반도체, 바람직하게는 AlXGa1-XN(0X≤1)을 성장시키는 것이 바람직하다. 한편, 밴드 갭 에너지가 작은 질화물 반도체는 밴드갭 에너지가 큰 질화물 반도체보다 밴드갭 에너지가 작은 질화물 반도체이면 어떠한 것이든 상관없지만, 바람직하게는 AlYGa1-YN(0≤Y1, XY), InZGa1-ZN(0≤Z1)과 같은 2원 혼합결정, 3원 혼합결정의 질화물 반도체가 성장시키기 쉽고, 또 결정성 좋은 것이 얻어지기 쉽다. 그 중에서도 특히 바람직하게는 밴드 갭 에너지가 큰 질화물 반도체는 실질적으로 In, Gs를 포함하지 않는 AlXGa1-XN(0X1)로 하고, 밴드 갭 에너지가 작은 질화물 반도체는 실질적으로 Al을 포함하지 않는 InZGa1-ZN(0≤Z1)로 하고, 그 중에서도 결정성에 뛰어난 초격자를 얻을 목적으로 Al 혼합 결정비(Y값) 0.3 이하인 AlXGa1-XN(0X≤0.3)와 GaN의 조합이 가장 바람직하다.
제 2 질화물 반도체층이 광 가둠(confine)층 및 캐리어 가둠층으로서 클래드층을 형성하는 경우, 활성층의 우물층보다 밴드 갭 에너지가 큰 질화물 반도체층을 성장시킬 필요가 있다. 밴드 갭 에너지가 큰 질화물 반도체란 즉 Al 혼합 결정비가 높은 질화물 반도체이다. 종래에는 Al 혼합 결정비가 높은 질화물 반도체를 두꺼운 막으로 성장시키면, 크랙이 생기기 쉽기 때문에 결정 성장이 매우 어려웠다. 그러나, 본발명과 같이 초격자층으로 하면, 초격자층을 구성하는 단일층을 Al 혼합 결정비가 다소 높은 층으로 하더라도 탄성 임계 막두께 이하의 두께로 성장시키고 있으므로 크랙이 생기기 어렵다. 따라서, Al 혼합 결정비가 높은 층을 결정성 좋게 성장시킴에 따라 광가둠, 캐리어 가둠 효과가 높아지고, 레이저 소자에서는 문턱값 전압, LED 소자에서는 Vf(순방향 전압)을 저하시킬 수 있다.
그리고, 이 제 2 질화물 반도체층의 밴드 갭 에너지가 큰 질화물 반도체층과 밴드 갭 에너지가 작은 질화물 반도체층의 n형 불순물 농도가 다른 것이 바람직하다. 이것은 소위 변조 도프라 부르는 것으로, 한쪽 층의 n형 불순물 농도를 작게, 바람직하게는 불순물을 도프하지 않은 상태(언도프)로 만들고, 다른 한 쪽을 고농도로 도프하면, 문턱값 전압, Vf 등을 저하시킬 수 있다. 이것은 불순물 농도가 낮은 층을 초격자층 중에 존재하게 함으로써 그 층의 이동도가 커지고, 또 불순물 농도가 고농도인 층도 동시에 존재하게 함으로써 캐리어 농도가 높은 채로 초격자층을 형성할 수 있게 된다. 즉, 불순물 농도가 낮은 이동도가 높은 층과, 불순물 농도가 높은 캐리어 농도가 큰 층이 동시에 존재함으로써 캐리어 농도가 크고 이동도도 큰 층이 클래드층이 되므로, 문턱값 전압, Vf가 저하됨을 미루어 짐작할 수 있다.
밴드 갭 에너지가 큰 질화물 반도체층에 고농도로 불순물을 도프했을 경우, 이 변조 도프에 의해 고불순물농도층과 저불순물농도층 사이에 2차원 전자 가스가 생기고, 이 2차원 전자 가스의 영향으로 인해 저항률이 저하됨을 알 수 있다. 예를들어, n형 불순물이 도프된 밴드 갭 에너지가 큰 질화물 반도체층과 밴드 갭 에너지가 작은 언도프된 질화물 반도체층을 적층한 초격자층에서는 n형 불순물을 첨가한 층과 언도프된 층과의 헤테로 접합 계면에서 장벽층측이 공핍화되고, 밴드 갭 이 작은 층 쪽의 두께 전후의 계면에 전자(2차원 전자 가스)가 축적된다. 이 2 차원 전자 가스가 밴드이 작은 쪽에 생기므로 전자가 주행할 때에 불순물에 의한 산란을 받지 않으므로 초격자의 전자 이동도가 높아지고 저항률이 저하된다. 또, p측의 변조 도프도 마찬가지로 2차원 정공 가스의 영향에 의한 것임을 미루어 짐작할 수있다. 또, p층의 경우, AlGaN은 GaN과 비교해서 저항률이 높다. 그래서 AlGaN 쪽에 p형 불순물을 많이 도프하는 것에 의해 저항률이 저하되기 때문에, 초격자층의 실질적인 저항률이 저하되므로 소자를 제작한 경우에 문턱값이 저하되는 경향이 있음을 알 수 있다.
한편, 밴드 갭 에너지가 작은 질화물 반도체층에 고농도로 불순물을 도프했을 경우, 다음과 같은 작용이 있음을 알 수 있다. 예를들어 AlGaN층과 GaN층에 Mg를 같은 양으로 도프한 경우, AlGaN층에서는 Mg의 액셉터 준위의 깊이가 깊고 활성화율이 작다. 한편, GaN층의 액셉터 준위의 깊이는 AlGaN층에 비해 얕고, Mg의 활성화율은 높다. 예를들어, Mg를 1×1020/㎤·도프해도 GaN에서는 1×1018/㎤ 정도의 캐리어 농도임에 반해, AlGaN에서는 1×1017/㎤ 정도의 캐리어 농도밖에 얻어지지 않는다. 그래서, 본발명에서는 AlGaN/GaN으로 초격자로 만들고, 고캐리어농도가 얻어지는 GaN층 쪽에 많이 불순물을 도프하는 것에 의해 고캐리어농도의 초격자를 얻을 수 있는 것이다. 게다가, 초격자로 형성하므로, 터널 효과에 의해 캐리어는 불순물 농도가 작은 AlGaN층을 이동하므로, 실질적으로 캐리어는 AlGaN층의 작용은 받지 않고 AlGaN층은 밴드 갭 에너지가 높은 클래드층으로 작용한다. 따라서, 밴드 갭 에너지가 작은 쪽의 질화물 반도체층에 불순물을 많이 도프해도 레이저 소자, LED 소자의 문턱값을 저하시키는데 매우 효과적이다. 본발명은 p형층 측에 초격자를 형성하는 예에 대해 설명했지만, n층 측에 초격자를 형성하는 경우에도 동일한 효과를 얻을 수 있다.
밴드 갭 에너지가 큰 질화물 반도체층에 n형 불순물을 많이 도프하는 경우, 밴드 갭 에너지가 큰 질화물 반도체층으로의 바람직한 도프량으로는 1×1017/㎤∼1×1020/㎤, 더 바람직하게는 1×1018/㎤∼5×1019/㎤의 범위로 조정한다. 1×1017/㎤보다 적으면, 밴드 갭 에너지가 작은 질화물 반도체층과의 차가 적어져서 캐리어 농도가 큰 층을 얻기가 어렵고, 또 1×1020/㎤ 보다 많으면 소자 자체의 리크 전류가 많아지기 쉬운 경향이 있다. 한편, 밴드 갭 에너지가 작은 질화물 반도체층의 n형 불순물 농도는 밴드 갭 에너지가 큰 질화물 반도체보다 적으면 되고, 바람직하게는 1/10 이상 적은 것이 바람직하다. 가장 바람직하게는 언도프로 하면 가장 이동도가 높은 층을 얻을 수 있는데, 막두께가 얇기 때문에 밴드 갭 에너지가 큰 질화물 반도체측으로부터 확산되어 오는 n형 불순물이 있고, 그 양은 1×1019/㎤ 이하가 바람직하다. n형 불순물로는 Si, Ge, Se, S, O 등의 주기율표 제 ⅣB 족, ⅥB 족 원소를 선택하고, 바람직하게는 Si. Ge, S를 n형 불순물로 한다. 이 작용은 밴드 갭 에너지가 큰 질화물 반도체층에 n형 불순물을 적게 도프하고 밴드 갭 에너지가 작은 질화물 반도체층에 n형 불순물을 많이 도프하는 경우에도 마찬가지이다. 이상, 초격자층에 불순물을 바람직하게 변조 도프하는 경우에 대해 서술했는데, 밴드 갭 에너지가 큰 질화물 반도체층과 밴드 갭 에너지가 작은 질화물 반도체층의 불순물 농도를 같게 할 수도 있다.
또, 초격자를 구성하는 질화물 반도체층에 있어서, 불순물이 고농도로 도프되는 층은 두께 방향에 대해 반도체층 중심부 근방의 불순물 농도가 크고, 양단부 근방의 불순물 농도가 작도록(바람직하게는 언도프) 하는 것이 바람직하다. 구체적으로 설명하면, 예를들어 n형 불순물로 Si를 도프한 AlGaN과, 언도프된 GaN층으로 초격자층을 형성한 경우, AlGaN은 Si를 도프하고 있으므로 도너(donor)로서 전자를 전도 띠로 내보내지만, 전자는 포텐셜이 낮은 GaN 전도띠로 떨어진다. GaN 결정 속에는 도너 불순물을 도프하고 있지 않으므로 불순물에 의한 캐리어의 산란을 받지 않는다. 따라서, 전자는 용이하게 GaN 결정내를 움직일 수 있어 실질적인 전자의 이동도가 높아진다. 이것은 전술한 2차원 전자 가스의 효과와 유사하고, 전자 횡방향의 실질적 이동도가 높아지고 저항률이 작아진다. 그리고, 밴드 갭 에너지가 큰 AlGaN의 중심 영역에 n형 불순물을 고농도로 도프하면 효과는 더 커진다. 즉 GaN내를 이동하는 전자에 의해서는 AlGaN 내에 포함되는 n형 불순물 이온(이 경우 Si)의 산란을 다소 받는다. 그러나, AlGaN층의 두께 방향에 대해 양단부를 언도프로 하면 Si의 산란을 받지 않게 되므로 더욱 언도프된 GaN층의 이동도가 향상되는 것이다. 또, 작용은 약간 다르지만, p층 측에 초격자를 구성한 경우에도 유사한 효과가 있고, 밴드 갭 에너지가 큰 질화물 반도체층의 중심 영역에 p형 불순물을 많이 도프하고, 양단부를 적게 하거나 또는 언도프하는 것이 바람직하다. 한편, 밴드 갭 에너지가 작은 질화물 반도체층에 n형 불순물을 많이 도프한 층을, 상기 불순물 농도의 구성으로 할 수도 있지만, 밴드 갭 에너지가 작은 쪽에 불순물을 많이 도프한 초격자에서는 그 효과가 적은 경향이 있다.
또, 본발명의 소자에서는 제 3 질화물 반도체층도 언도프, 또는 n형 불순물 농도가 제 2 질화물 반도체층보다 적은 층으로 한다. 이 층의 n형 불순물 농도를 적게 하는 것은 초격자층의 최상층 위에 직접 불순물을 많이 포함하는 제 3 질화물 반도체층을 성장시키면, 그층의 결정성이 나빠지는 경향이 있으므로, 제 3 질화물 반도체층을 결정성 좋게 성장시키기 위해 n형 불순물 농도를 적게 하고, 가장 바람직하게는 언도프로 한다. 제 3 질화물 반도체층의 조성은 특별히 문제삼을 일은 아니지만, InXGa1-XN(0≤X≤), 바람직하게는 InXGa1-XN(0X≤0.5)를 성장시킴으로써, 제 3 질화물 반도체층 상에 성장시키는 층의 버퍼층으로 작용하여 제 3 질화물 반도체층에서 상층을 성장시키기 쉽게 한다. 그리고, 언도프 단층과 같은 저항률이 비교적 높은 층을 활성층과 제 2 질화물 반도체층 사이에 개재시킴으로써 소자의 리크 전류를 방지하고 역방향의 내압을 높일 수 있다.
(실시예 1) 초격자 구조 LED
언도프 GaN//Si 도프 GaN(B)/언도프 GaN(A)//언도프 GaN
도 1 은 본발명의 제 2 실시형태의 일실시예에 따른 LED 소자의 구조를 도시한 모식적인 단면도로, 이 도면을 참조해서 본발명에 따른 소자의 제조 방법에 대해 설명한다.
사파이어(C면)으로 이루어진 기판(1)을 반응 용기내에 세트하고, 용기내를 수소로 충분히 치환한 다음, 수소를 흘리면서 기판의 온도를 1050℃까지 상승시키고 기판의 클리닝을 수행한다. 기판(1)에는 사파이어 C면 외에, R면, A면을 주요면으로 하는 사파이어, 그외 스핀넬(spinel)(MgAl2O4)과 같은 절연성 기판 외에, SiC(6H, 4H, 3C를 포함함), Si, ZnO, GaAs, GaN 등의 반도체 기판을 사용할 수 있다.
(버퍼층(2))
이어서, 온도를 510℃까지 내리고, 캐리어 가스에 수소, 원료 가스에 암모니아와 TMG(트리메틸 갈륨)을 사용하고, 기판(1) 상에 GaN으로 된 버퍼층(2)을 약 200 옹스트롬의 두께로 성장시킨다.
(제 1 질화물 반도체층(3))
버퍼층(2) 성장후, TMG만 중지시켜 온도를 1050℃까지 상승시킨다. 1050℃가 되면 마찬가지로 원료 가스로 TMG, 암모니아를 사용하여 언도프 GaN으로 된 제 1 질화물 반도체층(3)을 5㎛의 두께로 성장시킨다. 제 1 질화물 반도체층은 버퍼층보다도 고온, 예를들어 900℃∼1100℃에서 성장시키고, InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수 있고, 그 조성은 특히 문제삼을 것은 없지만 바람직하게는 GaN, X값이 0.2 이하인 AlXGa1-XN으로 하면 결정 결함이 적은 질화물 반도체층을 얻기 쉽다. 또 막두께는 특별히 문제되지 않는 것으로, 버퍼층보다 두께운 막으로 성장시켜서 통상 0.1㎛ 이상의 막두께로 성장시킨다. 이 층은 언도프층으로 했기 때문에 진성 반도체에 가깝고 저항률은 0.2Ω·㎝ 보다 크지만, Si, Ge 등의 n형 불순물을 제 2 질화물 반도체층보다 적게 도프해서 저항률을 저하시킨 층으로 할 수도 있다.
(제 2 질화물 반도체층(4))
이어서 1050℃에서 TMG, 암모니아 가스를 사용하여 언도프 GaN층을 20 옹스트롬의 두께로 성장시키고, 이어서 같은 온도에서 실런(silan) 가스를 추가해서 Si를 1×1019/㎤ 도프한 GaN층을 20 옹스트롬의 두께로 성장시킨다. 이렇게 해서 20 옹스트롬의 언도프 GaN층으로 이루어진 A층과, Si 도프 GaN층을 가지는 20 옹스트롬의 B층으로 이루어진 페어(pair)를 성장시킨다. 그리고, 페어를 250층 적층해서 1㎛ 두께로 만들어 초격자 구조로 이루어진 제 2 질화물 반도체층(4)을 성장시킨다.
(제 3 질화물 반도체층(5))
다음으로 실런 가스만 중지시키고 1050℃에서 동일한 방법으로 언도프 GaN으로 된 제 3 질화물 반도체층(5)을 100 옹스트롬의 두께로 성장시킨다. 이 제 3 질화물 반도체층(5)도 InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수 있고, 그 조성은 특히 문제되지 않지만 바람직하게는 GaN, X값이 0.2 이하인 AlXGa1-XN, 또는 Y값이 0.1 이하인 InYGa1-YN으로 하면, 결정 결함이 적은 질화물 반도체층이 쉽게 얻어진다. InGaN을 성장시키면 그 위에 Al을 포함하는 질화물 반도체층을 성장시키는 경우에 Al을 포함하는 질화물 반도체층에 크랙이 생기는 것을 방지할 수 있다.
(활성층(6))
다음으로, 온도를 800℃로 하고, 캐리어 가스를 질소로 바꾸고, TMG, TMI(트리메틸 인듐), 암모니아를 사용하고, 언도프 In0.4Ga0.6N 층을 30 옹스트롬의 두께로 성장시켜 단일 양자 우물 구조를 가지는 활성층(6)을 성장시킨다. 이 층은 InGaN으로 이루어지는 우물층을 가지는 다중 양자 우물 구조로 할 수도 있다.
(p측 클래드층(7))
다음으로, 온도를 1050℃로 올리고, TMG, TMA, 암모니아, Cp2Mg(시클로펜타디에닐 마그네슘)을 사용하고, Mg를 1×1020/㎤ 도프한 p형 Al0.1Ga0.9N으로 된 p측 클래드층(7)을 0.1㎛의 두께로 성장시킨다. 이 층은 캐리어 가둠층으로 작용하고, Al을 포함하는 질화물 반도체, 바람직하게는 AlYGa1-YN(0Y1)을 성장시키는 것이 바람직하고, 결정성 좋은 층을 성장시키기 위해서는 Y값이 0.3 이하인 AlYGa1-YN 층을 0.5㎛ 이하의 두께로 성장시키는 것이 바람직하다.
또, p측 클래드층(7)이 초격자층이어도 되며, p측 층에 초격자층이 있으면 보다 문턱값이 저하되어 바람직하다. p측 층에 있어서 초격자층이 될 수있는 층은 특별히 한정되지 않는다.
(p측 콘택층(8))
계속해서 1050℃에서 TMG, 암모니아, Cp2Mg를 사용하여 Mg를 1×1020/㎤ 도프한 p형 GaN으로 이루어진 p측 콘택층(8)을 0.1㎛의 두께로 성장시킨다. p측 콘택층(8)도 InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수 있고, 그 조성은 특별히 문제되지 않는데, 바람직하게는 GaN으로 하면 결정 결함이 적은 질화물 반도체층이 얻어지고, 또 p전극 재료로 바람직한 오믹 접촉이 얻어지기 쉽다.
반응 종료 후, 온도를 실온까지 내리고, 질소 분위기에서 웨이퍼를 반응 용기내에서 700℃에서 어닐링하여 p형층을 더 저저항화한다.
어닐링후, 웨이퍼를 반응 용기에서 꺼내고, 최상층인 p측 콘택층(8)의 표면에 소정 형상의 마스크를 형성하고, RIE(반응성 이온 에칭)장치로 p측 콘택층 측에서 에칭을 수행하여 도 1 에 도시한 바와 같이 제 2 질화물 반도체층(4)의 표면을 노출시킨다.
에칭후, 최상층에 있는 p측 콘택층의 대략 전면에 두께 200 옹스트롬의 Ni와 Au를 포함하는 투광성 p전극(9)과, 그 p전극(9) 상에 본딩용 Au로 이루어진 p 패드 전극(10)을 0.5㎛의 두께로 형성한다. 한편, 에칭으로 노출시킨 제 2 질화물 반도체층(4)의 표면에는 W와 Al을 포함하는 n전극(11)을 형성한다. 마지막으로, p전극(9)의 표면을 보호하기 위해 SiO2로 이루어진 절연막(12)을 도 1 과 같이 형성한 후, 웨이퍼를 스크라이브에 의해 분리해서 350㎛각의 LED 소자로 만든다.
이 LED 소자는 순방향 전압 20㎃에 있어서 520㎚의 순녹색 발광을 나타내고, 사파이어 기판 상에 GaN으로 된 버퍼층과, Si 도프 GaN으로 된 n측 콘택층과, 단일 양자 우물 구조의 InGaN으로 된 활성층과, Mg 도프 AlGaN으로 된 p측 클래드층과, Mg 도프 GaN으로 된 p측 콘택층이 차례대로 적층된 종래의 녹색 발광 LED와 비교해서 20㎃에서의 Vf를 0.2∼0.4V 저하시키고, 출력을 40∼50% 향상시킬 수 있었다. 또, 정전 내압도 종래의 LED 소자에 비해 5배 이상이었다.
(실시예 2) 초격자 구조 LED
Si 도프 GaN//Si 도프 GaN(B)/언도프 GaN(A)//Si 도프 GaN
실시예 1에 있어서 제 1 질화물 반도체층(3)을 성장시킬 때, Si를 1×1017/㎤ 도프한 GaN을 3㎛의 두께로 성장시키고, 제 3 질화물 반도체층(5)을 성장시킬 때 Si를 1×1017/㎤ 도프한 GaN으로 하는 것 외에는 실시예 1과 동일한 방법으로 LED 소자를 제작하였다. 그 결과, 실시예 1과 비교해서 출력에서 대략 10%정도 저하되었지만 Vf, 정전 내압은 거의 동일한 특성을 가지는 LED를 얻을 수 있었다.
(실시예 3) 초격자 구조 LED
언도프 GaN//Si 도프 GaN/ 언도프 InGaN//언도프 GaN
실시예 1에 있어서, 제 2 질화물 반도체층을 성장시킬 때 다음과 같이 형성하는 것 이외에는 실시예 1과 동일하다.
즉, 1050℃에서 TMG, 암모니아 가스 및 Si 가스를 사용하여 Si를 1×1019/㎤ 도프한 Si 도프 GaN층을 25 옹스트롬 성장시키고, 이어서 800℃ 온도에서 TMI, TMG 및 암모니아 가스를 사용해서 언도프 InGaN을 75㎛ 성장시킨다. 이렇게 해서 Si 도프 GaN층으로 된 A층을 25Å, 언도프 InGaN으로 된 B층을 75Å로 100층씩 번갈아 적층해서 총 막두께 2㎛의 초격자 구조로 이루어지는 제 2 질화물 반도체층을 형성했다.
상기와 같이 제작한 실시예 3의 초격자구조 LED는 실시예 1과 동일한 성능을 가지고 있다.
(실시예 4) 초격자 구조 LED
언도프 GaN//Si 도프 AlGaN/언도프 GaN//언도프 GaN
실시예 1에 있어서, 제 2 질화물 반도체층(4)을 성장시킬 때 언도프 GaN층으로 이루어진 A층을 40 옹스트롬, Si를 1×1018/㎤ 균일하게 도프한 Al0.1Ga0.9N층 B층을 60Å으로 300층씩 교대로 적층해서 총 막두께 3㎛인 초격자 구조로 만드는 것 외에는 동일한 방향으로 LED 소자를 얻었다. 그 결과, 실시예 2와 거의 동등한 특성을 가지는 LED 소자를 얻었다.
(실시예 5) 초격자 구조 LD
언도프 InGaN//Si 도프 GaN(B)/ 언도프 GaN(A)//언도프 GaN
도 2 는 본발명의 다른 실시예에 따른 레이저 소자의 구조를 도시한 모식적 단면도로, 레이저의 공진면에 평행한 방향으로 소자를 절단했을 때의 도면을 나타내고 있다. 이하, 이 도면을 참조해서 실시예 5에 대해 설명한다.
실시예 1과 마찬가지로, 사파이어(C면)로 된 기판(20) 상에 200 옹스트롬의 GaN으로 이루어진 버퍼층(21), 5㎛의 언도프 GaN으로 이루어진 제 1 질화물 반도체층(22), 20 옹스트롬의 언도프 GaN층 A층과 20 옹스트롬의 Si 도프 GaN 으로 이루어진 B층이 적층되어 총 두께 3㎛인 초격자 구조로 이루어지는 제 2 질화물 반도체층(23)(제 2 질화물 반도체층(4)의 구성은 실시예 1과 동일하다)을 성장시킨다.
또, 사파이어 기판 외에, 기판으로는 사파이어와 같은 질화물 반도체와 다른 재료로 이루어진 기판 상에 제 1 GaN층을 성장시키고, 그 제 1 GaN층 위에 SiO2등 질화물 반도체가 표면에 성장되기 어려운 보호막을 부분적으로 형성하고, 그리고 그 보호막을 통해 상기 제 1 GaN층 상에 제 2 GaN을 성장시키고, SiO2상에 제 2 GaN층을 횡방향으로 성장시켜서 횡방향에서 제 2 GaN층이 연결되어 제 2 GaN층을 기판으로 한 질화물 반도체 기판을 사용하는 것이 질화물 반도체의 결정성을 좋게 하는데 매우 바람직하다. 이 질화물 반도체 기판을 기판으로 하는 경우에는 버퍼층을 특별히 성장시킬 필요가 없다.
(제 3 질화물 반도체층(24))
다음으로 온도를 800℃로 해서 TMI, TMG, 암모니아를 사용해서 언도프In0.05Ga0.95N으로 된 제 3 질화물 반도체층을 500 옹스트롬의 두께로 성장시킨다.
(n측 클래드층(25))
다음으로, 1050℃에서 Si를 1×1019/㎤ 도프한 n형 Al0.2Ga0.8N층 20 옹스트롬과, 언도프(undope) GaN층 20 옹스트롬을 교대로 200층 적층해서 이루어지는 총 두께 0.8㎛의 초격자 구조로 한다. n측 클래드층(25)는 캐리어 가둠층 및 광 가둠층으로 작용하고, Al을 포함하는 질화물 반도체, 바람직하게는 AlGaN을 포함하는 초격자층으로 하는 것이 바람직하고, 초격자층 전체의 막두께를 100 옹스트롬 이상 2㎛ 이하, 더 바람직하게는 500 옹스트롬 이상 2㎛ 이하로 성장시키는 것이 바람직하다. 또, 이 n측 클래드층 중앙부의 불순물 농도를 크게 하고 양단부의 불순물 농도를 작게 할 수도 있다.
(n측 광 가이드층(26))
이어서, Si를 5×1017/㎤ 도프한 n형 GaN으로 이루어진 n측 광가이드층(26)을 0.1㎛의 두께로 성장시킨다. 이 n측 광가이드층(26)은 활성층의 광가이드층으로 작용하여 GaN, InGaN을 성장시키는 것이 바람직하고, 통상 100 옹스트롬∼5㎛, 더 바람직하게는 200 옹스트롬∼1㎛의 막두께로 성장시키는 것이 바람직하다. 이 n측 광가이드층(5)은 통상은 Si, Ge 등의 n형 불순물을 도프해서 n형의 도전형으로 하지만, 언도프로 할 수도 있다.
(활성층 (27))
다음으로, 800℃에서 언도프 In0.2Ga0.8N으로 이루어진 우물층 25 옹스트롬과, 언도프 In0.01Ga0.99N으로 이루어진 장벽층 50 옹스트롬을 번갈아 적층해서 이루어지는 총 막두께 175 옹스트롬인 다중 양자 우물 구조(MQW)의 활성층(27)을 성장시킨다.
(p측 캡층(28))
다음으로, 1050℃에서 밴드 갭 에너지가 p측 광가이드층(8)보다 크고 활성층(6)보다 큰, Mg를 1×1020/㎤ 도프한 p형 Al0.3Ga0.7N으로 이루어진 p측 캡층(28)을 300 옹스트롬의 두께로 성장시킨다. 이 p측 캡층(28)은 p형 불순물을 도프한 층으로 했지만, 막두께가 얇기 때문에 n형 불순물을 도프해서 캐리어가 보상된 i형, 또는 언도프로 할 수도 있고, 가장 바람직하게는 p형 불순물을 도프한 층으로 한다. p측 캡층(28)의 두께는 0.1㎛ 이하, 더 바람직하게는 500 옹스트롬 이하, 가장 바람직하게는 300 옹스트롬 이하로 조정한다. 0.1㎛보다 두꺼운 막두께로 성장시키면, p형 캡층(28) 내에 크랙이 생기기 쉬워지고, 결정성이 좋은 질화물 반도체층이 성장하기 어렵기 때문이다. Al 조성비가 큰 AlGaN 만큼 얇게 형성하면 LD소자는 발진하기 쉬워진다. 예를들어, Y값이 0.2 이상인 AlYGa1-YN이면, 500 옹스트롬 이하로 조정하는 것이 바람직하다. p측 캡층(76)의 막두께 하한은 특별히 한정짓지 않지만, 10 옹스트롬 이상의 막두께로 형성하는 것이 바람직하다.
(p측 광가이드층(29))
다음으로 밴드 갭 에너지가 p측 캡(28)보다 작은, Mg를 1×1019/㎤ 도프한 p형 GaN층으로 이루어지는 p측 광가이드층(29)을 0.1㎛의 두께로 성장시킨다. 이 층은 활성층의 광가이드층으로 작용하고, n측 광가이드층(26)과 마찬가지로 GaN, InGaN으로 성장시키는 것이 바람직하다. 또, 이 층은 p측 클래드층(30)을 성장시킬 때의 버퍼층으로도 작용하고, 100 옹스트롬∼5㎛, 더 바람직하게는 200 옹스트롬∼1㎛의 두께로 성장시키는 것에 의해 바람직한 광 가이드층으로 작용한다. 이 p측 광가이드층은 통상은 Mg 등의 P형 불순물을 도프해서 p형 도전형으로 하지만, 불순물을 도프하지 않을 수도 있다.
(p측 클래드층(30))
다음으로 Mg를 1×1020/㎤ 도프한 p형 Al0.2Ga0.8N층 20 옹스트롬과, Mg를 1×1019/㎤ 도프한 p형 GaN층 20 옹스트롬을 교대로 적층해서 만들어지는 총두께 0.8㎛의 초격자층으로 이루어지는 p측 클래드층(30)을 성장시킨다. 이 층은 n측 클래드층(25)과 마찬가지로 캐리어 가둠층으로 작용하고, 초격자 구조로 형성함으로써 p형층 측의 저항률을 저하시키기 위한 층으로서 작용한다. 이 p측 클래드층(30)의 막두께도 특별히 한정짓지 않지만, 100 옹스트롬 이상 2㎛ 이하, 더 바람직하게는 500 옹스트롬 이상 1㎛이하로 성장시키는 것이 바람직하다. 이 p측 클래드층 중앙부의 불순물 농도를 크게 하고 양단부의 불순물 농도를 작게 할 수도 있다.
(p측 콘택층(31))
마지막으로, Mg를 2×1020/㎤ 도프한 p형 GaN층으로 이루어지는 P측 콘택층(30)을 150 옹스트롬의 두께로 성장시킨다. p측 콘택층은 500 옹스트롬 이하, 더 바람직하게는 400 옹스트롬 이하, 20 옹스트롬 이상으로 막두께를 조정하면, p층 저항이 작아지기 때문에 문턱값 전압을 저하시키는 데 유리하다.
반응 종료후, 반응 용기내에서 웨이퍼를 질소 분위기중에서 700℃에서 어닐링하여 p층을 더 저저항화한다. 어닐링후, 웨이퍼를 반응 용기에서 꺼내어 도 2 에 도시한 바와 같이 RIE 장치에 의해 최상층의 P측 콘택층(31)과, p측 클래드층(30)을 에칭해서 4㎛의 스트라이프 폭을 가지는 리지 형상으로 형성한다.
리지 형성후, 도 2 에서와 같이 리지 스트라이프를 중심으로 해서 그 리지 스트라이프 양측에 노출된 p측 클래드층(30)을 에칭해서 n전극(11)을 형성하는 제 2 질화물 반도체층(23)의 표면을 노출시킨다. 노출면은 불순물 농도가 큰 초격자층으로 한다.
다음으로, 리지 표면의 전면에 Ni/Au로 이루어지는 p전극(32)을 형성한다. 다음으로, 도 2 에서와 같이 p전극(32)을 제외한 p측 클래드층(30), p측 콘택층(31)의 표면에 SiO2로 이루어지는 절연막(35)을 형성하고, 이 절연막(35)을 통해 p전극(32)과 전기적으로 접속된 p 패드 전극(33)을 형성한다. 한편, 앞서서 노출시킨 n측 콘택층(4)의 표면에는 W과 Al로 이루어지는 n전극(34)을 형성한다.
전극 형성후, 웨이퍼의 사파이어 기판의 이면을 연마해서 50㎛ 정도의 두께로 만든 다음, 사파이어의 M면에서 웨이퍼를 벽개(劈開)하고, 그 벽개면을 공진면으로 한 버르를 제작한다. 한편, 스트라이프 형태의 전극과 평행한 위치에서 버르를 스크라이브로 분리해서 레이저 소자를 제작한다. 그 레이저 소자 형상이 도 2 이다. 또, 이 레이저 소자를 실온에서 레이저 발진시킨 결과, 종래의 37시간 연속 발진된 질화물 반도체 소자와 비교해서 문턱값 전류 밀도는 2.0㎄/㎠ 가까이까지 저하되고, 문턱값 전압도 4V 근처가 되고, 수명은 500 시간 이상으로 향상되었다.
(실시예 6) 초격자 구조 LED
언도프 GaN//언도프 AlGaN/Si 도프 GaN//언도프 GaN
실시예 1에 있어서, 제 2 질화물 반도체층(4) 성장시에 Si를 1×1019/㎤ 도프한 GaN층을 20 옹스트롬, 언도프 Al0.10Ga0.90N층을 20 옹스트롬 성장시키고, 이 페어를 250회 성장시켜서 총 막두께 1.0㎛(10000 옹스트롬)의 초격자 구조로 된 제 2 질화물 반도체층(4)을 성장시키는 것 외에는, 실시예 1과 동일한 방법으로 실시한다. 그 결과, 실시예 1과 거의 동일하게 양호한 결과를 얻을 수 있었다.
이상 설명한 바와 같이, 본발명의 질화물 반도체 소자에서는 언도프 또는 불순물 농도가 낮은 제 1 질화물 반도체층과, 불순물 농도가 높은 초격자층으로 이루어진 제 2 질화물 반도체층과, 언도프 또는 불순물 농도가 낮은 제 3 질화물 반도체층을 적층함으로써, Vf가 낮은 LED, 저문턱값을 가지는 레이저 소자를 얻을 수 있다. 게다가, 제 2 질화물 반도체층의 저항률이 작기 때문에 n전극과 제 2 질화물 반도체층으로 용이하게 오믹 접촉을 얻을 수 있고 Vf 등이 저하된다. 본명세서에서는 LED, 레이저 소자에 대해 설명했는데, 본발명은 수광 소자, 태양 전지 외에 질화물 반도체의 출력을 이용한 파워 디바이스 등, 질화물 반도체를 이용한 모든 소자에 적용할 수 있다.
(실시예 7) 3층 적층 구조 LED
언도프 GaN//Si 도프된 N형 GaN//언도프 GaN
본발명 실시형태 1에 따른 LED 소자의 1실시예로, 도 1 에 도시한 실시예 1과 N형 콘택층의 구성(초격자 구조)을 3층 적층 구조로 바꾼 것 외에는 동일한 방법으로 제조되므로, N형 콘택층(3층 적층 구조)에 대한 것만 설명한다.
(제 1 질화물 반도체층(3))
실시예 1과 동일하게 버퍼층(2) 성장후, TMG만 중지시켜 온도를 1050℃까지 상승시킨다. 1050℃가 되면 동일하게 원료 가스로 TMG, 암모니아 가스를 이용해서 언도프 GaN으로 이루어진 제 1 질화물 반도체층(3)을 1.5㎛의 두께로 성장시킨다. 제 1 질화물 반도체층은 버퍼층보다 고온, 예를들어 900∼1100℃에서 성장시키고, InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수 있고, 그 조성은 특별히 문제되지는 않지만 바람직하게는 GaN, X값이 0.2 이하인 AlXGa1-XN으로 하면 결정 결함이 적은 질화물 반도체층을 얻기가 쉽다. 또, 막두께는 특별히 문제되지 않지만, 버퍼층보다 두꺼운 막으로 성장시키고, 통상 0.1 이상 2㎛ 이하의 막두께로 성장시킨다. 이 층은 언도프로 하므로 진성 반도체 기판에 가깝고, 저항률은 0.1Ω·㎝보다 크다. 또, 상기 버퍼층보다 고온에서 성장시키는 층이므로, 언도프라도 상기 버퍼층과는 구별된다.
(제 2 질화물 반도체층(4))
이어서, 1050℃에서 TMG, 암모니아 가스, 불순물 가스에 실런 가스를 사용해서 Si 도프 GaN층을 3㎛의 막두께로 성장시킨다. 이 제 2 질화물 반도체층(4)도 InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)으로 구성할 수 있고, 그 조성은 특별히 문제되지 않지만 바람직하게는 GaN, X값이 0.2 이하인 AlXGa1-XN, 또는 Y값이 0.1 이하인InYGa1-YN 으로 하면 결정 결함이 적은 질화물 반도체층이 용이하게 얻어진다. 또, 막두께는 특히 문제되지 않지만, N전극을 형성하는 층이므로 통상 0.1 이상 20㎛이하의 막두께로 성장시키는 것이 바람직하다. 또, 소자 구조로 형성하지 않은 다른 사파이어 기판을 사용하여 동일한 방법으로 GaN까지 성장시키면, 사파이어 농도는 1×1019/㎝3이고, 저항률은 5×10-3Ω·㎝이었다.
(제 3 질화물 반도체층(5))
다음으로 실런 가스만을 중지하고, 1050℃에서 동일한 방법으로 언도프 GaN으로 이루어진 제 3 질화물 반도체층(5)을 0.15㎛의 두께로 성장시킨다. 이 제 3 질화물 반도체층(5)도 InXAlYGa1-X-YN(0≤X, 0≤Y, X+Y≤1)으로 구성할 수 있고, 그 조성은 특별히 문제되지 않지만 바람직하게는 GaN, X값이 0.2 이하인 AlXGa1-XN, 또는 Y값이 0.1 이하인InYGa1-YN 으로 하면 결정 결함이 적은 질화물 반도체층을 얻기가 쉬워진다. InGaN을 성장시키면, 그 위에 Al을 포함하는 질화물 반도체를 성장시키는 경우에, Al을 포함하는 질화물 반도체층에 크랙이 생기는 것을 방지할 수 있다. 또, 제 2 질화물 반도체를 단일 질화물 반도체로 성장시킬 경우, 제 1 질화물 반도체층과 제 2 질화물 반도체층과 제 3 질화물 반도체층은 동일 조성의 질화물 반도체, 특히 GaN을 성장시키는 것이 바람직하다.
이 LED 소자는 순방향 전압 20㎃에 있어서 520㎚의 순녹색 발광을 나타내고, 사파이어 기판 상에 GaN으로 이루어지는 버퍼층과, Si 도프 GaN으로 이루어진 N측 콘택층과, 단일 양자 우물 구조의 InGaN으로 이루어지는 활성층과, Mg 도프 AlGaN으로 이루어지는 P측 클래드층과, Mg 도프 GaN으로 이루어진 P측 콘택층이 차례대로 적층된 종래의 녹색 발광 LED와 비교해서 20㎃에서의 Vf를 0.1∼0.2V 저하시키고, 출력을 5%∼10% 향상시킬 수 있었다.
(실시예 8) 3층 적층 구조 LD
언도프 In0.05Ga0.95N//Si 도프 N형 GaN//언도프 GaN
본발명의 실시형태 1에 따른 LD소자의 1실시예로, 도 2(레이저 공진면에 평행한 방향으로 소자를 절단했을 때의 도면)에 도시한 실시예 5와 N형 콘택층의 구성 이외에는 동일하게 제조된다.
실시예 1과 마찬가지로, 사파이어(C면)로 이루어진 기판(20) 상에 200 옹스트롬의 GaN으로 된 버퍼층(21)을 성장시키고, 온도를 1020℃까지 상승시키고, 1020℃에서 5㎛의 언도프 GaN으로 이루어진 제 1 질화물 반도체층(22)을 성장시킨다.
이어서, 1020℃에서 불순물 가스로 실런 가스를 사용하여 Si를 도프한 N형 GaN으로 이루어진 제 2 질화물 반도체층(23)을 성장시킨다. 이 저항률도 5×10-3Ω·㎝이었다.
(제 3 질화물 반도체층(24))
다음으로 온도를 800℃로 만들어 TMI, TMG, 암모니아를 사용해서 언도프 In0.05Ga0.95N으로 된 제 3 질화물 반도체층을 500 옹스트롬의 두께로 성장시킨다.
(n측 클래드층(25))
다음으로, 1020℃로 만들어 Si를 1×1017/㎤ 도프한 n형 Al0.2Ga0.8N층 40 옹스트롬과, 언도프 GaN층 40 옹스트롬을 번갈아 40층 적층해서 초격자 구조로 만든다. 이 n측 클래드층은 캐리어 가둠층 및 광 가둠층으로서 작용한다.
(n측 광 가이드층(26))
이어서, Si를 1×1019/㎤ 도프한 n형 GaN으로 이루어진 n측 광가이드층(26)을 0.2㎛의 두께로 성장시킨다. 이 n측 광가이드층(26)은 활성층의 광가이드층으로 작용하고, GaN, InGaN을 성장시키는 것이 바람직하고, 통상 100 옹스트롬∼5㎛, 더 바람직하게는 200 옹스트롬∼1㎛의 막두께로 성장시키는 것이 바람직하다. 이 n측 광가이드층(5)은 언도프일 수도 있다.
(활성층 (27))
다음으로, 800℃에서 Si 도프 In0.2Ga0.8N으로 이루어진 우물층을 25 옹스트롬의 두께로 성장시킨다. 다음으로, TMI의 몰(Mol)비를 변화시키는 것 만으로 Si 도프 In0.01Ga0.99N으로 이루어진 장벽층을 50 옹스트롬의 두께로 성장시킨다. 이 조작을 2회 반복해서 마지막으로 우물층을 적층한 다중 양자 우물 구조(MQW)로 만든다.
(p측 캡층(28))
다음으로, 1020℃에서 TMG, TMA, 암모니아, Cp2Mg을 사용해서 활성층보다도 밴드 갭 에너지가 큰, Mg를 1×1020/㎤ 도프한 p형 Al0.3Ga0.7N으로 이루어진 p측 캡층(28)을 300 옹스트롬의 두께로 성장시킨다. 이 p측 캡층(28)은 p형 불순물을 도프한 층으로 했지만, 막두께가 얇기 때문에 n형 불순물을 도프해서 캐리어가 보상된 i형으로 할 수도 있다. p측 캡층(28)의 두께는 0.1㎛ 이하, 더 바람직하게는 500 옹스트롬 이하, 가장 바람직하게는 300 옹스트롬 이하로 조정한다. 0.1㎛보다 두꺼운 막두께로 성장시키면, p형 캡층(28) 내에 크랙이 생기기 쉬워지고, 결정성 좋은 질화물 반도체층이 성장하기 어렵기 때문이다. 또, 캐리어가 이 에너지 베리어를 터널 효과로 인해 통과할 수 없게 된다. Al 조성비가 큰 AlGaN 만큼 얇게 형성하면 LD소자는 발진하기 쉬워진다. 예를들어, Y값이 0.2 이상인 AlYGa1-YN이면, 500 옹스트롬 이하로 조정하는 것이 바람직하다. p측 캡층(76)의 막두께 하한은 특별히 한정되진 않는데, 10 옹스트롬 이상의 막두께로 형성하는 것이 바람직함은 상기 실시예 4 에 나타낸 레이저 소자와 동일하다.
(p측 광가이드층(29))
다음으로 1020℃에서 Mg를 1×1018/㎤ 도프한 p형 GaN으로 이루어지는 p측 광가이드층(29)을 0.2㎛의 두께로 성장시킨다. 이 층은 n측 광가이드층(26)과 동일하게 활성층의 광가이드층으로 작용하고, GaN, InGaN으로 성장시키는 것이 바람직하고, 100 옹스트롬∼5㎛, 더 바람직하게는 200 옹스트롬∼1㎛의 두께로 성장시키는 것이 바람직하다. 이 p측 광가이드층은 통상은 Mg 등의 P형 불순물을 도프해서 p형 도전형으로 만들지만, 불순물을 도프하지 않을 수도 된다.
(p측 클래드층(30))
다음으로 1020℃에서 Mg를 1×1020/㎤ 도프한 p형 Al0.25Ga0.75N층 40 옹스트롬과, 언도프 p형 GaN층 40 옹스트롬을 번갈아 적층해서 만들어지는 p측 클래드층(30)을 성장시킨다. 이 층은 n측 클래드층(25)과 마찬가지로 캐리어 가둠층으로 작용하고, 초격자 구조로 형성함으로써 p형층의 저항률이 떨어져 문턱값이 저하되기 쉬운 경향이 있다.
(p측 콘택층(31))
마지막으로, Mg를 2×1020/㎤ 도프한 p형 GaN층으로 이루어지는 P측 콘택층(31)을 150 옹스트롬의 두께로 성장시킨다.
반응 종료후, 반응 용기내에서 웨이퍼를 질소 분위기중에서 700℃에서 어닐링하여 p층을 더 저저항화한다. 어닐링후, 웨이퍼를 반응 용기에서 꺼내어 도 2 에 도시한 바와 같이 RIE 장치에 의해 최상층의 P측 콘택층(31)과, p측 클래드층(30)을 에칭해서 4㎛의 스트라이프 폭을 가지는 리지 형상으로 만든다. 특히 활성층보다 위에 있는 Al을 포함하는 질화물 반도체층 이상의 층을 리지 형상으로 형성함으로써 활성층의 발광이 리지 하부에 집중되어 횡모드가 단일화되기 쉽고, 문턱값이 저하되기 쉽다. 리지 형성후, 리지 표면에 마스크를 형성하고, 도 2 에서와 같이 스트라이프 형상의 리지에 대해 좌우 대칭으로 N전극(34)을 형성해야 하는 제 2 질화물 반도체층(23)의 표면을 노출시킨다.
다음으로, 리지 표면의 전면에 Ni/Au로 이루어진 p전극(32)을 형성한다. 한편, Ti와 Al로 이루어지는 N전극(34)을 스트라이프 형태의 제 2 질화물 반도체층(23)의 대략 전면에 형성한다. 대략 전면이란 80% 이상의 면적을 말한다. 이와 같이 P전극(32)에 대해 좌우 대칭으로 제 2 질화물 반도체층(23)을 노출시켜서 그 제 2 층(23)의 대략 전면에 N전극을 형성하는 것도 함수값을 저하시키는데 매우 유리하다. 다음으로 p전극과 n전극 사이에 SiO2로 이루어진 절연막(35)을 형성하고, 이 절연막(35)을 통해 p전극(32)과 전기적으로 접속된 Au로 이루어진 p패드 전극(33)을 형성한다.
전극 형성후, 웨이퍼의 사파이어 기판의 이면을 연마해서 50㎛ 정도의 두께로 만든 다음, 연마면을 스크라이브해서 스트라이프 형태의 전극에 수직한 방향으로 버르형태로 벽개해서, 그 백개면을 공진기를 작성한다. 공진기 면에 SiO2와 TiO2로 된 유전체막을 형성하고, 마지막으로 p전극에 평행한 방향으로 버르를 절단해서 레이저 소자로 한다. 이 소자를 히트 싱크에 설치해서 실온에서 레이저 발진을 시험한 결과, 실온에서 문턱값 전류 밀도 2.5㎄/㎠, 문턱값 전압 4에서 발진 파장 405㎚인 연속 발진이 확인되고, 500 시간 이상의 수명을 나타내어 종래의 질화물 반도체 레이저 소자와 비교해서 10배 이상 수명이 향상되었다.
(실시예 9) 3층 적층 구조 LED
언도프 In0.05Ga0.95N// Si 도프 N형 GaN// 언도프 GaN
실시예 7에 있어서, 제 3 질화물 반도체층(5) 성장시에 실온을 800℃로 해서 TMG, TMI, 암모니아를 사용하여 언도프 In0.05Ga0.95N층을 200 옹스트롬의 두께로 성장시키는 것 외에는 실시예 1과 동일한 방법으로 해서 LED 소자를 얻는다. 그 결과, 실시예 7과 거의 동등한 특성을 가지는 소자를 얻을 수 있었다.
또, 3층 적층 구조에 있어서는 N형 콘택층이 되는 제 2 질화물 반도체층의 캐리어 농도를 향상시키고, 그 결과로서 저항률이 최대한 낮은 콘택층을 얻는 것이 주목적이므로, 제 2 질화물 반도체층의 저항률 감소에 실질적으로 영향을 주지않는 범위에서 제 1 질화물 반도체층에 N형 불순물을 도프하는 것을 허용하는 것이다. 또, 제 2 질화물 반도체층에 고농도 N형 불순물을 도프함으로써 그 위에 형성되는 n형 클래드층, 활성층 등의 결정성 좋은 성장을 방해하지 않도록 제 3 질화물 반도체층을 형성하는 것이므로, 실질적으로 그 목적을 저해하지 않는 범위에서 불순물이 도프되어도 본발명의 기술적 범위에 속한다고 이해할 수 있다. 실질적으로 Si를 제 1 또는 제 3 질화물 반도체층에 1×1017/㎤ 이하의 범위로 도프하더라도 언도프와 비교해서 리크 전류의 발생 및 출력의 저하가 약간 나타나지만, 사용에 견딜 수 없을 정도는 아님이 확인되고 있다(후기 실시예 9 내지 11 참조). 이러한 현상은 N형 콘택층으로 초격자 구조를 사용하는 경우에도 마찬가지이다. 따라서, 상기 실시예의 언도프 InGaN/Si 도프 N형 GaN 또는 초격자 구조/ 언도프 GaN, 언도프 GaN/Si 도프 N형 GaN 또는 초격자 구조/언도프 GsN에 있어서, 제 1 또는 제 3의 적어도 한 쪽에 n형 불순물을 제 2 질화물 반도체층에 실질적으로 지장을 주지않는 한 도프할 수 있다.
(실시예 10) 3층 적층 구조 LED
언도프 InGaN/언도프 GaN//Si 도프 GaN//언도프 InGaN
실시예 10의 LED는 실시예 1과 동일하게 버퍼층(2)을 형성한 후, 실시예 1과 같은 조건에서 언도프 GaN층으로 이루어진 제 1 질화물 반도체층(3)을 1.5㎛의 막두께로 성장시킨다.
다음으로, 1050℃에서 TMG, 암모니아 가스, 및 Si 가스를 사용해서 Si를 1×1019/㎤ 도프한 Si 도프 GaN층을 2.25㎛ 성장시킴으로써, 제 2 질화물 반도체층(4)을 형성한다.
그리고, 1050℃에서 TMG 및 암모니아 가스를 사용해서 언도프 GaN층을 20 옹스트롬 성장시키고, 이어서 800℃의 온도에서 TMI, TMG 및 암모니아 가스를 사용해서 언도프 InGaN을 10㎛ 성장시킨다. 이렇게 해서 언도프 GaN층으로 된 A층을 20Å, 언도프 InGaN으로 된 B층을 10Å으로 20층씩 번갈아 적층해서 총 두께 600Å의 초격자 구조로 이루어진 제 3 질화물 반도체층을 형성했다. 상술한 것 외에는 실시예 1과 동일하게 해서 실시예 10의 LED를 제작했다.
이상과 같이 제작한 실시예 10의 초격자 3층 적층 구조 LED는 실시예 7과 동일한 성능을 가지고 있다.
(실시예 11) 3층 적층 구조 LED
언도프 GaN//Si 도프 N형 GaN//Si 도프 GaN
실시예 7 에 있어서, 제 1 질화물 반도체층(3)에 Si를 1×1017/㎤ 도프하고, 제 2 질화물 반도체층 GaN(4)에 Si를 8×1018/㎤ 도프하고, 제 3 질화물 반도체층(5)은 언도프로 한 것 이외에는 동일한 방법으로 소자를 형성했다. 약간 소자에서 리크 전류가 발생하고, 출력도 저하되었다.
(실시예 12) 3층 적층 구조 LED
Si 도프 GaN//Si 도프 N형 GaN//언도프 GaN
실시예 7에 있어서, 제 3 질화물 반도체층(5)에 Si를 1×1017/㎤ 도프하고, 제 2 질화물 반도체층 GaN(4)에 Si를 8×1018/㎤ 도프하고, 제 1 질화물 반도체층(3)은 언도프로 한 것 이외에는 동일한 방법으로 소자를 형성했다. 약간 소자에서 리크 전류가 발생하고, 출력도 저하되었다.
(실시예 13) 3층 적층 구조 LED
Si 도프 GaN//Si 도프 N형 GaN//Si 도프 GaN
실시예 7에 있어서, 제 1 및 제 3 질화물 반도체층(3, 5)에 Si를 8×1016/㎤ 도프하고, 제 2 질화물 반도체층 GaN(4)에 Si를 5×1018/㎤ 도프한 것 외에는 동일한 방법으로 소자를 형성했다. 소자에서 리크 전류는 거의 발생하지 않았지만, 출력은 약간 저하되었다.
(실시예 14) 3층 적층 구조 LED
언도프 GaN/Si 도프 GaN// Si 도프 GaN// 언도프 GaN
실시예 14의 LED는 실시예 1과 동일하게 버퍼층(2)을 형성한 후, 실시예 1과 동일 조건에서 언도프 GaN층으로 이루어진 제 1 질화물 반도체층(3)을 1.5㎛의 두께로 성장시킨다.
다음으로, 1050℃에서 TMG, 암모니아 가스 및 Si 가스를 사용하여 Si를 1×1019/㎤ 도프한 Si 도프 GaN층을 2.25㎛ 성장시켜서 제 2 질화물 반도체층(4)을 형성한다.
이어서, 1050℃에서 TMG 및 암모니아 가스를 사용해서 언도프 GaN을 75㎛ 성장시키고, 같은 온도에서 TMG, 암모니아 가스 및 Si 가스를 사용해서 Si를 1×1019/㎤ 도프한 Si 도프 GaN층을 25 옹스트롬 성장시킨다. 이렇게 해서 언도프 GaN으로 이루어진 층을 75Å, Si 도프 GaN층으로 이루어진 층을 25Å으로 25층씩 교대로 적층해서 총 두께 600Å의 초격자 구조로 이루어진 제 3 질화물 반도체층을 형성했다.
상술한 것 외에는 실시예 1과 동일한 방법으로 LED 소자를 형성했다.
이렇게 해서 제작한 실시예 14의 3층 적층구조 LED는 실시예 7과 동일한 성능을 가지고 있다.
상기 내용에 포함되어 있음.

Claims (12)

  1. 기판상에 적어도 N전극을 형성하는 N형 콘택층과, 전자와 전공을 재결합시키는 활성층과, P전극을 형성하는 P형 콘택층을 구비하고, 각층이 질화물 반도체로 이루어지는 발광소자에 있어서,
    상기 N형 콘택층이 제 1면과 제 2면을 가지는 n형 불순물을 도프한 불순물 반도체층으로 이루어지고, 상기 제 1 면과 제 2 면에 접해서 각각 N형 불순물을 도프하지 않는 언도프 질화물 반도체층을 형성해서 이루어지는 3층 적층 구조를 구비하는 질화물 반도체 발광 소자.
  2. 제 1항에 있어서,
    상기 N형 콘택층이 GaN으로 이루어지고, 상기 N형 불순물로서 Si가 도프되고, 그 제 1면에 접해서 형성되는 질화물 반도체층이 언도프 GaN 또는 AlGaN인 한편, 그의 제 2면에 접해서 형성되는 질화물 반도체층이 언도프 GaN, AlGaN 또는 InGaN인 질화물 반도체 발광 소자.
  3. 제 2항에 있어서,
    상기 N형 콘택층이 3×1018/㎤을 넘는 캐리어 농도를 가지는 질화물 반도체 발광 소자.
  4. 제 2항 또는 제 3항에 있어서,
    상기 N형 콘택층이 8×10-3Ω㎝ 미만의 저항율을 가지는 질화물 반도체 발광 소자.
  5. 제 1항에 있어서,
    상기 N형 콘택층이 사파이어 기판상에 형성된 버퍼층상에 형성되어 있는 질화물 반도체 발광 소자.
  6. 기판상에 적어도 N전극을 형성하는 N형 콘택층과, 전자와 전공을 재결합시키는 활성층과, P전극을 형성하는 P형 콘택층을 구비하고, 각층이 질화물 반도체로 이루어지는 발광소자에 있어서,
    상기 N형 콘택층이 N형 불순물을 도프한 질화물 반도체층과 N형 불순물을 도프하지 않은 언 도프 질화물 반도체층이 적어도 적층되어서 만들어지는 초격자층으로 이루어진 질화물 반도체 발광 소자.
  7. 제 6항에 있어서,
    상기 N형 콘택층이, GaN/GaN, InGaN/GaN, AlGaN/GaN 및 InGaN/AlGaN의 조합으로 부터 선택되는 질화물층을 번갈아 적층한 초격자층으로 이루어지고, 어느 한쪽에 Si를 도프해서 이루어지는 질화물 반도체 발광소자.
  8. 제 7항에 있어서,
    상기 N형 콘택 층이 3×1018/㎤을 넘는 캐리어 농도를 가지는 질화물 반도체 발광 소자.
  9. 제 7항 또는 제 8항에 있어서,
    상기 N형 콘택층이 8×10-3Ω㎝ 미만의 저항율을 가지는 질화물 반도체 발광소자.
  10. 제 6항에 있어서,
    상기 N형 콘택층이 제 1면과 제 2면을 가지는 N형 불순물을 도프한 질화물 반도체 초격자층으로 이루어지고, 상기 제 1면과 제 2면에 접하여 각각 N형 불순물을 도프시키지 않은 언도프 질화물 반도체층 또는 n형 불순물이 초격자층보다 적은 질화물 반도체층을 형성해서 이루어지는 질화물 반도체 발광소자.
  11. 제 7 항에 있어서,
    상기 N형 콘택층이 사파이어 기판 상에 형성된 버퍼층 상에 형성된 N형 불순물을 도프 하지 않은 언도프 GaN 상에 형성되고, 이 N형 콘택층 상에 N형 불순물을 도프하지 않은 언도프 GaN을 통해 상기 활성층을 포함하는 다른 질화물층을 적층하는 질화물 반도체 발광 소자.
  12. 기판상에 적어도 N전극을 형성하는 N형 콘택층과, 전자와 전공을 재결합시키는 활성층과, P전극을 형성하는 P형 콘택층을 구비하고, 각층이 질화물 반도체로 이루어지는 발광소자에 있어서,
    상기 N형 콘택층이 GaN으로 이루어지고, 상기 N형 불순물로서 Si가 도프되며, 그의 제 1면과 제 2면에 접해서 형성되는 질화물 반도체층의 적어도 1층이 N형 콘택층보다 저농도인 Si가 도프되어 이루어지고, 그의 제 1면에 접하여 형성되는 제 1 질화물 반도체층이 GaN 또는 AlGaN인 한편, 그의 제 2면에 접해서 형성되는 제 3 질화물 반도체층이 GaN, AlGaN 또는 InGaN인 질화물 반도체 발광소자.
KR10-1998-0030067A 1997-07-25 1998-07-25 질화물반도체소자 KR100511530B1 (ko)

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP19947197 1997-07-25
JPP09-199471 1997-07-25
JP23552497 1997-09-01
JPP09-235524 1997-09-01
JPP09-286304 1997-10-20
JP28630497 1997-10-20
JPP09-304328 1997-11-06
JP30432897 1997-11-06
JPP09-317421 1997-11-18
JP31742197 1997-11-18
JP34897397A JP3275810B2 (ja) 1997-11-18 1997-12-18 窒化物半導体発光素子
JPP09-348973 1997-12-18
JPP09-348972 1997-12-18
JP34897297A JP3448196B2 (ja) 1997-07-25 1997-12-18 窒化物半導体発光素子
JPP10-176623 1998-06-08
JP17663498 1998-06-08
JPP10-176634 1998-06-08
JP19982998A JP3744211B2 (ja) 1997-09-01 1998-06-29 窒化物半導体素子
JPP10-199829 1998-06-29

Publications (2)

Publication Number Publication Date
KR19990014195A true KR19990014195A (ko) 1999-02-25
KR100511530B1 KR100511530B1 (ko) 2005-11-24

Family

ID=66250463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0030067A KR100511530B1 (ko) 1997-07-25 1998-07-25 질화물반도체소자

Country Status (1)

Country Link
KR (1) KR100511530B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082662A (ko) * 2000-02-15 2001-08-30 이데이 노부유끼 발광 디바이스 및 그것을 사용하는 광학 디바이스
KR100491967B1 (ko) * 2002-03-25 2005-05-27 학교법인 포항공과대학교 반사 억제층을 구비한 갈륨 나이트라이드계 광소자 및 그 제조방법
KR100665302B1 (ko) * 2005-06-30 2007-01-04 서울옵토디바이스주식회사 다수의 발광셀이 어레이된 플립칩형 발광소자
KR100879231B1 (ko) * 2001-06-07 2009-01-20 스미또모 가가꾸 가부시키가이샤 3-5족 화합물 반도체 및 발광 다이오드
KR101393356B1 (ko) * 2008-08-20 2014-05-13 서울바이오시스 주식회사 발광 다이오드

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730752B1 (ko) 2006-02-09 2007-06-21 서울옵토디바이스주식회사 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082662A (ko) * 2000-02-15 2001-08-30 이데이 노부유끼 발광 디바이스 및 그것을 사용하는 광학 디바이스
KR100879231B1 (ko) * 2001-06-07 2009-01-20 스미또모 가가꾸 가부시키가이샤 3-5족 화합물 반도체 및 발광 다이오드
KR100491967B1 (ko) * 2002-03-25 2005-05-27 학교법인 포항공과대학교 반사 억제층을 구비한 갈륨 나이트라이드계 광소자 및 그 제조방법
KR100665302B1 (ko) * 2005-06-30 2007-01-04 서울옵토디바이스주식회사 다수의 발광셀이 어레이된 플립칩형 발광소자
KR101393356B1 (ko) * 2008-08-20 2014-05-13 서울바이오시스 주식회사 발광 다이오드

Also Published As

Publication number Publication date
KR100511530B1 (ko) 2005-11-24

Similar Documents

Publication Publication Date Title
US7365369B2 (en) Nitride semiconductor device
KR100660152B1 (ko) 질화물반도체소자
JP3744211B2 (ja) 窒化物半導体素子
JP5036617B2 (ja) 窒化物系半導体発光素子
JP4947035B2 (ja) 窒化物半導体素子
JPH11298090A (ja) 窒化物半導体素子
JP3620292B2 (ja) 窒化物半導体素子
KR100625835B1 (ko) 질화물반도체소자
JP3651260B2 (ja) 窒化物半導体素子
JPH1065213A (ja) 窒化物半導体素子
KR100511530B1 (ko) 질화물반도체소자
JPH11195812A (ja) 窒化物半導体発光素子
JP4254373B2 (ja) 窒化物半導体素子
JP3800146B2 (ja) 窒化物半導体素子の製造方法
JP2002164572A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 13