KR19990013469U - 비.지.에이 반도체 패키지 - Google Patents

비.지.에이 반도체 패키지 Download PDF

Info

Publication number
KR19990013469U
KR19990013469U KR2019970026762U KR19970026762U KR19990013469U KR 19990013469 U KR19990013469 U KR 19990013469U KR 2019970026762 U KR2019970026762 U KR 2019970026762U KR 19970026762 U KR19970026762 U KR 19970026762U KR 19990013469 U KR19990013469 U KR 19990013469U
Authority
KR
South Korea
Prior art keywords
semiconductor package
heat sink
heat
substrate
semiconductor chip
Prior art date
Application number
KR2019970026762U
Other languages
English (en)
Other versions
KR200314765Y1 (ko
Inventor
노형호
Original Assignee
이해규
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성항공산업 주식회사 filed Critical 이해규
Priority to KR2019970026762U priority Critical patent/KR200314765Y1/ko
Publication of KR19990013469U publication Critical patent/KR19990013469U/ko
Application granted granted Critical
Publication of KR200314765Y1 publication Critical patent/KR200314765Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

비. 지. 에이(Ball Grid Array) 반도체 패키지에 관해 개시된다. 개시된 비. 지. 에이 반도체 패키지는 반도체 칩이 실장 되는 기판과; 상기 기판의 중간에 설치되며, 대칭되는 형태의 방사형 방열코아가 측면에 형성되는 방열판을 특징으로 한다.
이러한 반도체 패키지에 의하면 반도체 칩의 열을 효과적으로 외부로 용이하게 방출함으로써 내부에 누적되는 열적 스트레스를 해소하여 상기 반도체 칩의 에러를 방지하며, 상기 열로 인해 발생되는 반도체 패키지의 휘어짐과 크랙 등의 반도체 패키지의 손상을 방지하여 수명을 연장하는 효과가 있다.

Description

비. 지. 에이 반도체 패키지
본 고안은 비. 지. 에이 반도체 패키지에 관한 것으로서, 특히 방열코아가 설치된 방열판을 삽입하여 방열성이 개선된 비. 지. 에이 반도체 패키지에 관한 것이다.
반도체 패키지는 그 구조에 따라 칩 온 보드(chip on board)형 , 리드 온 칩(lead on chip)형, 비. 지. 에이(ball grid array)형 등 여러 종류로 구분된다. 특히, 비. 지. 에이 반도체 패키지는 솔더볼(solder ball)을 이용하여 주기판과 접합되어 전기적으로 통전되는 구조를 가진다.
도 1에는 종래의 비. 지. 에이 반도체 패키지의 구성이 도시되어 있다.
도면을 참조하면, 종래의 비. 지. 에이 반도체 패키지는 레진으로 된 기판(16)과 상기 기판(16) 상에 양면 접착 테이프(미도시)로 접착된 반도체 칩(11), 상기 반도체 칩(11)의 주위에 형성된 상부 동박인쇄회로(14)와 상기 상부 동박인쇄회로(14)의 하부에 형성된 하부 동박인쇄회로(15)를 포함한다. 상기 반도체 칩(11)은 골드 등의 재질로 된 와이어(12)에 의해 상부 동박인쇄회로(14)와 본딩되고 상기 상부 동박인쇄회로(14), 반도체 칩(11), 와이어(12)는 몰드레진(13)에 의해 몰딩되어 보호된다.
상기와 같은 구조를 가진 종래의 비. 지. 에이 반도체 패키지는 다음과 같이 동작한다.
먼저 미도시된 메인 회로로부터 전압이 인가되면 먼저 솔더볼(17)을 통하여 비. 티. 레진 등으로 된 기판(16)의 상, 하부에 형성된 동박인쇄회로(14)(15)로 통전되고, 이후 상기 상부 동박인쇄회로(14)로 부터 와이어 본딩된 반도체 칩(11)으로 전압이 인가된다.
이후 상기 반도체 칩(11)이 연산작업을 수행을 수행하면, 상기 반도체 칩(11) 내부의 집적회로를 구성하는 반도체에서 발열이 수반된다. 그러나, 상기한 비. 지. 에이 반도체 패키지는 상기 반도체 칩(11) 주위의 기판(16) 및 몰드레진(13) 등으로, 반도체 칩(11)으로부터 발생되는 열을 용이하게 전달하지 못하여 열 발산 효율이 떨어진다. 따라서 누적되는 열적 스트레스로 인하여 상기 반도체 칩(11)의 작동이 중단되거나 반도체 패키지가 휘어지는 등의 손상이 초래될 수 있다.
본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로서, 방열코아가 형성된 방열판을 삽입함으로써 반도체 칩으로부터 발생되는 열을 용이하게 방출시키는 비. 지. 에이 반도체 패키지를 제공함에 그 목적이 있다.
도 1은 종래의 비. 지. 에이 반도체 패키지를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2c는 본 고안에 따른 비. 지. 에이 반도체 패키지에 삽입되는 다양한 방열코아가 형성된 방열판을 개략적으로 도시한 평면도이다.
도 2d는 본 고안에 따른 비. 지. 에이 반도체 패키지에 삽입되는 또 다른 형태의 방열플랜지가 형성된 방열판을 개략적으로 도시한 평면도이다.
도 3은 본 고안의 제1실시 예에 따른 비. 지. 에이 반도체 패키지를 개략적으로 도시한 단면도이다.
도 4는 본 고안의 제2실시 예에 따른 비. 지. 에이 반도체 패키지를 개략적으로 도시한 단면도이다.
도 5는 본 고안의 제3실시 예에 따른 비. 지. 에이 반도체 패키지를 개략적으로 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호 설명 >
11...반도체 칩 12...와이어
13...몰드레진 14...상부 동박인쇄회로
16...기판 17...솔더볼
38,48,58...방열판 38b,48b,58b....방열코아
상기 목적을 달성하기 위하여 본 고안에 따른 비. 지. 에이 반도체 패키지 는 반도체 칩이 실장 되는 기판과; 상기 기판의 중간에 설치되며, 대칭되는 형태의 방사형 방열코아가 측면에 형성되는 방열판을 특징으로 한다.
또한 상기 방열코아는 그 단면이 다각형 또는 봉 형태로 되어 다수개가 형성되는 것을 더 포함하는 것이 바람직하다. 또한 상기 방열코아는 상기 방열판의 측면 주위에 상기 방열판보다 얇은 두께로 형성되는 사각의 플랜지 형태인 것을 더 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예를 상세히 설명하기로 한다.
본 고안의 제1실시 예에 따른 비. 지. 에이 반도체 패키지가 도 3 에 도시되어 있다.
상기 도면을 참조하면, 본 고안에 따른 비. 지. 에이 반도체 패키지는 외부기판의 연결단자(미도시)와 표면 실장(SURFACE MOUNTING)되도록 하는 솔더볼(17), 상기 솔더볼(17)과 접합되는 기판(16), 상기 기판(16)의 중간에 설치된 하부 동박인쇄회로(15), 또한 상기 기판(16)의 상부에 설치되는 상부 동박인쇄회로(14), 상기 상부 동박인쇄회로(14)와 와이어(12)에 의한 본딩으로 연결되는 반도체 칩(11) 및 상기 반도체 칩(11)을 외포하는 몰드레진(13)을 포함한다.
상기 반도체 칩(11)의 하단에는 본 발명의 특징에 따른 방열판(38)이 설치되는 데 상기 방열판(38)은 사각형 본체(38a)의 측면에 다수개의 방사형 방열코아(38b)를 포함한다.
또한 상기 반도체 칩(11)과 상기 방열판(38) 사이에는 양면 절연 테이프(미도시)가 개재되어 상기 반도체 칩(11)을 방열판(38)에 고정하고 방열판(38)과 칩(11) 간을 절연한다.
상기 방열판(38)은 기판(16)보다 높은 열 전도성을 가지는 재료로 제작되며, 예컨데 알루미늄, 알루미늄 합금, 구리, 구리 합금, 니켈-철 합금 등의 재료로 제작되는 것이 바람직하다.
또한 상기 방열판(38) 하부의 대응되는 기판(16) 상에는 다수개의 솔더볼(17a)(17b)이 설치되는 것을 더 포함되는 것이 바람직하다.
상기와 같은 구조를 가진 본 고안의 제1실시 예에 따른 비. 지. 에이 반도체 패키지는 다음과 같이 동작한다.
먼저 미도시된 메인 회로로부터 전압이 인가되면 솔더볼(17)을 통하여 기판(16)의 상면과 내부에 형성된 동박인쇄회로(14)(15)로 통전되고, 이후 상기 상부 동박인쇄회로(14)와 와이어(12)로 본딩된 반도체 칩(11)으로 통전된다.
이후 상기 반도체 칩(11)이 연산작업을 수행시 상기 반도체 칩(11) 내부의 집적된 반도체에 의해 발열이 수반된다. 상기 열의 대부분은 방열판(38)의 본체(38a) 측으로 일차 전달된다. 이후 본체(38a) 측으로 전달된 상기 열은 열 방출의 통로 역할을 하는 방열코아(38b)를 통하여 주위의 패키지 측으로 용이하게 방출된다. 이로써 상기 반도체 칩(11)에서 발열된 열이 원활하게 배출됨으로써 반도체 칩(11) 자체의 작동이 원활하게 되고, 또한 패키지의 손상을 방지시킨다.
본 고안의 제2실시 예에 따른 비. 지. 에이 반도체 패키지가 도 4 에 도시되어 있다.
상기 도면을 참조하면, 본 고안의 비. 지. 에이 반도체 패키지는 본 고안의 특징에 따른 방열판(48)의 사각형 본체(48a) 하부가 상기 기판(16)에 외포되지 않고 노출되는 구조이다. 상기 방열판(48)의 본체(48a) 측면에 형성된 방사형 방열코아(28b)의 장착위치는 동박인쇄회로들(14)(15) 사이에 마련되도록 적의 조정되어지며, 또한 상기 하부 동박인쇄회로(15)의 중심부는 상기 방열판(48)의 본체(48a)가 관통되도록 형성된다. 기타의 구성 및 작용은 제1실시 예와 동일함으로 상세한 설명은 제외한다.
본 고안의 제3실시 예에 따른 비. 지. 에이 반도체 패키지가 도 5 에 도시되어 있다.
상기 도면을 참조하면, 본 고안의 비. 지. 에이 반도체 패키지는 본 고안의 특징에 따른 방열판(58)의 사각형 본체(58a) 저면(58c)이 상기 기판(16)에 외포되지 않고 노출되는 구조이며, 상기 저면(58c)은 돌기 또는 주름 형태로 형성된다. 상기의 돌기 등의 형태는 예컨데 단면이 삼각형 등의 형상으로 형성됨으로써 그 표면적이 증대되어 열 발산이 원활해진다. 또한 상기 방열판(58)의 측면에 설치된 방사형 방열코아(58b)는 동박인쇄회로들(14)(15) 사이의 소정위치에 장착되도록 적의조정 되어지며 또한 상기 하부의 동박인쇄회로(15)의 중심부는 상기 방열판(58)이 관통되도록 형성된다.
기타의 구성 및 작용은 제1실시 예와 동일하므로 상세한 설명은 생략한다.
상기 각 실시 예의 각각의 방열판(38)(48)(58)은 그 본체(38a)(48a)(58a)의 측면에 형성된 방열코아(38b)(48b)(58b)의 부착위치와 개수 및 형태에 따라 다양하게 변화 될 수 있다.
도 2a 내지 도 2d에는 상기 방열코아(38b)(48b)(58b)의 다양한 변형 예를 상세하게 도시하고 있다.
도 2a를 참조하면 사각형 본체(28a)와 상기 본체(28a)의 측면에 방사형 방열코아(28b)가 설치된 방열판이 평면도로 도시되어 있다.
도 2b를 참조하면 중앙의 사각형 본체(28a), 상기 본체(28a)의 각 측면에 두 개가 소정간격으로 이격된 방열코아(28c)가 설치된 방열판이 평면도로 도시되어 있다.
도 2c를 참조하면 사각형의 본체(28a)와 그 모서리 부위에서 연장되는 방사형 방열코아(28d)가 설치된 방열판이 평면도로 도시되어 있다.
또한 여기서 상기 도2a 내지 도 2c의 방열코아의 단면 형상은 다각형이거나 원형인 것이 더 포함되는 것이 바람직하다.
도 2d를 참조하면 사각형 본체(28a)와 그 측면에서 연장되는 형태의 방열플랜지(28e)로 이루어진 방열판이 평면도로 도시되어 있다. 상기 방열플랜지(28e)의 두께는 본체(28a)의 두께 보다 얇게 형성되는 것이 바람직하다. 또한 도면에 도시되지는 않았지만, 상기 방열플랜지(28e)의 표면은 요철로 형성되는 것을 더 포함하는 것이 바람직하다.
본 고안에 따른 비. 지. 에이 반도체 패키지는 방열을 위한 방열코아를 형성한 방열판을 삽입함으로서,
첫째, 이를 통하여 반도체 칩의 열을 효과적으로 외부로 용이하게 방출함으로서 내부에 누적되는 열적 스트레스를 해소하여 상기 반도체 칩의 에러를 방지하며, 둘째, 열로 인해 발생되는 반도체 패키지의 휘어짐과 크랙 등의 반도체 패키지의 손상을 방지하여 수명을 연장하는 효과가 있다.
본 고안은 도면에 도시된 일 실시 예를 참고로 설명되었으나. 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예들이 가능하다는 점을 이해할 것이다. 따라서, 본 고안의 진정한 기술적 보호 범위는 첨부된 등록 청구범위에 의해서 정해져야 할 것이다.

Claims (7)

  1. 반도체 칩이 실장 되는 기판과;
    상기 기판의 중간에 설치되며, 대칭되는 형태의 방사형 방열코아가 측면에 형성되는 방열판을 특징으로 하는 비. 지. 에이 반도체 패키지.
  2. 제1항에 있어서,
    상기 삽입되는 방열판 하부의 대응 부분에 솔더볼이 설치되는 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
  3. 제1항에 있어서,
    상기 삽입되는 방열판은 하부가 노출되는 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
  4. 제3항에 있어서,
    상기 삽입되는 방열판 저면은 주름 또는 돌기가 형성된 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
  5. 제1항에 있어서,
    상기 기판에 삽입되는 방열판은 구리, 구리합금, 알루미늄, 알루미늄합금 및 니켈-철합금 중 어느 한가지의 재질로 형성된 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
  6. 제1항에 있어서,
    상기 방열코아는 그 단면이 다각형 또는 봉 형태로 되어 다수개가 형성되는 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
  7. 제1항에 있어서,
    상기 방열코아는 상기 방열판의 측면 주위에 상기 방열판보다 얇은 두께로 형성되는 사각의 플랜지 형태인 것을 더 포함하는 것을 특징으로 하는 비. 지. 에이 반도체 패키지.
KR2019970026762U 1997-09-26 1997-09-26 비.지.에이반도체패키지 KR200314765Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970026762U KR200314765Y1 (ko) 1997-09-26 1997-09-26 비.지.에이반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970026762U KR200314765Y1 (ko) 1997-09-26 1997-09-26 비.지.에이반도체패키지

Publications (2)

Publication Number Publication Date
KR19990013469U true KR19990013469U (ko) 1999-04-15
KR200314765Y1 KR200314765Y1 (ko) 2003-08-19

Family

ID=49407565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970026762U KR200314765Y1 (ko) 1997-09-26 1997-09-26 비.지.에이반도체패키지

Country Status (1)

Country Link
KR (1) KR200314765Y1 (ko)

Also Published As

Publication number Publication date
KR200314765Y1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
US6303997B1 (en) Thin, stackable semiconductor packages
US6770961B2 (en) Carrier frame and semiconductor package including carrier frame
US7459765B2 (en) Semiconductor apparatus with decoupling capacitor
US5065281A (en) Molded integrated circuit package incorporating heat sink
CA1238119A (en) Packaged semiconductor chip
US7671382B2 (en) Semiconductor device with thermoplastic resin to reduce warpage
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US5067005A (en) Semiconductor device
EP0645811A2 (en) Semiconductor device having semiconductor chip with backside electrode
US5796162A (en) Frames locking method for packaging semiconductor chip
US6166435A (en) Flip-chip ball grid array package with a heat slug
US5652184A (en) Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat
KR200314765Y1 (ko) 비.지.에이반도체패키지
KR102016019B1 (ko) 고열전도성 반도체 패키지
US6541870B1 (en) Semiconductor package with stacked chips
US20020005579A1 (en) Semiconductor apparatus and frame used for fabricating the same
JP2507852B2 (ja) 半導体装置
KR100421033B1 (ko) 열전달 효율이 높은 전력용 패키지
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
JP2993480B2 (ja) 半導体装置
KR200211272Y1 (ko) 칩 사이즈 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR960000942Y1 (ko) 반도체장치의 리드프레임
JPH04171848A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100426

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee