KR19990011905A - 액정표시장치 제조방법 - Google Patents

Abstract

개구율을 효과적으로 향상시킬 수 있는 액정표시장치 제조방법에 관한 것으로, 기판상의 소정영역에 반도체층을 형성하고 반도체층상에 게이트 절연막을 형성한 후, 반도체층의 스토리지 커패시터 형성영역에 불순물을 이온주입한다. 그리고 게이트 절연막상에 다결정 실리콘과 실리사이드 물질을 차례로 형성하고 패터닝하여 반도체층의 박막트랜지스터 형성영역 상부에 게이트 전극을 형성하고 반도체층의 스토리지 커패시터 형성영역 상부에 공통전극 라인을 형성한 다음, 게이트 전극을 마스크로 반도체층에 불순물을 이온주입하여 소오스 영역과 드레인 영역을 형성한다. 이어, 스토리지 커패시터 형성영역에 있는 공통전극 라인의 일정부분을 일정깊이만큼 제거하여 다결정 실리콘의 일부분을 남긴 후, 게이트 전극을 포함한 전면에 제 1 층간 절연막을 형성하고 패터닝하여 소오스 영역을 노출시킨 다음, 노출된 소오스 영역에 연결되도록 제 1 층간 절연막상에 데이터 라인을 형성한다. 그리고, 데이터 라인을 포함한 전면에 제 2 층간 절연막을 형성하고 패터닝하여 드레인 영역을 노출시킨 후, 노출된 드레인 영역에 연결되도록 제 2 층간 절연막상의 화소영역에 화소전극을 형성함으로써, 화소영역내의 공통전극 라인으로도 빛을 투과시킴으로써 개구율을 향상시킨다.

Description

액정표시장치 제조방법

본 발명은 액정표시장치에 관한 것으로 특히, 개구율을 효과적으로 향상시킬 수 있는 액정표시장치 제조방법에 관한 것이다.

일반적으로 액정표시장치는 박막트랜지스터와 화소전극이 배열되어 있는 하판과, 색상을 나타내기 위한 칼라필터 및 공통전극으로 구성된 상판과, 그리고 이 두 유리기판 사이에 채워져 있는 액정으로 구성되어 있으며 두 유리기판의 양쪽면에는 가시광선(자연광)을 선편광 시켜주는 편광판이 각각 부착되어 있다.

이와 같이 구성되는 종래기술에 따른 액정표시장치 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1a 내지 1f는 종래 기술에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.

먼저, 도 1a에 도시된 바와 같이 유리 또는 석영 등의 투명기판(1)상에 다결정 실리콘 등의 반도체층(2)을 형성하고 패터닝하여 섬모양의 반도체층(2)을 형성한다.

이때, 반도체층(2)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 하부전극으로도 이용된다.

그리고, 반도체층(2)상에 게이트 절연막(3)을 형성한 후, 도 1b에 도시된 바와 같이 전면에 감광막(4)을 도포하고 패터닝하여 스토리지 커패시터의 하부전극이 될 영역의 반도체층(2)상에 형성된 게이트 절연막(3)을 노출시킨다.

그리고, 감광막(4)을 마스크로 노출된 게이트 절연막(3)의 하부에 있는 반도체층(2)에 불순물(P 또는 B)을 이온주입한다.

이어, 도 1c에 도시된 바와 같이 감광막(4)을 제거하고 게이트 절연막(3)을 포함한 기판(1) 전면에 다결정 실리콘(5a) 및 실리사이드(silicide)물질(5b)을 차례로 증착하고 패터닝하여 게이트 전극(게이트 라인)(5) 및 공통전극 라인(5')을 형성한다.

여기서, 공통전극 라인(5')은 스토리지 커패시터의 상부전극으로 이용된다.

그리고, 도 1d에 도시된 바와 같이 게이트 전극(5)을 마스크로 반도체층(2)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.

이어, 도 1e에 도시된 바와 같이 게이트 전극(5)을 포함한 기판(1) 전면에 제 1 층간 절연막(6)을 증착하고 게이트 절연막(3) 및 제 1 층간 절연막(6)을 선택적으로 제거하여 반도체층(2)의 소오스 영역을 노출시킨 후, 제 1 층간 절연막(6)을 포함한 기판(1) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(2)의 소오스 영역과 연결되도록 데이터 라인(7)을 형성한다.

그리고, 도 1f에 도시된 바와 같이 데이터 라인(7)을 포함한 기판(1) 전면에 제 2 층간 절연막(8)을 증착하고 게이트 절연막(3) 및 제 1, 제 2 층간 절연막(6,8)을 선택적으로 제거하여 반도체층(2)의 드레인 영역을 노출시킨 후, 제 2 층간 절연막(8)을 포함한 기판(1) 전면에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 반도체층(2)의 드레인 영역과 연결되도록 화소 전극(9)을 형성하여 하판 제작을 완료한다.

종래 기술에 따른 액정표시장치 제조방법에 있어서는 다음과 같은 문제점이 있었다.

화소영역에 형성되고 스토리지 커패시터의 상부전극으로 이용되는 공통전극 라인이 다결정 실리콘막과 실리사이드막의 이중막으로 이루어져 있으므로 빛이 통과하지 못하여 공통전극 라인이 차지하는 영역만큼 개구율이 감소된다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로 화소영역의 공통전극 라인에도 빛이 투과되도록 하여 개구율을 향상시킬 수 있는 액정표시장치 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 1f - 종래 기술에 따른 액정표시장치의 제조공정을 보여주는 공정단면도

도 2a 내지 2g - 본 발명에 따른 액정표시장치의 제조공정을 보여주는 공정단면도

도면의 주요부분에 대한 부호의 설명

11 : 기판 12 : 반도체층

13 : 게이트 절연막 14 : 감광막

15 : 게이트 전극 15a : 다결정 실리콘

15b : 실리사이드 물질 15' : 공통전극 라인

16 : 제 1 층간 절연막 17 : 데이터 라인

18 : 제 2 층간 절연막 19 : 화소 전극

본 발명에 따른 액정표시장치 제조방법은 기판상의 소정영역에 반도체층을 형성하고 반도체층상에 게이트 절연막을 형성하는 스텝과, 반도체층의 스토리지 커패시터 형성영역에 불순물을 이온주입하는 스텝과, 게이트 절연막상에 제 1 전극 물질과 제 2 전극 물질을 차례로 형성하고 패터닝하여 반도체층의 박막트랜지스터 형성영역 상부에 게이트 전극을 형성하고 반도체층의 스토리지 커패시터 형성영역 상부에 공통전극 라인을 형성하는 스텝과, 게이트 전극을 마스크로 반도체층에 불순물을 이온주입하여 박막트랜지스터의 소오스 영역과 드레인 영역을 형성하는 스텝과, 스토리지 커패시터 형성영역에 있는 공통전극 라인의 일정부분을 일정깊이만큼 제거하여 제 1 전극 물질의 일부분을 남기는 스텝과, 게이트 전극을 포함한 전면에 제 1 층간 절연막을 형성하고 패터닝하여 반도체층의 소오스 영역을 노출시키는 스텝과, 노출된 소오스 영역에 연결되도록 제 1 층간 절연막상에 데이터 라인을 형성하는 스텝과, 데이터 라인을 포함한 전면에 제 2 층간 절연막을 형성하고 패터닝하여 반도체층의 드레인 영역을 노출시키는 스텝과, 노출된 드레인 영역에 연결되도록 제 2 층간 절연막상의 화소영역에 화소전극을 형성하는 스텝으로 이루어짐에 그 특징이 있다.

상기와 같은 특징을 갖는 액정표시장치 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2a 내지 2f는 본 발명에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.

여기서, 도 2a 내지 2d는 종래 기술인 도 1a 내지 1d와 제조 공정이 동일하므로 설명은 생략하도록 하고, 본 발명의 특징인 도 2e의 공정부터 설명하기로 한다.

도 2e에 도시된 바와 같이, 다결정 실리콘(15a)과 실리사이드(silicide)물질(15b)로 이루어진 공통전극 라인(15')의 일정부분을 일정깊이만큼 제거하여 다결정 실리콘(15a)의 일부분을 남긴다.

여기서, 공통전극 라인(15')의 일정부분이 제거되는 영역은 화소내에서 스토리지 커패시터 상부전극으로 사용되는 영역이다.

화소영역내의 공통전극 라인(15')을 제거하는 이유는 공통전극 라인(15')을 이루는 실리사이드 물질(15b)과 다결정 실리콘(15a)의 일부분이 제거되면 다결정 실리콘(15a)의 일부분만이 얇은 두께로 남게 되어 빛이 투과되기 때문이다.

빛이 투과된다는 것은 그 만큼 개구율이 향상됨을 의미한다.

이어, 도 2f에 도시된 바와 같이, 게이트 전극(15)을 포함한 기판(11) 전면에 제 1 층간 절연막(16)을 증착하고 게이트 절연막(13) 및 제 1 층간 절연막(16)을 선택적으로 제거하여 반도체층(12)의 소오스 영역을 노출시킨 후, 제 1 층간 절연막(16)을 포함한 기판(11) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(12)의 소오스 영역과 연결되도록 데이터 라인(17)을 형성한다.

그리고, 도 2g에 도시된 바와 같이 데이터 라인(17)을 포함한 기판(11) 전면에 제 2 층간 절연막(18)을 증착하고 게이트 절연막(13) 및 제 1, 제 2 층간 절연막(16,18)을 선택적으로 제거하여 반도체층(12)의 드레인 영역을 노출시킨 후, 제 2 층간 절연막(18)을 포함한 기판(11) 전면에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 반도체층(12)의 드레인 영역과 연결되도록 화소 전극(19)을 형성하여 하판 제작을 완료한다.

본 발명에 따른 액정표시장치 제조방법에 있어서는 다음과 같은 효과가 있다.

화소영역내의 공통전극 라인이 실리사이드막과 다결정 실리콘으로 이루어져 빛의 투과를 차단하므로 공통전극 라인의 일부분을 일정깊이로 제거하여 빛을 투과시킴으로써 개구율을 향상시킨다.

Claims (2)

1. 기판상의 소정영역에 반도체층을 형성하고 상기 반도체층상에 게이트 절연막을 형성하는 스텝;

   상기 반도체층의 스토리지 커패시터 형성영역에 불순물을 이온주입하는 스텝;

   상기 게이트 절연막상에 제 1 전극 물질과 제 2 전극 물질을 차례로 형성하고 패터닝하여 상기 반도체층의 박막트랜지스터 형성영역 상부에 게이트 전극을 형성하고 상기 반도체층의 스토리지 커패시터 형성영역 상부에 공통전극 라인을 형성하는 스텝;

   상기 게이트 전극을 마스크로 상기 반도체층에 불순물을 이온주입하여 박막트랜지스터의 소오스 영역과 드레인 영역을 형성하는 스텝;

   상기 스토리지 커패시터 형성영역에 있는 공통전극 라인의 일정부분을 일정깊이만큼 제거하여 제 1 전극 물질의 일부분을 남기는 스텝;

   상기 게이트 전극을 포함한 전면에 제 1 층간 절연막을 형성하고 패터닝하여 상기 반도체층의 소오스 영역을 노출시키는 스텝;

   상기 노출된 소오스 영역에 연결되도록 상기 제 1 층간 절연막상에 데이터 라인을 형성하는 스텝;

   상기 데이터 라인을 포함한 전면에 제 2 층간 절연막을 형성하고 패터닝하여 상기 반도체층의 드레인 영역을 노출시키는 스텝;

   상기 노출된 드레인 영역에 연결되도록 상기 제 2 층간 절연막상의 화소영역에 화소전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.
2. 제 1 항에 있어서, 상기 공통전극 라인의 제 1 전극 물질은 다결정 실리콘이고 제 2 전극 물질은 실리사이드막임을 특징으로 하는 액정표시장치 제조방법.