KR19990008207A - 반도체 다이들을 시험하기 위한 방법 및 장치 - Google Patents

반도체 다이들을 시험하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR19990008207A
KR19990008207A KR1019970707732A KR19970707732A KR19990008207A KR 19990008207 A KR19990008207 A KR 19990008207A KR 1019970707732 A KR1019970707732 A KR 1019970707732A KR 19970707732 A KR19970707732 A KR 19970707732A KR 19990008207 A KR19990008207 A KR 19990008207A
Authority
KR
South Korea
Prior art keywords
board
dies
interconnect
die
conductive
Prior art date
Application number
KR1019970707732A
Other languages
English (en)
Other versions
KR100390595B1 (ko
Inventor
알랜 쥐 우드
웨렌 엠 판워쓰
샐맨 아크램
데이비드 알 헴브리
Original Assignee
린치 마이클 엘
마이크론 테크놀러지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린치 마이클 엘, 마이크론 테크놀러지 인코포레이티드 filed Critical 린치 마이클 엘
Publication of KR19990008207A publication Critical patent/KR19990008207A/ko
Application granted granted Critical
Publication of KR100390595B1 publication Critical patent/KR100390595B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

패키지되지 않은 반도체 다이들을 시험하기 위한 방법 및 장치들은 머더 보드(1)와 머더 보드(1) 상에 설치되어 다이들(14)에 일시적인 전기 접속을 확립하기에 적합한 복수의 상호 접속부(12)를 포함한다. 이 상호 접속부(12)는 다이(14)의 본드 패드(22)와 접촉하기 위한 기립 접촉 부재(16)와 실리콘 기판(20)으로 형성될 수 있다. 다른 방안으로, 상호 접속부(16)는 절연막(74) 상에 설치된 마이크로 범프 접촉 부재(16)로 형성될 수 있다. 머더 보드(10)는 각 다이(14)가 속도 및 기능에 대해서 개별적으로 시험되고 번인 오븐을 사용함으로써 병렬로 번인 시험을 받을 수 있도록 허용한다. 다른 실시예에서, 시험은 머더 보드/종속 보드 장치를 사용하여 실행되며, 각 종속 보드(82)는 다이들(14)을 속도 및 기능에 대해서 개별적으로 시험할 수 있는 상호 접속부(12)를 포함한다. 여러 개의 종속 보드(82)는 그때 표준 번인 오븐을 사용하여 번인 시험을 위해 머드 보드(10)에 설치될 수 있다.

Description

반도체 다이들을 시험하기 위한 방법 및 장치
소위 멀티 칩 모듈 또는 하이브리드라 칭하는 마이크로일렉트로닉 패키지는 패키지되지 않은 반도체 다이들을 사용함으로써 조립된다. 조립 과정 전에, 각 패키지되지 않은 다이는 품질 및 신뢰성을 평가하기 위해 시험되어야 하며, 이러한 이유로 패키지되지 않은 반도체 다이들을 시험하기에 적합한 시험 과정이 발전되었다. 공지된-훌륭한-다이(KGD)는 동등하게 패키지된 다이와 동일한 품질 및 신뢰성을 갖는 패키지되지 않은 다이를 말한다.
시험 작업은 집적회로가 전기적으로 편향되는 동안 다이를 가열하는 번인 시험(burn-in test)을 포함한다. 부가로, 다이 상에 형성된 장치 및 집적회로의 기능을 점검하기 위해서 다이를 속도 및 작동 시험을 실시한다. 시험된 파라미터들 중에는 입력 전압 및 출력 전압과, 커패시턴스 및 전류 사항 등이 있다. 메모리 칩도 역시 논리 시험(logic test)을 거치며, 이 논리 시험에서 데이터 저장 및 검색 용량과 반응 시간을 측정한다.
패키지되지 않은 다이를 시험 및 달구기 위해, 종래 단일 칩 패키지를 대신하여 제조 과정에서 임시 캐리어가 사용되었다. 이러한 유형의 캐리어는 통상적으로 단일 다이를 유지하고 수용하기 위한 베이스를 포함한다. 캐리어 역시 개별적인 다이와 외부 시험 회로소자 사이에 일시적인 전기 접속을 허용하는 상호 접속부를 포함한다. 패키지되지 않은 다이를 시험하기 위한 캐리어는 본 출원과 공통적으로 양도된 코벳 씨 등의 미국 특허 제 4,899,107 호와 우드 씨 등의 미국 특허 제 5,302,891 호 등에 기재되어 있다.
이러한 유형의 캐리어는 다이를 손상시키지 않고 패키지되지 않은 다이 상에서 시험될 수 있다. 다이의 본드 패드는 시험 과정 동안 특히 손상되기 쉽다. 비록, 이러한 유형의 캐리어는 단일화된 패키지되지 않은 다이를 시험하기에 적합하지만, 동시에 여러 다이들을 시험하는 것이 양호할 수 있으며, 이것은 처리 및 시험 과정을 단순화하고 각 다이에 대한 개개의 캐리어 없이 시험을 진행할 수 있다. 또한, 공통된 시험 설비를 사용함으로써 번인 작업과 속도 및 기능 시험을 함께 실행하는 것이 양호하다.
이러한 관점에서, 본 발명의 목적은 패키지되지 않은 다이들을 시험하고 달구기 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 여러 다이들을 동시에 시험할 수 있는 패키지되지 않은 다이들을 시험하기 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 간단하고 저렴하며 대량의 제조 과정 및 설비에 적합한 패키지되지 않은 다이들을 시험하기 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 단일 시험 설비로써 여러 다이들을 달구는 시험 뿐 아니라 속도 및 작동 시험을 실행하기 위한 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적 및 장점과 특성들은 하기 기술에서 더욱 명확해질 것이다.
본 발명은 반도체 제조 과정, 특히 패키지되지 않은 반도체 다이들을 시험하기 위한 개선된 방법 및 장치에 관한 것이다.
도 1은 본 발명에 따라 구성된 머더 보드의 개략적인 평면도.
도 2는 머더 보드 상에 형성된 전도 트래이스에 결합된 상호 접속 와이어를 도시한 도 1의 일부를 확대한 평면도.
도 3은 시험을 목적으로 다이를 상호 접속부에 고정하기 위한 힘 분배 메카니즘을 따라 절단한 마더 보드와 상호 접속부를 도시한 횡단면도.
도 3A는 머더 보드에 플러그를 접속한 베이스 상에 상호 접속부가 설치된 다른 실시예의 머더 보드를 일부를 제거하여 도시한 횡단면도.
도 4는 반도체 다이의 본드 패드를 전기적으로 결합한 상호 접속부의 기립 접촉 부재를 도시한 횡단면도.
도 5는 머더 보드에 상호 접속부를 설치하기 위해 소켓 및 전기 클립과 함께 형성된 다른 실시예의 머더 보드를 도시한 부분 횡단면도.
도 6과 도 6A는 마이크로범프 접촉 부재와 함께 형성된 다른 실시예의 상호 접속부를 도시한 횡단면도.
도 7은 반도체 다이 상의 본드 패드와 전기적으로 접촉한 마이크로범퍼 접촉 부재를 도시한 횡단면도.
도 8은 표준 번인 오븐을 사용함으로써 시험적으로 달구는 동작과 병행하여 여러 상호 접속부재와 전기적으로 접속하기 위한 전도 스트립을 도시한 머더 보드의 개략적인 평면도.
도 9는 여러 반도체 다이를 시험하기 위한 종속 보드와 함께 사용하기에 적합한 다른 실시예의 머더 보드의 개략적인 평면도.
본 발명에 따라서, 패키지되지 않은 반도체 다이들을 시험하기 위한 개선된 방법 및 장치들이 제공된다. 이 방법은 통상적으로 복수의 상호 접속부를 갖는 머더 보드를 형성하는 단계와, 시험을 목적으로 일시적인 전기 접속을 얻기 위해 상호 접속부를 갖는 여러 다이들을 조립하는 단계와, 머더 보드와 상호 접속부를 통해서 신호를 다이에게 공급함으로써 다이들을 시험하는 단계를 포함한다. 머더 보드는 다이들을 개벽적으로 속도 및 작동 시험을 위해 사용될 수 있으며, 또한 열로써 달구는 표준 번인 오븐을 사용하여 다이들을 번인 시험을 하기 위해 번인 보드로 사용될 수 있다.
머더 보드는 각 다이에 대한 개별적인 상호 접속부를 포함한다. 다수의 상호 접속부는 전체 머더 보드에 대해서 전도 트래이스 및 외부 전기 커넥터와 전기 적으로 교통하도록 머더 보드에 부착된다. 머더 보드 상의 전도 트래이스는 상호 접속부와 함께 조립된 다이들이 시험될 수 있도록 각 상호 접속부에서 회로 경로를 형성한다. 또한, 전도 트래이스는 전도 스트립에 전기적으로 접속될 수 있으며, 이 전도 스트립은 여러 다이들을 평행하게 접속하여 표준 번인 오븐을 사용함으로써, 번인 시험을 수행할 수 있다. 힘 분배 메카니즘은 다이들을 상호 접속부에 고정하고 이 두 요소를 함께 편향시키기 위해 각 상호 접속부와 결합된다.
다른 실시예에서, 여러 다이들은 머더 보드에 설치가능한 종속 보드(daughter boards)에 부착되며, 각 다이는 종속 보드 상에 형성된 상호 접속부와 접촉하도록 종송 보드 상에서 유지된다. 머더 보드와 종속 보드는 그 사이에서 전기 접속이 이루어지기 위한 수단과 종속 보드를 머더 보드에 부착하기 위한 수단을 포함한다. 이러한 구성으로, 종속 보드는 다이들을 속도 및 작동을 시험하기 위해 사용될 수 있으며, 종속 보드 상의 다이는 속도 및 작동에 대해서 전기적으로 격리될 수 있다. 그때, 종속 보드는 표준 번인 오븐을 사용함으로써 번인 시험을 실행 하기 위해 머더 보드 상에 설치될 수 있다.
어느 하나의 실시예에서, 다이와 짝지어 결합하기 위한 크기로 구성된, 실리콘 또는 세라믹과 같은 기판에 상호 접속부가 형성된다. 기판은 다이 상의 본드 패드와 일시적으로 전기 접속을 얻기 위한 기립 접촉 부재를 포함하며, 기립 접촉 부재는 실리콘으로 형성된 기판에 에칭되고 그때 전도 트래이스를 형성하도록 패턴된 전도층과 겹쳐질 수 있다. 다른 방안으로, 기립 접촉 부재는 금속성 전도 트래이스로 패턴된 절연막 상의 마이크로범프 접촉 부재로 형성될 수 있으며, 이러한 마이크로범프 상호 접속부는 테입 자동 접합(TAB)에서 사용되는 것과 유사한 기술을 사용함으로써 머더 보드에 전기적으로 접속될 수 있다.
광범위하게 기술된 본 발명의 방법은 머더 보드를 형성하는 단계와, 외부 커넥터와 전기적으로 교통하도록 머더 보드 상에 전도 트래이스를 형성하는 단계와, 반도체 다이 상의 접촉 로케이션(locations)과 접촉하기 위한 기립 접촉 부재를 갖는 상호 접속부를 형성하는 단계와, 머더 보드 상의 전도 트래이스와 전기적으로 교통하도록 머더 보드 상의 여러개의 상호 접속부를 상호 접속부 상의 기립 접촉 부재와 조립하는 단계와, 각 다이를 상호 접속부로 편향하기 위해 힘 분배 메카니즘을 형성하는 단계와, 다이 상의 접촉 로케이션과 전기적으로 교통하도록 다이들과 상호 접속부와 힘 분배 메카니즘을 상호 접속부 상의 기립 접촉 부재와 조립하는 단계와, 머더 보드를 사용하여 다이들을 시험하는 단계를 포함한다.
도 1에 있어서, 본 발명의 방법을 실행하기에 적합한 머더 보드(10)가 도시되어 있으며, 머더 보드(10)는 프린트 회로 보드를 형성하는데 사용된 것과 유사한 전기 절연 재료로 구성된다. 머더 보드(10)에 적당한 재료는 고온 유리 충전 플라스틱과, 세라믹 및 폴리이미드(polyimides)를 포함한다.
다수의 상호 접속부(12)가 머더 보드(10)에 설치되고, 각 상호 접속부(12)는 반도체 다이(14)(도 3)와 전기 접속을 이루기에 적합하다.
도 4에 도시된 바와 같이, 이러한 유형의 상호 접속부(12)는 실리콘 또는 세라믹과 같은 재료로 구성된 기판(20)을 포함하며, 상기 재료는 반도체 다이에 가깝게 어울리는 열팽창 계수(CTE)를 가진다. 상호 접속부(12)는 에칭 과정을 사용함으로써 기판(20)과 일체로 통합된 기립 접촉 부재(16)를 포함하며, 기립 접촉부재(16)는 다이(14) 상의 본드 패드(22)의 사이즈 및 공간에 적합하게 구성된다. 또한, 기립 접촉 부재(16)는 자체적으로 제한하는 관통 깊이 만큼 본드 패드(22)를 관통하기에 적합한 돌출부(18)로 구성되며, 이 돌출부(18)는 저항 접촉을 얻기 위해 본드 패드(22)를 덮는 자연 산화물을 관통한다.
SiO2와 같은 절연층(24)은 기립 접촉 부재(16)에 대해 포함하는 상호 접속부(12)의 기판(20) 상에 형성된다. 고전도 금속으로 구성된 전도층(26)은 기립 접촉부재(16)에 대해서 절연층(24) 상에 형성되고, 전도층(26)은 기판(20)의 표면 상에 형성된 전도 트래이스(28)와 전기적으로 교통하게 배치된다. 도 2에 도시된 바와 같이, 전도 트래이스(28)는 상호 접속부(12)의 에지까지 연장되고 본드 사이트(20)와 함께 형성된다. 본드 와이어(32)는 머더 보드(10)에 전기 경로를 확립하기 위해 본드 사이트(30)에 결합된 와이어이다. 보기에서, 상호 접속부(12)에 대한 전도층(26)과 전도 트래이스(28)는 알루미늄 또는 구리와 같은 고 전도성 금속을 증착 및 패턴시킴으로써 형성될 수 있다.
본드 와이어(32)는 대향 단부에서 머더 보드(10) 상에 형성된 전도 트래이스(34)(도 2)에 결합된 와이어이다. 머더 보드(10)는 머더 보드(10)에 부착된 각 상호 접속부(12)에 전도 트래이스(34)를 패턴시킨 것을 포함한다. 상호 접속부(12) 상의 전도 트래이스(34)는 머더 보드(10) 상에 형성된 외부 커넥터(36)(도 1)에서 종결되며, 이 외부 커넥터(36)는 수부재(male member) 또는 암부재(female member)로써 형성되어 상응하는 수부재 또는 암부재(즉, 플러그/소켓)와 결합하기에 적합하다.
이러한 구성은 다이(14) 상의 본드 패드(22)로부터, 상호 접속부(12) 상의 기립 접촉 부재(16)와, 상호 접속부(12) 상의 전도 트래이스(28)와, 본드 와이어(32)와, 머드 보드(10) 상의 전도 트래이스(34)를 통해서 외부 시험 회로까지 전기경로를 수립한다. 다른 방안으로, 와이어 결합을 대신하여, 스프링 클립과 같은 기계적인 결합(38)을 사용하여 전기 경로를 수립할 수 있다.
본드 와이어(32)는 상호 접속부(12)와 머더 보드(10) 사이에 전기 결합을 세울 뿐 아니라 상호 접속부(12)를 머더 보드(10)에 고정하는 것을 보조한다. 접착제(40)는 상호 접속부(12)를 머더 보드(10)에 고정하는데 사용될 수 있다.
도 3에 있어서, 다이(14)는 시험 과정 동안 상호 접속부(12)에 고정된다. 힘 분배 메카니즘(42)은 다이(14)와 상호 접속부(12)를 함께 편향시키기 위해 각 상호 접속부(12)와 결합되며, 머더 보드(10) 상에 형성된 한쌍의 개방부(50)에 제거가능하게 부착된다. 또한, 힘 분배 메카니즘(42)은 균등하게 분배된 편향시키는 힘으로 다이(14)를 상호 접속부(12)에 대해서 편향시키기 위해, 압력판(44)과, 스프링(46) 및 연결 클램프(58)를 포함한다.
압력판(44)은 스프링(46)에 의해 적용된 부하를 균등하게 분배하는 작용을 하며, 또한, 시험 과정 동안 다이(14)로부터 열을 분산시키는 역할도 수행한다. 그러나, 힘 분배 메카니즘은 압력판(44) 없이 작동하도록 구성될 수 있다.
힘 분배 메카니즘(42)의 스프링(46)은 스프링 강철과 같은 탄력적인 가요성 재료로 구성되며, 압력판(44) 상에 소정의 스프링 힘을 작용하도록 크기 및 형태가 맞추어진다. 상기 힘은 압력판(44)에 의해서 다이(14)의 뒷면에 대해 균등하게 분배되고 다이(14)를 상호 접속부(12)에 대해서 편향시킨다. 스프링(46) 및 압력판(44)에는 조립 도구에 대한 접근을 허용하는 개방부(51)가 형성된다.
또한 도 3에 있어서, 연결 클램프(58)는 강철과 같은 가요성 재료로 형성된 플렉서블 구조이고, 설치 탭(52)을 포함한다. 조립 과정 동안, 설치 탭(52)은 개방부(50)를 통해서 머더 보드(10)에 배치되고, 스프링(46)으로부터의 장력 하에 있는 연결 클램프(58) 및 설치 탭(52)의 구조는 함께 작용하여 연격 클램프(58)를 머더 보드(10)에 고정한다. 다른 세트의 탭(54)은 연결 클램프(58)가 아래로 이동하는 것을 제한하기 위해 연결 클램프(58) 상에 형성될 수 있다. 이러한 구성은 다이(14)를 머더 보드(10)에 고정하고 다이(14) 및 상호 접속부(12)를 함께 소정의 힘으로 편향시키는 역할을 수행한다.
연결 클램프(58)는 점용접과 같은 물리적 접촉 또는 고정 메카니즘에 의해서 스프링(46)을 연결 클램프(58)에 고정하기 위해 아래로 연장하는 탭(56)을 포함한다. 연결 클램프(58)의 세로 방향의 상부 에지는 90도 각도로 굽혀져서 한쪽 측부 상에 보강 부재(58)를 형성한다. 또한, 중앙 개방부(60)는 조립 도구에 대한 접근 개방부로써 연결 클램프(48)에 형성된다.
조립 과정 동안, 상호 접속부(12) 상의 기립 접촉 부재(16)(도 4)는 얼라이너 결합 도구(aligner bonder tool)를 사용함으로써 다이(14) 상의 본드 패드(22)와 맞추어진다. 동시에, 조립 도구는 연결 클램프(48)를 머더 보드(10)에 고정하는데 사용된다.
도 3A에는, 다른 실시예의 머더 보드(10A)가 도시되어 있다. 다른 실시예의 머더 보드(10A)에서, 상호 접속부(12A)는 머더 보드(10A)에 고정된 베이스(62)에 설치된다. 상호 접속부(12A)는 접착제를 사용함으로써 베이스(62)에 형성된 오목부(66)에 고정된다. 베이스(62)는 머더 보드(10A)의 상응하는 구멍 안으로 설치되는 전기 핀(64)을 포함하며, 핀(64)이 상호 접속부(12A)로부터 본드 와이어(32)와 전기적으로 교통하도록 형성된다.
또한, 머더 보드(10A)는 핀(64)의 플러그가 머드 보드(10A) 상에 형성된 전도 트래이스(34)와 전기적으로 교통하도록 형성된다. 다른 실시예의 머더 보드(10A)는 상기 기술된 머더 보드(10)와 실제로 동일한 역할을 수행한다. 베이스(42)는 힘 분배 메카니즘(42)이 머더 보드(10A)가 아닌 베이스(62)에 고정되게 허용한다.
도 5에는, 또 다른 실시예의 머더 보드(10B)가 도시되어 있다. 머더 보드(10B)는 상호 접속부(12B)를 유지하고 설치하기 위해 머더 보드(10B)와 일체로 형성된 소켓(68)을 포함하며, 각 소켓(68)은 상호 접속부(12B)의 주변 구조와 어울리면서 그 보다 약간 더 큰 주변 구조를 가진다. 또한, 각, 소켓(68)은 상호 접속부(12B)를 고정하고 상호 접속부(12B) 상에서 전도 트래이스(28B)와 전기 접속을 이루기 위해 복수의 전기 클립(70)을 포함한다. 상호 접속부(12B) 상에 형성된 각 전도 트래이스(28B)는 관련 전기 클립(70)을 가질 것이며, 전기 클립(70)은 상기 기술된 머더 보드(10)에 대한 전기 커넥터(36)에 상응하는 외부 커넥터(도시 생략)와 전기적으로 교통한다.
전기 클립(70)은 머더 보드(10)에 대해서 도 2에 도시되고 상기 기술된 와이어 결합 구조에 대한 다른 방안을 제공하며, 금속과 같은 전도성 탄성 재료로 형성된다. 또한, 전기 클립(70)은 전기 경로를 확립하는 것 이외에 머더 보드(10B)에 상호 접속부(12B)를 클램프하는 역할도 수행한다. 잔기 클립(70)은 상호 접속부(12B)를 해제하기 위해 화살표(72)로 표시한 바와 같이 추축으로 회전시키기에 적당하다. 또한, 전기 클립(70)은 사출 성형법을 사용하여 머더 보드(10B)와 일체로 형성될 수 있다. 다른 방안으로, 적층 과정(lamination process)이 사용될 수 있다. 머더 보드(10b)는 상기 기술된 바와 같이, 힘 분배 메카니즘(42)(도 3)과 함께 사용하기에 적합하다.
도 6, 도 6A 및 도 7에는, 다른 실시예의 머더 보드(10C)가 도시되어 있다. 다른 실시예에서, 상호 접속부(12) 상에는 머더 보드(10C)의 마이크로범프 접촉 부재(16C)가 형성되어 있다. 마이크로범퍼 접촉 기술은 테입 자동 접합(TAB)에 대해 사용된다. 마이크로범프 접촉 부재는 니토 덴코 어메리카, 인코포레이티드 회사로부터 상업적으로 이용가능하며 ASMATTM상표로 판매된다. 또한, 마이크로범프 접촉부재는 패커드-휴즈 인터커넥트, 이바인, 캘리포니아 회로로부터 상업적으로 이용 가능하며 Gold DotTM상태로 판매된다. 스기모토 씨 등의 미국 특허 제 5,072, 289 호에는 마이크로 접촉 부재를 형성하기 위한 방법이 기재되어 있다. 마이크로범프 접촉 부재는 영구적인 접속을 위해 제공되기 보다는, 도 7에 도시된 경우와 같이, 다이(14)에 비결합의 일시적인 전기 접속을 얻기 위해 사용된다.
마이크로범프 상호 접속부(12C)는 실리콘 또는 세라믹과 같은 굳은 재료로 형성된 절연 기판을 포함한다. 비전도성 전기 절연막(74)(즉, 폴릴이미드)은 접착제(76)(도 7)를 사용하여 상호 접속부(12C)에 부착된다. 포일(foil)은 패턴 및 에칭되어 전도 트래이스(28C)를 형성한다. 구멍들은 전도 트래이스(28C)와 접촉하는 절연막(74)을 통해서 에칭된다. 마이크로범프 접촉 부재(16C)는 전도 트래이스(28C)와 접촉하는 금속 범프(즉, Ni, Au, 납과 주석의 합금, Cu)로 형성된다.
마이크로범프 상호 접속부(12C) 상의 전도 트래이스(28C)는 상호 접속부(12)(도 2)에 대해 상기 기술된 전도 트래이스(28)와 동등하다. 도 6에 도시된 실시예에서, 전도 트래이스(28C)는 상기 기술된 머더 보드(10) 상에 있는 전도 트래이스(34)(도 2)의 일부를 대체한다. 마이크로범프 상호 접속부(12C) 상의 전도 트래이스(28C)(도 7)를 머더 보드(10C) 상의 전도 트래이스(34)에 결합시키기 위해, 상기 기술된 본드 와이어(32) 또는 테입 자동 접합이 사용될 수 있다. 테입 자동 접합은 열, 압력 또는 초음파 에너지를 사용함으로써 결합 포인트의 균형을 잡기 위해 납땜되거나 또는 결합될 수 있는 가용성 접촉부일 수 있다. Z-축 이방성 접착제와 같은 전도성 접착제를 사용하여 전기 접속부를 제공할 수 있다.
머더 보드(10C)를 사용하는 동안, 힘 분배 메카니즘은 마이크로범프 접촉 부재(16C)를 다이(14) 상의 본드 패드(22)를 향해 편향시키기 위해, 상기 기술된 바와 같이 사용될 수 있다. 접착제(76)는 본드 패드(22)와 마이크로범프 접촉 부재(16C) 사이에 컴플라이언스를 제공하여 높이의 변화를 수용하기 위해, 압축성 부재로써 작용한다.
도 6A는 절연막(74)이 상호 접속부(12D)를 감싸고 테입 자동 결합 또는 전도성 접착제를 사용함으로써 항호 접속부(12D)와 머더 보드(10D) 사이에 전기 접속을 수립하는 실시예를 도시한다. 이 실시예에서, 머더 보드(10D)는 머더 보드(10)에 대해서 상기 기술된 전도 트래이스(34)(도 2)와 유사한 전도 트래이스(도시 생략)를 포함한다. 절연막(72) 상에 형성된 마이크로범프 접촉 부재를 머더 보드(10D) 상에 형성된 전도 트래이스에 융합시키기 위해, 열과 압력을 사용할 수 있다. Z-축 이방성 접착제와 같은 전도성 접착제는 머더 보드(10D) 상의 전도 트래이스와 마이크로범프 접촉 부재(16C) 사이에 전기 경로를 형성하기 위해 사용될 수 있다. 그 이외에 머더 보드(10D)의 기능은 머더 보드(10C)와 동일하다.
도 8에는, 본질적으로 기술된 머더 보드(10)(도 1)으 다른 형태가 도시되어 있다. 공지된 훌륭한 다이(KGD)를 제조하는 동안, 기능성 및 신뢰성을 입증하기 위해 각 다이를 시험할 필요가 있다. 충분한 기능 및 신뢰성 시험은 번인 및 속도 시험을 포함한다. 번인 시험에 사용되는 설비는 속도 및 기능 시험에 적당하지 않기 때문에 문제가 발생한다. 예를 들어, 마이크론 시스템 인터그레이션 회사에서 AMBYX 상표로 제조한 번인 오븐은 다수의 패키지된 다이들을 즉시 시험할 수 있는 번인 보드를 포함한다. 패키지된 다이들의 리드는 번인 보드 상의 상응하는 전기 커넥터 안으로 접속되거나 플러그가 삽입된다. 번인 보드는 한번에 여러 다이들에 일시적인 전기 접속을 확립하기 위해 파워 그리드를 포함하므로, 다수의 다이들을 시험하기 위해 공유 수단(shared resource)을 사용한다. 그러나, 여러 다이들을 상호 접속시킴으로써 전해지는 변화될 수 있는 시간으로 인하여 속도 및 기능 시험을 위해 동일한 수단을 사용할 수 없다.
본 발명에 따라 구성된 머더 보드(10)는 속도 및 기능 시험과 번인 시험에 사용될 수 있다. 머더 보드(10)는 상기 기술된 바와 같이 형성된 상호 접속부(12)를 포함할 수 있고, 또한, 각 상호 접속부(12) 주위의 도트에 의해 표시된 접속 패드(78)를 포함할 수 있다. 접속 패드(78)는 개개의 포고(pogo) 판 커넥터를 사용함으로써 각 다이가 속도 및 기능 시험을 위해 개별적으로 접근되는 것을 허용하며, 포고 핀 커넥터는 캔사스주, 캔사스 시티에 있는 포고 인스트루먼트 인코포레이티드 회사에 의해 제조된다.
번인 시험에 대해서, 제거가능한 전도성 스트립(80)은 머더 보드(10) 상의 모드 상호 접속부(12)를 평행하게 상호 접속하기 위해 머더 보드(10)에 부착되고, 이와 같이 평행한 접속은 공유 수단은 번인 오븐을 사용함으로써 다이들을 번인 시험하는데 사용될 수 있다. 따라서, 동일한 머더 보드(10)는 기능 및 번인 시험을 모두 실행하는데 사용될 수 있다.
도 9에는, 다른 실시예의 머더 보드(10E)가 도시되어 있다. 머더 보드(10E)는 여러 종속 보드(82)를 설치하는데 적합하고, 각 종속 보드(82)는 와이어 결합, 전기 클립 또는 마이크로범프 접촉을 사용함으로써, 상기 기술된 바와 같이, 설치된 여러 상호 접속부(12)를 포함한다. 이 실시예에서, 종속 보드(82)는 상기 기술된 머더 보드(10)와 실제로 동일하게 형성될 수 있다. 또한, 종속 보드(82)는 머더 보드(10E) 상의 메이팅 커넥터 안으로 플러그로 삽입하여 접속하는 전기 커넥터(84)를 각각 포함하고, 이것은 종속 보드(82)ㄹ와 머더 보드(10E) 사이에 전기 접속을 수립한다.
머더 보드(10E)/종속 보드(82) 장치를 사용함으로써, 여러 다이들은 종속 보드(82) 상으로 적재되어 충분한 기능을 시험할 수 있다. 여러 종속 보드들은 그때 표준 번인 장치를 사용함으로써 번인 시험을 위해 머더 보드(10E) 상으로 적재될 수 있다.
본 발명은 특정 양호한 실시예에 대해서 기술되었지만, 하기 청구범위에서 기술된 바와 같이, 당 기술에 숙련된 기술자는 본 발명의 범주 내에서 본 발명을 변형 및 수정시킬 수 있음은 명백한 사실이다.

Claims (41)

  1. 패키지되지 않은 복수의 반도체 다이들을 제공하는 단계와,
    제 1 보드를 형성하는 단계와,
    제 1 보드 상에서, 각 다이 상의 접촉 로케이션과 접촉하기 위한 접촉 부재를 각각 구비한 복수의 상호 접속부를 형성하는 단계와,
    다이들과 상호 접속부를 함께 배치하여 각각의 상기 상호 접속부의 접촉 부재와 일시적으로 전기가 통하도록, 배치된 상기 각 다이의 접촉 로케이션을 갖는 어셈블리를 형성하는 단계와,
    제 1 보드를 통해서 다이들에 신호를 제공함으로써 다이들을 시험하는 단계를 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  2. 제 1 항에 있어서, 제 1 보드 상의 각 다이를 전기적으로 절연시키고 전기적으로 절연된 다이들의 기능 시험을 실행하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 제 1 보드 상의 제 1 복수의 다이들을 병렬로 접속시키는 단계와, 상기 제 1 복수의 다이들을 높은 온도에서 번인 시험을 실행하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  4. 제 1 항에 있어서, 실리콘 기파 상에 형성된 기립 실리콘 돌출부를 구비하고 전도성 재료로 덮혀진 접촉 부재를 포함하는 상기 상호 접속부를 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  5. 제 1 항에 있어서, 상호 접속부는 접촉 부재를 형성하기 위해 기판과, 기판에 고착되도록 부착된 절연막과, 절연막에 설치된 금속 마이크로범프를 포함하도록 형성되는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  6. 제 5 항에 있어서, 절연막 상에 제 1 전도 트래이스를 형성하고 제1 보드 상에 제 2 전도 트래이스를 형성함으로써, 마이크로범프와 제 1 보드 사이에 전기 경로를 확립하는 단계와, 테입 자동 결합을 사용함으로써 제 1 전도 트래이스를 제 2 전도 트래이스와 전기적으로 접속시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  7. 제 5 항에 있어서, 절연막 상에 제 1 전도 트래이스를 형성하고 제 1 보드 상에 제 2 전도 트래이스를 형성함으로써, 마이크로범프와 제 1 보드 사이에 전기 경로를 확립하는 단계와, 전도 접착제를 사용함으로써 제 1 전도 트래이스를 제 2 전도 트래이스와 전기적으로 접속시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  8. 제 1 항에 있어서, 상호 접속부 상에 형성된 제 1 전도 트래이스를 제 1 보드 상에 형성된 제 2 전도 트래이스에 와이어 결합시킴으로써, 상호 접속부와 제 1 보드 사이에 전기 경로를 확립하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  9. 제 1 항에 있어서, 제 1 보드에 부착된 각각의 베이스에 상호 접속부를 배치하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  10. 제 3 항에 있어서, 제 1 보드에 제거가능하게 부착된 전도 스트립을 사용함으로써, 상호 접속부를 전기적으로 병렬로 접속시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  11. 제 1 항에 있어서, 외부 전기 커넥터에 있는 상호 접속부 상의 접촉 부재와, 전기적으로 교통하는 전도 경로를 제 1 보드 상에 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  12. 제 11 항에 있어서, 전기적으로 교통하도록 전도 경로에 접촉 부재를 와이어 결합시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  13. 제 11 항에 있어서, 전기 클립으로써, 접촉 부재를 전도 경로에 상호 접속시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  14. 제 11 항에 있어서, 제 1 보드에 부착가능한 연결 클램프와 상기 다이를 편향시키기 위한 스프링을 포함하기 위해, 각 힘 분배 메카니즘을 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  15. 제 1 항에 있어서, 각 다이를 상응하는 상호 접속부에 고정하기 위한 복수의 힘 분배 메카니즘을 형성하는 단계와,
    다이 상의 접촉 로케이션과 접촉하는 상호 접속부 상의 접촉 부재와 함께, 복수의 다이와, 상호 접속부 및 힘 분배 메카니즘을 같이 조립하여, 그 사이에 일시적인 전기 접속을 확립하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  16. 제 1 항에 있어서, 실리콘 기판 상의 기립 접촉 부재를 갖는 각 상호 접속부를 형성하는 단계를 부가로 포함하는것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  17. 제 1 항에 있어서, 기판과, 이 기판에 고착되게 부착된 절연막과, 절연막에 형성된 마이크로범프 접촉 부재와, 접촉 부재와 전기적으로 교통하는 전도 트래이스를 포함하도록, 각 상호 접속부를 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  18. 제 1 항에 있어서, 복수의 어셈블리를 형성하기 위해 상기 어셈블리를 중첩하는 단계와,
    제 2 보드를 제공하는 단계와,
    상기 어셈블리를 상기 제 2 보드 상에 설치하는 단계와,
    각 상기 어셈블리의 상호 접속부 상의 접촉 부재와 제 2 보드 상의 외부 커넥터 사이에 전기 경로를 형성하는 단계와,
    제 2 보드를 통해서 전기 신호를 다이들에게 제공함으로써 다이들을 시험하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  19. 제 18 항에 있어서, 전도성 재료로 덮혀진 기립 실리콘 돌출부를 구비하기 위해, 상기 접촉 부재를 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  20. 제 18 항에 있어서, 상호 접속부 상에 형성된 전도 트래이스를 제 1 보드 상에 형성된 전도 트래이스와 와이어 결합시킴으로써, 상호 접속부와 제 1 보드 사이에 전기 경로를 확립하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  21. 제 18 항에 있어서, 절연막에 설치된 금속 마이크로범프를 포함하는 상호 접속부 상에 접촉 부재를 형성하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  22. 제 21 항에 있어서, 마이크로범프를 테입 자동 결합을 사용하여 제 1 보드 상에 형성된 전도 트래이스에 접속하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  23. 제 18 항에 있어서, 어셈블리를 사용하여 다이 상에서 완전한 기능 시험을 실행하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  24. 제 18 항 또는 제 23 항에 있어서, 제 2 보드를 사용하여 다이 상에서 번인 시험을 실행하는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  25. 제 18 항에 있어서, 각각의 제 1 보드에 부착가능한 연결 클램프와 소정의 편향력을 작용하는 스프링을 포함한 힘 분배 메카니즘을 사용함으로써, 다이들을 그 리젝션(rejection) 상호 접속부를 향해 편향시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  26. 제 1 항에 있어서, 상기 일시적인 전기 교통을 실행하기 위해 상기 다이들과 상호 접속부를 함께 편향시키는 단계를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  27. 제 26 항에 있어서, 상기 편향시키는 단계는 복수의 힘 분배 메카니즘을 다이를 갖는 상기 제 1 보드와 상기 복수의 메카니즘 사이에 배치된 각각의 상호 접속부에 부착시킴으로써 제공되는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 방법.
  28. 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치에 있어서,
    외부 전기 커넥터를 포함하는 제 1 보드와,
    각 다이 상의 접촉 로케이션과 접촉하기 위한 복수의 접촉 부재를 각각 포함하고 제 1 보드에 설치된 복수의 상호 접속부와,
    제 1 보드와, 복수의 상호 접속부 및 제 1 어셈블리를 형성하는 힘 분배 메카니즘을 사용함으로써 다이를 시험할 목적으로 그 사이에 일시적인 전기 접속을 얻기 위해, 각 다이를 다이 상의 접촉 로케이션과 접촉하는 상호 접속부 상의 접촉 부재를 갖는 대응하는 상호 접속부로 편향시키기 위한 힘 분배 메카니즘을 포함하며,
    상기 접촉 부재는 외부 전기 커넥터의 제 1 보드 상에 형성된 전도 경로와 전기적으로 교통하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  29. 제 28 항에 있어서, 상호 접속부 상의 접촉 부재는 실리콘 기판 상에 형성되고 전도성 금속으로 덮힌 기립 실리콘 돌출부를 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  30. 제 28 항에 있어서, 각 상호 접속부는 접촉 부재를 형성하기 위해 기판과, 이 기판에 고착되게 부착된 절연막과, 절연막에 설치된 금속 마이크로범프를 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  31. 제 30 항에 있어서, 테입 자동 결합으로 제 1 보드 상의 전도 경로에 결합된, 절연막 상의 전도 트래이스를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  32. 제 30 항에 있어서, 전도성 접착제에 의해서 제 1 보드 상의 전도 경로에 전기적으로 접속된, 절연막 상의 전도 트래이스를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  33. 제 28 항에 있어서, 제 1 보드 상의 전도 경로에 와이어 결합되고 상호 접속부 상에 형성된 전도 트래이스를 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  34. 제 28 항에 있어서, 상호 접속부는 제 1 보드에 부착된 베이스를 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  35. 제 28 항에 있어서, 전기적으로 상호 접속부를 병렬로 접속하기 위해 제 1 보드에 제거가능하게 부착된 전도 스트립을 부가로 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  36. 제 28 항에 있어서, 상기 힙 분배 메카니즘은 각각의 다이와 상호 접속부를 소정의 편향력으로 편향시키기 위해 스프링을 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  37. 제 36 항에 있어서, 상기 힘 분배 메카니즘은 편향력을 다이를 가로질러서 균등하게 분배하기 위해 압력판을 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  38. 제 28 항에 있어서, 제 1 보드는 소켓을 포함하고 상호 접속부는 소켓 내에서 전기 클립으로 유지되는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  39. 제 28 항에 있어서, 외부 주요 전기 커넥터를 포함하는 제 2 보드와,
    상기 제 1 어셈블리와 구조적으로 각각 동일한 복수의 제 2 어셈블리와,
    어셈블리 상에 형성된 전도 경로와 제 2 보드 상의 외부 주요 전기 커넥터와 전기적으로 교통하는 각 상기 어셈블리의 접촉 부재들을 부가로 포함하며,
    상기 어셈블리는 제 2 보드에 제거가능하게 설치되고 외부 주요 전기 커넥터와 전기적으로 교통하는 전도 경로를 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  40. 제 39 항에 있어서, 제 2 보드 상의 전도 경로는 각 다이를 전기적으로 절연시키기 위한 수단을 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
  41. 제 39 항에 있어서, 각 제 1보드 상의 전도 경로는 상기 제 1 보드 상에 배치된 다이들을 전기적으로 병렬로 접속하기 위한 수단을 포함하는 것을 특징으로 하는 패키지되지 않은 복수의 반도체 다이들을 시험하기 위한 장치.
KR1019970707732A 1995-05-01 1996-04-30 반도체다이들을시험하기위한방법및장치 KR100390595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US432,111 1989-11-06
US432111 1989-11-06
US08/432,111 US5578934A (en) 1991-06-04 1995-05-01 Method and apparatus for testing unpackaged semiconductor dice

Publications (2)

Publication Number Publication Date
KR19990008207A true KR19990008207A (ko) 1999-01-25
KR100390595B1 KR100390595B1 (ko) 2003-10-04

Family

ID=23714820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707732A KR100390595B1 (ko) 1995-05-01 1996-04-30 반도체다이들을시험하기위한방법및장치

Country Status (6)

Country Link
US (2) US5578934A (ko)
EP (2) EP0826152B1 (ko)
JP (1) JP3401014B2 (ko)
KR (1) KR100390595B1 (ko)
DE (1) DE69636701T2 (ko)
WO (1) WO1996035129A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044852A (ko) * 2000-12-07 2002-06-19 허완 화상전달시스템

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094058A (en) 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US6998860B1 (en) 1991-06-04 2006-02-14 Micron Technology, Inc. Method for burn-in testing semiconductor dice
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5815000A (en) 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
JP2877011B2 (ja) * 1994-12-20 1999-03-31 日本電気株式会社 ベアチップテストキャリア
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US6258609B1 (en) 1996-09-30 2001-07-10 Micron Technology, Inc. Method and system for making known good semiconductor dice
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
US5834945A (en) 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
JPH10260223A (ja) 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) * 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US20060081971A1 (en) * 1997-09-30 2006-04-20 Jeng Jye Shau Signal transfer methods for integrated circuits
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6018249A (en) 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6426636B1 (en) * 1998-02-11 2002-07-30 International Business Machines Corporation Wafer probe interface arrangement with nonresilient probe elements and support structure
US6175812B1 (en) 1998-02-26 2001-01-16 Micron Technology, Inc. Method and system for dynamic duration burn-in
US6217232B1 (en) 1998-03-24 2001-04-17 Micron Technology, Inc. Method and apparatus for aligning an optic fiber with an opto-electronic device
US20010024127A1 (en) 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
US6369600B2 (en) 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6777965B1 (en) 1998-07-28 2004-08-17 Micron Technology, Inc. Interposer for electrically coupling a semiconductive device to an electrical apparatus
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
DE19843435C2 (de) * 1998-09-22 2000-08-10 Siemens Ag Burn-In-Testvorrichtung
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6392427B1 (en) 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6307394B1 (en) 1999-01-13 2001-10-23 Micron Technology, Inc. Test carrier with variable force applying mechanism for testing semiconductor components
US6376054B1 (en) 1999-02-10 2002-04-23 International Business Machines Corporation Surface metallization structure for multiple chip test and burn-in
US6819127B1 (en) 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6175241B1 (en) 1999-02-19 2001-01-16 Micron Technology, Inc. Test carrier with decoupling capacitors for testing semiconductor components
US6242932B1 (en) 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
JP2000243795A (ja) * 1999-02-22 2000-09-08 Ando Electric Co Ltd バーンインテスタにおける電源電流測定回路
DE69900351T2 (de) * 1999-03-19 2002-10-17 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Prüfkopfanordnung
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6297653B1 (en) 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US6697978B1 (en) * 1999-10-25 2004-02-24 Bae Systems Information And Electronic Systems Integration Inc. Method for testing of known good die
DE10024875B4 (de) * 2000-05-16 2004-07-01 Infineon Technologies Ag Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6703853B1 (en) 2001-03-19 2004-03-09 Advanced Micro Devices, Inc. Test contact mechanism
US7303929B2 (en) * 2004-09-13 2007-12-04 Aehr Test Systems Reloading of die carriers without removal of die carriers from sockets on test boards
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
US20080059687A1 (en) * 2006-08-31 2008-03-06 Peter Mayer System and method of connecting a processing unit with a memory unit
US8300423B1 (en) * 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8399265B2 (en) 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
CN111751710B (zh) * 2020-06-29 2023-02-28 武汉天马微电子有限公司 柔性电路板母板及其检测方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145620A (en) * 1977-10-05 1979-03-20 Serel Corporation Modular dynamic burn-in apparatus
US4542341A (en) * 1982-01-04 1985-09-17 Artronics Corporation Electronic burn-in system
US4585991A (en) * 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US4766371A (en) * 1982-07-24 1988-08-23 Risho Kogyo Co., Ltd. Test board for semiconductor packages
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
JPH07107647B2 (ja) * 1988-02-12 1995-11-15 三菱電機株式会社 複数系統制御の干渉チェック方法
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US4899107A (en) * 1988-09-30 1990-02-06 Micron Technology, Inc. Discrete die burn-in for nonpackaged die
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
US5073117A (en) * 1989-03-30 1991-12-17 Texas Instruments Incorporated Flip-chip test socket adaptor and method
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
JP2746763B2 (ja) * 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
US5225037A (en) * 1991-06-04 1993-07-06 Texas Instruments Incorporated Method for fabrication of probe card for testing of semiconductor devices
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
CA2073886A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
JP3203817B2 (ja) * 1992-10-20 2001-08-27 富士通株式会社 キャリア及びこれを用いた半導体チップの試験方法
EP0600604A1 (en) * 1992-10-30 1994-06-08 Texas Instruments Incorporated Apparatus and process for bare chip test and burn-in
WO1994019699A1 (en) * 1993-02-17 1994-09-01 Vlsi Technology, Inc. Method and apparatus for bare die burn-in and test using z-axis electrically conductive material
KR960000793B1 (ko) * 1993-04-07 1996-01-12 삼성전자주식회사 노운 굳 다이 어레이 및 그 제조방법
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
US5517125A (en) * 1993-07-09 1996-05-14 Aehr Test Systems, Inc. Reusable die carrier for burn-in and burn-in process
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044852A (ko) * 2000-12-07 2002-06-19 허완 화상전달시스템

Also Published As

Publication number Publication date
EP1691206A2 (en) 2006-08-16
EP0826152A4 (en) 1998-12-23
KR100390595B1 (ko) 2003-10-04
DE69636701T2 (de) 2007-09-13
WO1996035129A1 (en) 1996-11-07
US5949242A (en) 1999-09-07
EP0826152B1 (en) 2006-11-15
EP0826152A1 (en) 1998-03-04
EP1691206A3 (en) 2006-08-30
JPH11504712A (ja) 1999-04-27
US5578934A (en) 1996-11-26
JP3401014B2 (ja) 2003-04-28
DE69636701D1 (de) 2006-12-28

Similar Documents

Publication Publication Date Title
KR100390595B1 (ko) 반도체다이들을시험하기위한방법및장치
US6072323A (en) Temporary package, and method system for testing semiconductor dice having backside electrodes
US6094060A (en) Test head for applying signals in a burn-in test of an integrated circuit
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JP4402954B2 (ja) マルチダイ相互接続システムおよびマルチダイ相互接続方法
US6392429B1 (en) Temporary semiconductor package having dense array external contacts
US6320397B1 (en) Molded plastic carrier for testing semiconductor dice
US7121839B2 (en) Compliant interconnect assembly
US6086386A (en) Flexible connectors for microelectronic elements
US6222379B1 (en) Conventionally sized temporary package for testing semiconductor dice
US7049840B1 (en) Hybrid interconnect and system for testing semiconductor dice
US6329827B1 (en) High density cantilevered probe for electronic devices
US6396292B2 (en) Test carrier with decoupling capacitors for testing semiconductor components
JP2003520454A (ja) フレキシブルなコンプライアンス相互連結アセンブリ
US5831444A (en) Apparatus for performing a function on an integrated circuit
JP2005525556A (ja) 集積回路試験用プローブカード
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
US20040124507A1 (en) Contact structure and production method thereof
JPH07302821A (ja) 集積回路試験装置
JP3072591B2 (ja) 半導体ダイをパッケージし試験する方法及び装置
JP2979289B2 (ja) 高密度アレイ外部コンタクトを有する半導体試験用パッケージ
KR100264907B1 (ko) 반도체 다이스를 테스팅하기 위한 장치
KR102051354B1 (ko) 레이저 본딩을 이용한 테스트 소켓과 dut 보드의 조립 방법
JPH06310576A (ja) 非パッケージダイ用の個別ダイのバーンインのためのｚ軸配線
JPH11352152A (ja) 電子部品のコンタクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee