KR19990006633A - 발광 반도체 디바이스 및 그 제조 방법 - Google Patents

발광 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR19990006633A
KR19990006633A KR1019980020571A KR19980020571A KR19990006633A KR 19990006633 A KR19990006633 A KR 19990006633A KR 1019980020571 A KR1019980020571 A KR 1019980020571A KR 19980020571 A KR19980020571 A KR 19980020571A KR 19990006633 A KR19990006633 A KR 19990006633A
Authority
KR
South Korea
Prior art keywords
type
layer
hole injection
injection layer
light emitting
Prior art date
Application number
KR1019980020571A
Other languages
English (en)
Inventor
스테펜 에이 스톡맨
Original Assignee
키 파멜라 라우
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키 파멜라 라우, 휴렛트-팩카드 캄파니 filed Critical 키 파멜라 라우
Publication of KR19990006633A publication Critical patent/KR19990006633A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

이중 이종구조(DH) 발광 반도체 디바이스의 p형 이종계면 활성층 또는 제한층에서 재결합에 의해 증대되는 열화는 원격의 p형 정공 주입층으로부터 n형 DH 내로 정공을 주입시킴으로써 최소화될 수 있다. 정공 주입층은 만족스러운 정도의 주입 효율이 얻어지고 광흡수가 최소화되도록 구성된다. 도핑 레벨 및 도펀트 재료는 p-n 접합 위치가 정확하게 제어되도록 선택된다.

Description

발광 반도체 디바이스 및 그 제조 방법
본 발명은 발광 반도체 다이오드(light-emitting semiconductor diodes)에 관한 것으로서, 특히, 그러한 디바이스의 신뢰성을 개선하는 것에 관한 것이다.
고효율의 가시적 발광 다이오드(LEDs : light-emitting diodes)는 AlxGa1-xAs 및 (AlxGa1-x)yIn1-yP 물질계를 채용하고 또한 0.1μm 내지 5.0μm 두께 범위의 벌크(bulk) 활성 영역을 사용한 이중 이종구조(double heterostructure: DH) 디바이스를 채용하여 적색, 등색, 황색 및 녹색 분광 영역에서 제조되어 왔다. 이들 고효율 LED는 적절한 파장의 광을 발생하기 위해서 직접적인 에너지밴드간 전이(band-to-band transition)를 일반적으로 사용한다. DH 구조는 소수 캐리어(통상적으로, 전자)를 활성 영역에 제한한다. 기본적인 DH 구조는 (nCL의 전자 농도를 갖는) n형 제한층, 발광하는 전자-정공 재결합에 의해서 광을 발생하기 위한 활성층 및 (pCL의 정공 농도를 갖는) p형 제한층으로 구성된다. p-n 접합은 활성 영역층 내에 배치되거나 활성층/제한층 계면들중 어느 하나에 배치된다. 전형적으로, p-n 접합의 위치는 주입 효율의 최적화를 위해 선택된다. 이 기본적인 구조는 종종 여러 다른 이유에 의해서, 예를 들어, 활성 영역 내에 양자 우물을 수용하도록 또는 반도체 레이저의 경우 광학적 제한을 최적화하도록 변경될 수도 있다. 이 기본적인 DH 구조는 많은 상용 디바이스, 예를 들어, InP/InGaAsP, GaAs/AlGaAs 및 GaAs/AlGaInP 재료계에 바탕을 둔 LED 및 레이저 다이오드와 GaN/AlGaInN LED에 채용된다. 또한, DH 구조를 채용한 단파장의 GaN 및 Ⅱ-Ⅴ족 반도체 레이저가 있다.
도 1a에는 종래의 DH LED에 대한 개략도가 도시되고, 도 1b에는 그에 대응하는 에너지밴드(band diagram)가 도시된다. 이 경우에는, 도 1a에 도시된 바와 같이, 기판(12) 위에 n형 제한층(14)이 배치되고, 이어서, (pCL의 정공 농도를 갖는) p형 활성층(16) 및 p형 제한층(18)이 순차적으로 배치된다. 제한층(14)/활성층(16)의 계면에는 p-n 접합(22)이 제어가능하게 배치된다. 이때, p형 제한층(18) 위에는 최종 디바이스층들(20)이 형성된다. 활성층 내로의 유효 소수 캐리어(전자) 주입은 nCL/pCL도핑 비(doping ratio)가 높고 가전자 밴드 오프셋(valence band offset)ΔEV이 큰 물질을 사용함으로써 이루어진다. AlGaInP LEDs의 경우, 제한층(CL)들은 (AlxGa1-x).5In.5P(0.5≤x≤1)로 형성되고, 활성층(AL)은 (AlxGa1-x).5In.5P(0≤x≤0.5)로 형성된다. 에피택셜 구조는 도 1에 도시된 바와 같이 n형 기판 위에 성장된 p-사이드 업(side up) 구조일 수도 있고, 또는 p형 기판 위에 성장된 p-사이드 다운(side down) 구조일 수도 있다.
도 2a 및 2b에는 종래 DH LED 구조의 다른 예가 도시된다. 이 디바이스에 있어서는, p-n 접합(22)이 활성층(26) 내에 배치된다. AL의 p형 부분(16) 내로의 유효 전자 주입은 도 1a에 도시된 디바이스에서와 같이 중요하지는 않은데, 이는 AL의 n형 부분(26) 내로 주입되는 정공도 발광에 기여할 수 있기 때문이다. 종래의 DH LED는 캐리어 주입 및 제한의 최적화를 위해 또한 LED 효율의 극대화를 위해 도 1a 또는 2a에 도시된 바와 같이 활성층 내의 어떤 곳에 p-n 접합이 배치되는 상태로 설계된다. 도 1a 및 2a에 도시된 디바이스들은 활성층의 전부 또는 일부, 제한층들중 하나 및 활성층이 제한층이 접합되는 이종계면이 p형이라는 공통 특성을 공유한다. 이 기본적인 구조는 또한 화합물 반도체 레이저 다이오드 및 다른 발광 디바이스 예를 들어 광학 증폭기에도 채용된다.
본 발명자들은 고효율의 AlGaInP LED에서 새롭고도 매우 중요한 열화 모드를 확인했다. 그 열화는 DH 구조에서 p형 반도체 제한층 및 이종계면의 열화를 말하는 것으로서, 이 열화는 재결합에 의해 증가된다. 이같은 열화가 발생되면, 디바이스가 작동하는 동안 LED의 효율이 현저히 감소되어 신뢰성이 저하된다. 상당한 정도의 열화가 발생되기 까지의 시간은 구동 전류와 접합 온도를 비롯한 LED의 동작 조건하에서 1분 미만에서 수천 시간까지 다를 수 있다. 이러한 열화 모드는 LED가 고 전류 밀도(>20A/cm2)에서 동작할 때 가장 심하지만, 저 전류 밀도에서도 발생된다. 어떤 경우에 있어서는, 전류-전압 특성도 디바이스가 작동하는 동안 변화될 수 있다.
이러한 열화 모드를 최소화하면, 디바이스는 그의 작동 중의 효율이 유지되고 신뢰성이 개선될 것이다. 실제, 장기간의 신뢰성이 가장 중요한 응용 분야, 예를 들어, 외부 자동 조명, 교통 신호, 옥외 광고 및 조명, 그리고 광섬유 통신 등의 응용 분야로 고휘도 LED의 사용 영역을 확장하기 위해서는 이러한 문제점에 대한 해법을 찾아야만 한다.
본 발명자들은 이러한 열화 모드가 p형 층들에서만 발생하며 그 열화가 종종 여러 다른 혼합물로 이루어진 두 p형 반도체 층들 사이의 계면 부근 영역에 집중되는 것을 발견했다. 이 열화 모드는 다른 광대역(wide-gap) (가시 광선 및 자외선(UV)을 방사) 재료계에서도 발생할 수 있는데, 그 열화 모드는 협대역(norrow-gap) (적외선(IR) 방사) 재료계에서도 또한 중요할 수도 있다.
본 발명의 목적은 완전히 n형인 DH 구조에 근접한 별도의 정공 주입층을 사용함으로 전술한 문제점들을 해결하는 발광 반도체 디바이스 및 그의 제조 방법을 제공하는데 있다.
도 1a 및 1b는 종래 기술에 따라 p형 활성층을 구비한 이중 이종구조 발광 다이오드의 층구조 및 그에 대응하는 에너지 밴드를 도시한 도면,
도 2a 및 2b는 종래 기술에 따라 활성층내에 p-n 접합을 가진 이중 이종구조 발광 다이오드의 층구조 및 그에 대응하는 에너지 밴드를 도시한 도면,
도 3a 및 3b는 본 발명의 일실시예 및 그에 대응하는 에너지 밴드를 도시한 도면,
도 4a 및 4b는 본 발명의 다른 실시예 및 그에 대응하는 에너지 밴드를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
12 : 기판층 14, 28 : 제한층
20 : 윈도우/접촉층 22 : p-n 접합
24 : 이중 이종구조(DH) 26 : 활성층
30 : 정공 주입층 32 : 장벽층
본 발명에 의하면, 원격의 p형 정공 주입층으로부터 n형 이중 이종구조 내로 정공을 주입시킴으로써, 발광 반도체 디바이스의 p형 이종계면, 활성층 또는 제한층에서 재결합에 의해 증대되는 열화가 감소 또는 배제된다. 정공 주입층은 DH 층에 비해서 p형 도핑 레벨이 높고 밴드갭 Eg또는 전도 밴드 오프셋 ΔEc가 큰 바람직한 특성을 가져, 만족스러운 정도의 주입 효율이 얻어지며 광흡수가 최소화된다. 도핑 레벨 및 도펀트 재료는 p-n 접합 위치가 정확하게 제어되도록 선택된다.
본 발명의 개념은 LED에 별도의 정공 주입 구조를 적용하는 것에 초점을 맞추고 있으나, 이 개념은 어떠한 발광 반도체 디바이스에도 확장될 수 있다.
도 3a에는 본원 발명의 일실시예가 도시되고, 도 3b에는 그에 대응하는 에너지밴드가 도시된다. 재결합에 의해서 증대되는 열화는 도 2a에 도시된 p형 제한층(18)을 도 3에 도시된 제 2의 n형 제한층(28)과 p형 정공 주입층(30)으로 대체함으로써 최소화 될 수 있다. 정공은 원격의 p형 정공 주입층(30)으로부터 n형 DH(24) 내로 주입되어 n형 활성층(26)에서 전자와 재결합됨으로써, 광자(photon)가 생성된다.
이 실시예에서, 활성층(26)과 DH 구조(24)의 계면(활성층(26)과 제 1 제한층(14)의 계면 및 활성층(26)과 제 2 제한층(28)의 계면)은 n형이며, 유효 소수 캐리어(정공)의 주입은 높은 pIL/nCL도핑비 및/또는 ΔEg또는 전도 밴드 편차 ΔEc를 사용함으로써 이루어진다. 이때, 정공 주입층(30)에서의 정공 농도는 pIL로서 규정되고, 제한층(28)에서의 전자 농도는 nCL로서 규정되며, 밴드갭 에너지는 Eg로서 규정되며, ΔEg는 Eg(주입층(30))-Eg(제 2 제한층(28))로서 규정되며, 진공 레벨을 기준으로 할 때의 전도 밴드 에너지는 Ec이며, ΔEc는 Ec(주입층(30))-Ec(제 2 활성층(28))로서 규정된다. 제 2 n형 제한층은 tCL(0<tCL≤Lp)의 두께 범위로 얇게 유지하여야만 한다(여기서, Lp는 제 2 n형 제한층에서 정공의 확산 거리(전형적으로 ∼1μm)임). 정공 주입층(30)은 Eg또는 ΔEc가 크고 도핑 레벨이 높고(pIL≥1×1017cm-3) p형 도펀트 확산도가 작아 p-n 접합 위치가 정확히 제어될 수 있도록 하는 바람직한 특성을 갖는다. 정공 주입층(30)은 가능하다면 광학적으로 비흡수성이어야만 한다. 본 발명의 바람직한 실시예에서, 정공 주입층(30)은 탄소(C)로 도핑된 AlGaAs, GaP, AlGaP, GaAsP, AlGaAsP, AlInP 또는 AlGaInP로 형성된다. 탄소는 확산도가 매우 작고 도핑 레벨이 높기(10<p<10cm-3) 때문에 p형 도펀트로서 바람직하다. 따라서, 도 3a에 도시된 DH 디바이스는 재결합에 의해서 증대되는 열화에 영향을 받기 쉬운 p형 계면이 없기 때문에 신뢰성이 크게 향상된다.
도 4a에는 본 발명의 다른 실시예가 도시되고, 도 4b에는 그에 대응하는 에너지밴드가 도시된다. 여기서는, 보다 큰 유효 장벽을 형성하기 위해서 p형 장벽층(32)을 제 2 n형 제한층(28)과 p형 정공 주입층(30) 사이에 삽입한다. 이 p형 장벽층(32)은 정공 주입층(30)내로의 에피택셜 성장, 열처리 및 디바이스 동작 중에 발생할 수도 있는 전자 역-주입을 감소시키거나 도펀트 재분포를 수용할 것이다. p형 장벽층(32)은 격자-일치될(lattice-matched) 수도 있고 또는 격자-불일치될(lattice-mismatched)(변형 또는 완화될(strained or relaxed)) 수도 있는데, 그 층은 가능한 결함이 없게 제조되어야만 한다.
바람직하지 못한 밴드 오프셋, 도핑 제한 또는 다른 비호환성을 비롯한 각종 요인으로 인하여, 도 3a 및 4a에 도시된 디바이스의 형성을 위한 선택성이 제한될 수도 있는데, 이같은 상황에서는, 약간의 변경을 가해 소망하는 결과를 얻을 수도 있다. 예를 들어, 최적의 정공 주입 효율을 얻기 위하여 필요하다면, 활성층(26)과 제 2 n형 제한층(28) 사이의 계면을 p-n 접합의 공핍 영역에 위치시킬 수도 있다. 또한, 그 구조를 기능의 변화 없이 (도 3a 및 4a에 도시된 바와 같이) 성장시킨 p-사이드 업(side up) 구조로 할 수도 있고 또는 (반대로 된) p-사이드 다운(side down) 구조로 할 수도 있다.
도 3a 및 4a에서, n형 활성층(26)은 단일 에피택셜 층이다. 이 에피택셜층은 여러가지 이유에서 변경될 수도 있고, 다수의 n형층들로 이루어질 수도 있다. 예를 들어, 양자 우물 구조 또는 다중 양자 우물 구조는 통상적으로 에지-방사(edge-emitting) 레이저 다이오드 또는 수직-공동(vertical cavity) 레이저 다이오드에서 사용된다. 또한, 이종계면은 복합 구조로 될 수도 있다. 따라서, 도 3 및 4에 도시된 활성층은 몇 개의 n형층으로 이루어질 수도 있는 활성 영역으로 대체될 수도 있다.
본 발명의 해결책은 다수의 여러 다른 재료 및 디바이스에 적용될 수도 있다. 그들의 디바이스의 예로서는, 한정하고자 하는 것은 아니나, AlGaAs 및 AlGaInP계 LED 및 레이저 다이오드와 GaN 및 ZnSe계 청색 LED 및 레이저와 같은 가시적 발광기가 있다. 본 발명의 기술사상은 캐리어 제한 위해서 DH를 기반으로 하는 구조를 구비한 Ⅲ-Ⅴ족 발광 반도체 디바이스 또는 Ⅱ-Ⅵ족 발광 반도체 디바이스 예를 들어 LED, 레이저 다이오드 및 광증폭기에 사용될 수도 있다.
본 발명의 바람직한 실시예는 기판 위에 n형 이중 이종구조를 성장시키고, 그 이중 이종구조 위에 p형 정공 주입층을 형성하므로써 제조할 수도 있다. 이때, p형 정공 주입층은, 먼저 도핑되지 않은 정공 주입층을 성장시키고 그 다음의 성장 동안 확산에 의해 도핑시키거나 또는 에피택셜 성장 후의 처리 예를 들어 확산 또는 이온 주입에 의해서 도핑시키는 것에 의해서 제조할 수도 있다. 이와는 다르게, p형 정공 주입층을 웨이퍼 본딩이나 에피택셜 재성장에 의해 이중 이종구조에 부착할 수도 있다. 또한, 선택사양적인 p형 장벽 증강층을 p형 정공 주입층과 유사한 방식으로 형성할 수도 있다. 윈도우(window)층 및/또는 접촉(contact)층과 같은 부가적인 디바이스층은 p형 정공 주입층 위에 형성한다. 에피택셜 성장 기법으로서는 유기 금속 화학 기상 증착법(MOCVD : metal organic chemical vapor deposition), 분자선 에피택시(MBE : molecular beam epitaxy), 액상 에피택시(LPE : liquid-phase epitaxy), 기상 에피택시(VPE : Vapor-phase epitaxy) 또는 이들의 어떤 조합이 사용될 수도 있다.
상술한 바와 같이, 본 발명에 따른 제조 방법의 확장이나 변경을 필요로 하는 다수의 다른 실시예들이 있다. 예를 들어, 디바이스를 p형 기판 위에 형성하는 경우, 정공 주입층은 기판 위에 성장시키고 그 다음에 n형 이중 이종 접합 구조를 성장시킬 수도 있다.
본 발명에 의하면, 전자-정공 재결합이 어떤 중요한 p형 계면이나 그 근처에서 발생하지 않을 것이므로 디바이스의 신뢰성이 제공된다

Claims (20)

  1. 발광 반도체 디바이스에 있어서,
    기판;
    상기 기판 위에 배치되는 이중 이종구조로서,
    제 1 n형 제한층 및 제 2 n형 제한층 및
    상기 제 1 제한층과 상기 제 2 제한층 사이에 위치되는 적어도 하나 의 층
    을 포함하는 상기 이중 이종구조; 및
    상기 제 2 제한층에 인접하게 배치되는 p형 정공 주입층
    을 포함하는 것을 특징으로 하는 발광 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 제 2 n형 제한층과 상기 p형 정공 주입층 사이에 위치되는 장벽 증강/스페이서를 더 포함하는 것을 특징으로 하는 발광 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 제 2 제한층이 1μm 미만의 두께를 갖는 것을 특징으로 하는 발광 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 p형 정공 주입층은 상기 기판, 제한층 및 활성 영역에 대해 격자-불일치되는(lattice-mismatched) 것을 특징으로 하는 발광 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 n형 이중 이종구조(double heterostructure)는 AlxGayIn1-x-yP(0≤x,y≤1)의 화합물이고;
    상기 p형 정공 주입층은 AlxGayIn1-x-yP(0≤x,y≤1), AlxGayIn1-x-yAszP1-z(0≤x,y,z≤1), AlxGa1-xAsyP1-y(0≤x,y≤1), AlxGa1-xP(0≤x≤1) 및 AlxGa1-xAs(0≤x≤1)를 포함하는 그룹으로부터 선택되는
    것을 특징으로 하는 발광 반도체 디바이스.
  6. 제 5 항에 있어서,
    상기 p형 도펀트는 탄소(C), 마그네슘(Mg), 아연(Zn), 카드뮴(Cd) 및 베릴륨(Be)을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 발광 반도체 디바이스.
  7. 제 6 항에 있어서,
    상기 정공 주입층은 적어도 1×1017의 도핑 레벨을 갖는 것을 특징으로 하는 발광 반도체 디바이스.
  8. 제 2 항에 있어서,
    상기 p형 장벽 증강/스페이서층은 상기 기판, 제한층, 활성 영역 및 정공 주입층에 대해 격자-불일치되고, 또한 부정형적으로-변형되거나(pseudomorphically-strained) 격자-완화되는(lattice-relaxed) 것을 특징으로 하는 발광 반도체 디바이스.
  9. 제 2 항에 있어서,
    상기 p형 장벽 증강층은 다수의 p형 서브층(sublayer)을 구비하는 것을 특징으로 하는 발광 반도체 디바이스.
  10. 제 2 항에 있어서,
    상기 n형 이중 이종구조는 AlxGayIn1-x-yP(0≤x,y≤1) 화합물이고:
    상기 p형 장벽 증강/스페이서층은 AlxGayIn1-x-yP(0≤x,y≤1), AlxGayIn1-x-yAszP1-z(0≤x,y,z≤1), AlxGa1-xAsyP1-y(0≤x,y≤1), AlxGa1-xP(0≤x≤1) 및 AlxGa1-xAs(0≤x≤1)를 포함하는 그룹으로부터 선택되는
    것을 특징으로 하는 발광 반도체 디바이스.
  11. 발광 반도체 디바이스의 제조 방법에 있어서,
    기판 위에 n형 이중 이종구조를 성장시키는 단계;
    상기 n형 이중 이종구조 위에 p형 정공 주입층을 형성하는 단계; 및
    상기 p형 정공 주입층 위에 윈도우층(window layer)/접촉층(contact layer)을 성장시키는 단계
    를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  12. 제 11 항에 있어서,
    상기 p형 정공 주입층을 형성하는 단계는:
    도핑되지 않은 정공 주입층을 성장시키는 단계; 및
    상기 정공 주입층을 p형 도펀트로 도핑시키는 단계
    를 더 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  13. 제 12 항에 있어서,
    상기 정공 주입층을 도핑시키는 단계는, 상기 p형 도펀트를 상기 정공 주입층내로 확산시키는(diffusing) 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  14. 제 12 항에 있어서,
    상기 정공 주입층을 도핑시키는 단계는, 상기 p형 도펀트를 상기 정공 주입층내로 주입시키는(implantation) 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  15. 제 11 항에 있어서,
    상기 p형 정공 주입층을 형성하는 단계는, 상기 이중 이종구조 상에 p형 정공 주입층을 웨이퍼 본딩하는(wafer bonding) 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  16. 제 11 항에 있어서,
    상기 p형 정공 주입층을 형성하는 단계는, 상기 이중 이종구조 위에 상기 p형 정공 주입층을 에피택셜 재성장(epitaxially regrowth) 시키는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  17. 제 11 항에 있어서,
    상기 p형 정공 주입층을 형성하는 단계 전에 p형 장벽 증강/스페이서층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법
  18. 제 17 항에 있어서,
    상기 p형 장벽 증강/스페이서층을 형성하는 단계는,
    도핑되지 않은 장벽 증강/스페이서층을 성장시키는 단계; 및
    상기 장벽 증강/스페이서층을 p형 도펀트로 도핑시키는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  19. 제 18 항에 있어서,
    상기 장벽 증강/스페이서층을 도핑시키는 단계는, 상기 p형 도펀트를 상기 장벽 증강/스페이서층 내로 확산시키는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  20. 제 18 항에 있어서,
    상기 장벽 증강/스페이서층을 도핑시키는 단계는, 상기 p형 도펀트를 상기 장벽 증강/스페이서층 내로 주입하는 단계를 포함하는 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
KR1019980020571A 1997-06-06 1998-06-03 발광 반도체 디바이스 및 그 제조 방법 KR19990006633A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87057097A 1997-06-06 1997-06-06
US8/870,570 1997-06-06

Publications (1)

Publication Number Publication Date
KR19990006633A true KR19990006633A (ko) 1999-01-25

Family

ID=25355686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020571A KR19990006633A (ko) 1997-06-06 1998-06-03 발광 반도체 디바이스 및 그 제조 방법

Country Status (3)

Country Link
EP (1) EP0886326A3 (ko)
JP (1) JPH1117219A (ko)
KR (1) KR19990006633A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3698402B2 (ja) 1998-11-30 2005-09-21 シャープ株式会社 発光ダイオード
AU4557300A (en) 1999-04-27 2000-11-10 Karandashov, Sergey Radiation source
JP2001274456A (ja) 2000-01-18 2001-10-05 Sharp Corp 発光ダイオード
US6835957B2 (en) * 2002-07-30 2004-12-28 Lumileds Lighting U.S., Llc III-nitride light emitting device with p-type active layer
DE102007003282B4 (de) * 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
KR100855340B1 (ko) * 2007-05-11 2008-09-04 (주)더리즈 발광 다이오드 소자의 제조 방법
KR101976455B1 (ko) 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP6595801B2 (ja) 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子
WO2017023535A1 (en) * 2015-07-31 2017-02-09 Sxaymiq Technologies Llc Light emitting diode with displaced p-type doping
DE102017123542A1 (de) * 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208888A (ja) * 1983-05-13 1984-11-27 Nec Corp 化合物半導体発光素子
JPS63155683A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 半導体発光装置
EP0540799A1 (en) * 1991-11-04 1993-05-12 International Business Machines Corporation Improved AlGaInP diodes emitting visible light
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers

Also Published As

Publication number Publication date
EP0886326A3 (en) 1999-11-24
EP0886326A2 (en) 1998-12-23
JPH1117219A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US6278137B1 (en) Semiconductor light-emitting devices
US5892787A (en) N-drive, p-common light-emitting devices fabricated on an n-type substrate and method of making same
US6853663B2 (en) Efficiency GaN-based light emitting devices
US5488233A (en) Semiconductor light-emitting device with compound semiconductor layer
EP1204150B1 (en) Method of forming a light-emitting semiconductor device including wafer bonded heterostructures
US6169296B1 (en) Light-emitting diode device
US5804834A (en) Semiconductor device having contact resistance reducing layer
KR100329053B1 (ko) 고발광효율을갖는반도체발광장치
KR100385755B1 (ko) 발광 다이오드
US5455429A (en) Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
JP4505147B2 (ja) 相分離の少ないiii族窒化物4元材料系を用いた半導体構造体および加工方法
US5008891A (en) Semiconductor light-emitting devices
KR20130096991A (ko) 자외선 발광소자
KR19990006633A (ko) 발광 반도체 디바이스 및 그 제조 방법
US5574745A (en) Semiconductor devices incorporating P-type and N-type impurity induced layer disordered material
JP4836382B2 (ja) 発光素子
JP2003506877A (ja) Iii族窒化物4元材料系を用いた半導体構造体
JPH06342936A (ja) AlGaInP系発光装置
JP2885198B2 (ja) p型電極構造およびそれを有する半導体発光素子
US5250814A (en) Semiconductor light-emitting devices
US6066862A (en) High brightness light emitting diode
JP2661576B2 (ja) 半導体発光素子
JP3207618B2 (ja) 半導体装置
JP3651730B2 (ja) 半導体発光素子
JPH04259263A (ja) 半導体発光素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid