JPH1117219A - Ｄｈ構造半導体発光素子 - Google Patents
Ｄｈ構造半導体発光素子Info
- Publication number
- JPH1117219A JPH1117219A JP16773298A JP16773298A JPH1117219A JP H1117219 A JPH1117219 A JP H1117219A JP 16773298 A JP16773298 A JP 16773298A JP 16773298 A JP16773298 A JP 16773298A JP H1117219 A JPH1117219 A JP H1117219A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- hole injection
- emitting device
- injection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
Abstract
(57)【要約】
【課題】ＤＨ構造の半導体発光素子において、ｐタイプ
半導体閉じ込め層とヘテロ界面における再結合によって
劣化が発生する。この劣化モードの効果を最小限に抑
え、動作時における効率を維持し信頼性の向上した半導
体発光素子を提供する。 【解決手段】この劣化モードは、ｐタイプの層だけにし
か発生せず、組成の異なる２つのｐタイプ半導体層の界
面に近い領域に集中する場合が多いということが明らか
になった。本願発明では、完全にｎタイプであるＤＨ構
造に近接して独立した正孔注入層を利用することによっ
て、この問題を解決する。
半導体閉じ込め層とヘテロ界面における再結合によって
劣化が発生する。この劣化モードの効果を最小限に抑
え、動作時における効率を維持し信頼性の向上した半導
体発光素子を提供する。 【解決手段】この劣化モードは、ｐタイプの層だけにし
か発生せず、組成の異なる２つのｐタイプ半導体層の界
面に近い領域に集中する場合が多いということが明らか
になった。本願発明では、完全にｎタイプであるＤＨ構
造に近接して独立した正孔注入層を利用することによっ
て、この問題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子の
分野に関するものである。とりわけ、本発明は、こうし
た発光素子の信頼性の向上に関するものである。
分野に関するものである。とりわけ、本発明は、こうし
た発光素子の信頼性の向上に関するものである。
【０００２】
【従来の技術】効率の高い可視光放出ダイオード（ＬＥ
Ｄ）が、ＡｌxＧａ1-xＡｓ及び（ＡｌxＧａ1-x）yＩｎ
1-yＰ材料系、及び、厚さが０．１〜５．０μｍの範囲
の「バルク」活性領域を利用する二重ヘテロ構造（Ｄ
Ｈ）素子を用いることによって、赤、オレンジ、黄、及
び、緑のスペクトル領域で得られた。これらの効率の高
いＬＥＤは、一般に、直接バンド間遷移を利用して、適
合する波長の光を発生する。ＤＨ構造は、少数キャリヤ
（一般に電子）を活性領域に閉じ込める。基本ＤＨ構造
は、ｎタイプの閉じ込め層（ｎCLの電子濃度）、放射電
子・正孔再結合によって光を発生するための活性層、及
び、ｐタイプ閉じ込め層（ｐCLの正孔濃度）から構成さ
れる。ｐ−ｎ接合は、活性層内に配置されるか、また
は、活性／閉じ込め層界面の任意の一方に配置される。
一般に、ｐ−ｎ接合位置は、注入効率を最適化するよう
に選択される。この基本構造は、さまざまな理由から修
正される場合が多い。例えば、活性領域内に量子井戸を
収容するとか、あるいは、半導体レーザの場合、光学閉
じ込めを最適化するためである。この基本ＤＨは、Ｉｎ
Ｐ／ＩｎＧａＡｓＰ、ＧａＡｓ／ＡｌＧａＡｓ、及び、
ＧａＡｓ／ＡｌＧａＩｎＰ材料系をベースにしたＬＥＤ
及びレーザ・ダイオード、並びに、ＧａＮ／ＡｌＧａＩ
ｎＮ ＬＥＤのような、多くの市販の素子に用いられて
いる。さらに、ＤＨ設計を用いた短波長のＧａＮ及びＩ
Ｉ−ＶＩ半導体レーザが実証されている。
Ｄ）が、ＡｌxＧａ1-xＡｓ及び（ＡｌxＧａ1-x）yＩｎ
1-yＰ材料系、及び、厚さが０．１〜５．０μｍの範囲
の「バルク」活性領域を利用する二重ヘテロ構造（Ｄ
Ｈ）素子を用いることによって、赤、オレンジ、黄、及
び、緑のスペクトル領域で得られた。これらの効率の高
いＬＥＤは、一般に、直接バンド間遷移を利用して、適
合する波長の光を発生する。ＤＨ構造は、少数キャリヤ
（一般に電子）を活性領域に閉じ込める。基本ＤＨ構造
は、ｎタイプの閉じ込め層（ｎCLの電子濃度）、放射電
子・正孔再結合によって光を発生するための活性層、及
び、ｐタイプ閉じ込め層（ｐCLの正孔濃度）から構成さ
れる。ｐ−ｎ接合は、活性層内に配置されるか、また
は、活性／閉じ込め層界面の任意の一方に配置される。
一般に、ｐ−ｎ接合位置は、注入効率を最適化するよう
に選択される。この基本構造は、さまざまな理由から修
正される場合が多い。例えば、活性領域内に量子井戸を
収容するとか、あるいは、半導体レーザの場合、光学閉
じ込めを最適化するためである。この基本ＤＨは、Ｉｎ
Ｐ／ＩｎＧａＡｓＰ、ＧａＡｓ／ＡｌＧａＡｓ、及び、
ＧａＡｓ／ＡｌＧａＩｎＰ材料系をベースにしたＬＥＤ
及びレーザ・ダイオード、並びに、ＧａＮ／ＡｌＧａＩ
ｎＮ ＬＥＤのような、多くの市販の素子に用いられて
いる。さらに、ＤＨ設計を用いた短波長のＧａＮ及びＩ
Ｉ−ＶＩ半導体レーザが実証されている。
【０００３】図１Ａには、典型的なＤＨ ＬＤ層構造に
関する概略図が示されており、図１Ｂには、対応するエ
ネルギー準位図が示されている。この場合、基板上にｎ
タイプ閉じ込め層が配置され、その上にｐタイプ活性層
（ｐALの正孔濃度）、さらに、ｐタイプ閉じ込め層（図
１Ａに示す）が配置される。ｐ−ｎ接合は、閉じ込め層
／活性層界面に制御可能に配置される。最終素子層は、
ｐタイプ閉じ込め層の上に形成される。活性層に対する
効率の良い少数キャリヤ（電子）の注入は、高ｎCL／ｐ
ALドーピング比及び大きい価電子帯オフセット△Ｅvを
利用して実施される。ＡｌＧａＩｎＰ ＬＥＤの場合、
閉じ込め層は、（ＡｌxＧａ1-x）.5Ｉｎ.5Ｐ（０．５≦
ｘ≦１）であり、活性層は、（ＡｌxＧａ1-x）.5Ｉｎ.5
Ｐ（０≦ｘ≦０．５）である。エピタキシャル構造は、
図１に示すようにｎタイプ基板上に「ｐ側を上にして」
成長させるか、あるいは、ｐタイプ基板上に「ｐ側を下
にして」成長させることが可能である。
関する概略図が示されており、図１Ｂには、対応するエ
ネルギー準位図が示されている。この場合、基板上にｎ
タイプ閉じ込め層が配置され、その上にｐタイプ活性層
（ｐALの正孔濃度）、さらに、ｐタイプ閉じ込め層（図
１Ａに示す）が配置される。ｐ−ｎ接合は、閉じ込め層
／活性層界面に制御可能に配置される。最終素子層は、
ｐタイプ閉じ込め層の上に形成される。活性層に対する
効率の良い少数キャリヤ（電子）の注入は、高ｎCL／ｐ
ALドーピング比及び大きい価電子帯オフセット△Ｅvを
利用して実施される。ＡｌＧａＩｎＰ ＬＥＤの場合、
閉じ込め層は、（ＡｌxＧａ1-x）.5Ｉｎ.5Ｐ（０．５≦
ｘ≦１）であり、活性層は、（ＡｌxＧａ1-x）.5Ｉｎ.5
Ｐ（０≦ｘ≦０．５）である。エピタキシャル構造は、
図１に示すようにｎタイプ基板上に「ｐ側を上にして」
成長させるか、あるいは、ｐタイプ基板上に「ｐ側を下
にして」成長させることが可能である。
【０００４】図２Ａ及び２Ｂには、従来のＤＨ ＬＥＤ
構造のもう１つの例が示されている。この素子の場合、
ｐ−ｎ接合は、活性層内に配置される。活性層のｎタイ
プ側に注入される正孔も発光に寄与することが可能であ
るため、活性層のｐタイプ側に対する効率の良い電子注
入は、図１Ａに示す素子の場合ほどクリティカルでない
かもしれない。従来のＤＨ ＬＥＤは、キャリヤ注入及
び閉じ込めを最適化するため、及び、ＬＥＤ効率を最大
にするため、図１Ａまたは２Ａに示すように、ｐ−ｎ接
合が活性層のどこかに配置されるように設計される。図
１Ａ及び図２Ａの素子は、活性層の全てまたは一部、閉
じ込め層の１つ、及び、それらが接合するヘテロ界面が
ｐタイプであるという共通した特性を共有している。こ
の基本構造は、化合物半導体レーザ・ダイオード、及
び、光学増幅器のような他の発光素子にも用いられる。
構造のもう１つの例が示されている。この素子の場合、
ｐ−ｎ接合は、活性層内に配置される。活性層のｎタイ
プ側に注入される正孔も発光に寄与することが可能であ
るため、活性層のｐタイプ側に対する効率の良い電子注
入は、図１Ａに示す素子の場合ほどクリティカルでない
かもしれない。従来のＤＨ ＬＥＤは、キャリヤ注入及
び閉じ込めを最適化するため、及び、ＬＥＤ効率を最大
にするため、図１Ａまたは２Ａに示すように、ｐ−ｎ接
合が活性層のどこかに配置されるように設計される。図
１Ａ及び図２Ａの素子は、活性層の全てまたは一部、閉
じ込め層の１つ、及び、それらが接合するヘテロ界面が
ｐタイプであるという共通した特性を共有している。こ
の基本構造は、化合物半導体レーザ・ダイオード、及
び、光学増幅器のような他の発光素子にも用いられる。
【０００５】
【発明が解決しようとする課題】我々は、効率の高いＡ
ｌＧａＩｎＰ ＬＥＤにおいて新たな、極めて重要な劣
化モードを識別した。これは、ＤＨ構造におけるｐタイ
プ半導体閉じ込め層とヘテロ界面における再結合によっ
て増す劣化である。これが生じると、ＬＥＤの効率が、
素子の動作中に大幅に低下する可能性があり、結果とし
て信頼性に乏しくなる。かなりの劣化が生じるのに要す
る時間は、駆動電流本発明は、半導体発光素子の分野に
関するものである。とりわけ、本発明は、こうした発光
素子の信頼性の向上に関するものである。
ｌＧａＩｎＰ ＬＥＤにおいて新たな、極めて重要な劣
化モードを識別した。これは、ＤＨ構造におけるｐタイ
プ半導体閉じ込め層とヘテロ界面における再結合によっ
て増す劣化である。これが生じると、ＬＥＤの効率が、
素子の動作中に大幅に低下する可能性があり、結果とし
て信頼性に乏しくなる。かなりの劣化が生じるのに要す
る時間は、駆動電流本発明は、半導体発光素子の分野に
関するものである。とりわけ、本発明は、こうした発光
素子の信頼性の向上に関するものである。
【０００６】及び接合温度を含むＬＥＤの動作条件に応
じて、１分未満から数千時間の範囲で変化する可能性が
ある。この劣化モードは、ＬＥＤが高電流密度（＞２０
Ａ／ｃｍ2）で動作する場合に最も顕著であるが、低電
流密度でも観測されている。場合によっては、素子の動
作中に、電流・電圧特性が変化する可能性がある。
じて、１分未満から数千時間の範囲で変化する可能性が
ある。この劣化モードは、ＬＥＤが高電流密度（＞２０
Ａ／ｃｍ2）で動作する場合に最も顕著であるが、低電
流密度でも観測されている。場合によっては、素子の動
作中に、電流・電圧特性が変化する可能性がある。
【０００７】この劣化モードの効果を最小限に抑える
と、動作時における効率が維持され、信頼性が向上す
る。実際、この問題の解決方法を発見することは、長期
にわたる信頼性が最も重要である、自動車の外部照明、
交通信号、屋外標識及び照明、及び、光ファイバ通信と
いった用途に対する高輝度ＬＥＤの浸透を確実にするの
に不可欠である。
と、動作時における効率が維持され、信頼性が向上す
る。実際、この問題の解決方法を発見することは、長期
にわたる信頼性が最も重要である、自動車の外部照明、
交通信号、屋外標識及び照明、及び、光ファイバ通信と
いった用途に対する高輝度ＬＥＤの浸透を確実にするの
に不可欠である。
【０００８】
【課題を解決するための手段】この劣化モードは、ｐタ
イプの層だけにしか発生せず、組成の異なる２つのｐタ
イプ半導体層の界面に近い領域に集中する場合が多いと
いうことが明らかになった。この劣化モードは、他の禁
止帯幅の広い（可視光及びＵＶ放出）材料系において生
じる可能性があり、禁止帯幅の狭い（ＩＲ放出）材料系
においても重要である可能性がある。本発明では、完全
にｎタイプであるＤＨ構造に近接して独立した正孔注入
層を利用することによって、この問題を解決する。この
構造によれば、クリティカルな、どのｐタイプ界面また
はその近くでも、電子・正孔再結合が生じないので、信
頼性が向上するはずである。本発明の概念は、ＬＥＤに
対する独立した正孔注入構造の適用に焦点を合わせたも
のであるが、この概念は、任意の半導体発光素子に拡張
することが可能である。
イプの層だけにしか発生せず、組成の異なる２つのｐタ
イプ半導体層の界面に近い領域に集中する場合が多いと
いうことが明らかになった。この劣化モードは、他の禁
止帯幅の広い（可視光及びＵＶ放出）材料系において生
じる可能性があり、禁止帯幅の狭い（ＩＲ放出）材料系
においても重要である可能性がある。本発明では、完全
にｎタイプであるＤＨ構造に近接して独立した正孔注入
層を利用することによって、この問題を解決する。この
構造によれば、クリティカルな、どのｐタイプ界面また
はその近くでも、電子・正孔再結合が生じないので、信
頼性が向上するはずである。本発明の概念は、ＬＥＤに
対する独立した正孔注入構造の適用に焦点を合わせたも
のであるが、この概念は、任意の半導体発光素子に拡張
することが可能である。
【０００９】本発明は、離れた正孔注入層からｎタイプ
二重ヘテロ構造への正孔注入を利用して、半導体発光素
子におけるｐタイプ・ヘテロ界面、または、ｐタイプ活
性層または閉じ込め層における再結合で増す劣化を軽減
または排除する。正孔注入層は、許容可能な注入効率を
実現し、光学的吸収を最小限に抑えるため、高ｐタイプ
・ドーピングの望ましい特性、及び、大きい禁止帯の幅
ＥgまたはＤＨ層に対する伝導帯のオフセット△Ｅcを備
えることが望ましい。ドーピング・レベル及びドーパン
トの種類は、ｐ−ｎ接合の位置を正確に制御するために
選択される。
二重ヘテロ構造への正孔注入を利用して、半導体発光素
子におけるｐタイプ・ヘテロ界面、または、ｐタイプ活
性層または閉じ込め層における再結合で増す劣化を軽減
または排除する。正孔注入層は、許容可能な注入効率を
実現し、光学的吸収を最小限に抑えるため、高ｐタイプ
・ドーピングの望ましい特性、及び、大きい禁止帯の幅
ＥgまたはＤＨ層に対する伝導帯のオフセット△Ｅcを備
えることが望ましい。ドーピング・レベル及びドーパン
トの種類は、ｐ−ｎ接合の位置を正確に制御するために
選択される。
【００１０】
【発明の実施の形態】図３Ａには本発明が示されてお
り、図３Ｂには対応するエネルギー準位図が示されてい
る。再結合で増す劣化は、図２Ａに示すｐタイプ閉じ込
め層１８の代わりに、図３Ａ及び図３Ｂに示す第２のｎ
タイプ閉じ込め層２８及びｐタイプ正孔注入層３０を用
いることによって、最小限に抑えることが可能である。
正孔は、遠隔のｐタイプ正孔注入層３０からｎタイプＤ
Ｈ２４に注入され、ｎタイプ活性層２６の電子と再結合
して、フォトンを生じる。
り、図３Ｂには対応するエネルギー準位図が示されてい
る。再結合で増す劣化は、図２Ａに示すｐタイプ閉じ込
め層１８の代わりに、図３Ａ及び図３Ｂに示す第２のｎ
タイプ閉じ込め層２８及びｐタイプ正孔注入層３０を用
いることによって、最小限に抑えることが可能である。
正孔は、遠隔のｐタイプ正孔注入層３０からｎタイプＤ
Ｈ２４に注入され、ｎタイプ活性層２６の電子と再結合
して、フォトンを生じる。
【００１１】この実施態様において、活性層２６及びＤ
Ｈ構造２４の界面（活性層２６と閉じ込め層１４の交差
部分、及び、活性層２６と閉じ込め層２８の交差部分）
は、ｎタイプであり、効率の良いキャリヤ（正孔）注入
が、高ｐIL／ｎCL2比及び／または△Ｅgまたは伝導帯オ
フセット△Ｅcを利用して実施される。注入層３０にお
ける正孔濃度はｐILと定義される。閉じ込め層２８にお
ける電子濃度はｎCL2と定義される。禁止帯幅エネルギ
はＥgであり、△ＥgはＥg30（注入層３０）−Ｅg28（第
２の閉じ込め層２８）と定義される。伝導帯エネルギ
は、真空レベルを基準にすると、Ｅcであり、ΔＥcはＥ
c30（注入層３０）−Ｅc28（第２の閉じ込め層２８）と
定義される。第２のｎタイプ閉じ込め層２８は、０＜ｔ
CL2＜Ｌpの厚さｔCL 2範囲内で薄く保つのが望ましい。
ここで、Ｌpはｎタイプ閉じ込め層（一般に〜１μｍ）
における正孔の拡散長である。正孔注入層３０にとって
望ましい特性は、ｐ−ｎ接合位置を正確に制御すること
ができるように、大きいＥgすなわち大きい△Ｅc、高い
ドーピング・レベルｐIL≧１×１０17ｃｍ-3、及び、低
いｐドーパント拡散率である。注入層３０は、できれ
ば、光学的に非吸収性であることが望ましい。望ましい
実施態様の場合、注入層３０は、ＣをドープしたＡｌＧ
ａＡｓ、ＧａＰ、ＡｌＧａＰ、ＧａＡｓＰ、ＡｌＧａＡ
ｓＰ、ＡｌＩｎＰ、または、ＡｌＧａＩｎＰである。炭
素は、拡散性が極めて低いので、ｐドーパントとして有
効であり、高ドーピング・レベル（１０18＜ｐ＜１０21
ｃｍ-3）が実証された。図３ＡのＤＨ素子の信頼性は、
再結合によって強まる劣化の影響を受けやすいｐタイプ
界面が存在しないので、大幅に向上する。
Ｈ構造２４の界面（活性層２６と閉じ込め層１４の交差
部分、及び、活性層２６と閉じ込め層２８の交差部分）
は、ｎタイプであり、効率の良いキャリヤ（正孔）注入
が、高ｐIL／ｎCL2比及び／または△Ｅgまたは伝導帯オ
フセット△Ｅcを利用して実施される。注入層３０にお
ける正孔濃度はｐILと定義される。閉じ込め層２８にお
ける電子濃度はｎCL2と定義される。禁止帯幅エネルギ
はＥgであり、△ＥgはＥg30（注入層３０）−Ｅg28（第
２の閉じ込め層２８）と定義される。伝導帯エネルギ
は、真空レベルを基準にすると、Ｅcであり、ΔＥcはＥ
c30（注入層３０）−Ｅc28（第２の閉じ込め層２８）と
定義される。第２のｎタイプ閉じ込め層２８は、０＜ｔ
CL2＜Ｌpの厚さｔCL 2範囲内で薄く保つのが望ましい。
ここで、Ｌpはｎタイプ閉じ込め層（一般に〜１μｍ）
における正孔の拡散長である。正孔注入層３０にとって
望ましい特性は、ｐ−ｎ接合位置を正確に制御すること
ができるように、大きいＥgすなわち大きい△Ｅc、高い
ドーピング・レベルｐIL≧１×１０17ｃｍ-3、及び、低
いｐドーパント拡散率である。注入層３０は、できれ
ば、光学的に非吸収性であることが望ましい。望ましい
実施態様の場合、注入層３０は、ＣをドープしたＡｌＧ
ａＡｓ、ＧａＰ、ＡｌＧａＰ、ＧａＡｓＰ、ＡｌＧａＡ
ｓＰ、ＡｌＩｎＰ、または、ＡｌＧａＩｎＰである。炭
素は、拡散性が極めて低いので、ｐドーパントとして有
効であり、高ドーピング・レベル（１０18＜ｐ＜１０21
ｃｍ-3）が実証された。図３ＡのＤＨ素子の信頼性は、
再結合によって強まる劣化の影響を受けやすいｐタイプ
界面が存在しないので、大幅に向上する。
【００１２】図４Ａには本発明の代替実施態様が示さ
れ、図４Ｂには対応するエネルギー準位図が示されてい
る。ｐタイプ障壁層３２が、第２のｎタイプ閉じ込め層
２８とｐタイプ注入層３０の間に挿入されて、より大き
い有効な障壁を形成している。このｐタイプの障壁層３
２は、注入層への電子の逆注入を減少させるか、あるい
は、エピタキシャル成長、熱処理、または、素子の動作
中に生じる可能性のあるドーパントの再分散に対応する
ことが可能である。この層は、できるだけ欠陥のないよ
うにすべきであるが、格子整合または不整合（歪みまた
は緩和）を生じる可能性がある。
れ、図４Ｂには対応するエネルギー準位図が示されてい
る。ｐタイプ障壁層３２が、第２のｎタイプ閉じ込め層
２８とｐタイプ注入層３０の間に挿入されて、より大き
い有効な障壁を形成している。このｐタイプの障壁層３
２は、注入層への電子の逆注入を減少させるか、あるい
は、エピタキシャル成長、熱処理、または、素子の動作
中に生じる可能性のあるドーパントの再分散に対応する
ことが可能である。この層は、できるだけ欠陥のないよ
うにすべきであるが、格子整合または不整合（歪みまた
は緩和）を生じる可能性がある。
【００１３】望ましくないバンド・オフセット、ドーピ
ング限界、または、他の不適合性を含むさまざまな要因
によって、図３Ａ及び４Ａに示す素子の製造に実際に役
立つ選択が制限される可能性がある。こうした状況の場
合、わずかな修正を施すことによって、所望の結果を得
ることが可能である。例えば、活性層と第２のｎタイプ
閉じ込め層との界面は、必要があれば、最適な正孔注入
効率を実現するために、ｐ−ｎ接合の空乏領域とするこ
とが可能である。さらに、この構造は、その機能を変化
させることなく、ｐ側を上にして成長させることもでき
るし（図３Ａ及び４Ａに示すように）、あるいは、ｐ側
を下にして成長させることも可能である。
ング限界、または、他の不適合性を含むさまざまな要因
によって、図３Ａ及び４Ａに示す素子の製造に実際に役
立つ選択が制限される可能性がある。こうした状況の場
合、わずかな修正を施すことによって、所望の結果を得
ることが可能である。例えば、活性層と第２のｎタイプ
閉じ込め層との界面は、必要があれば、最適な正孔注入
効率を実現するために、ｐ−ｎ接合の空乏領域とするこ
とが可能である。さらに、この構造は、その機能を変化
させることなく、ｐ側を上にして成長させることもでき
るし（図３Ａ及び４Ａに示すように）、あるいは、ｐ側
を下にして成長させることも可能である。
【００１４】図３Ａ及び４Ａの場合、ｎタイプ活性層２
６は、単一のエピタキシャル層である。この設計は、い
くつかの理由から修正可能であり、複数のｎタイプ層か
ら構成することも可能である。例えば、端面発光レーザ
・ダイオード及び垂直共振型レーザ・ダイオードには、
一般に、量子井戸または複数量子井戸構造が利用され
る。さらに、ヘテロ界面は、構造的に緩やかな傾斜にす
ることもできるし、あるいは、急峻にすることも可能で
ある。従って、図３及び４の活性層の代わりに、任意の
数のｎタイプ層から構成可能な活性領域を用いることも
可能である。
６は、単一のエピタキシャル層である。この設計は、い
くつかの理由から修正可能であり、複数のｎタイプ層か
ら構成することも可能である。例えば、端面発光レーザ
・ダイオード及び垂直共振型レーザ・ダイオードには、
一般に、量子井戸または複数量子井戸構造が利用され
る。さらに、ヘテロ界面は、構造的に緩やかな傾斜にす
ることもできるし、あるいは、急峻にすることも可能で
ある。従って、図３及び４の活性層の代わりに、任意の
数のｎタイプ層から構成可能な活性領域を用いることも
可能である。
【００１５】このアプローチは、いくつかの異なる材料
及び素子に適用することが可能である。これらには、制
限するわけではないが、ＡｌＧａＡｓ及びＡｌＧａＩｎ
ＰをベースにしたＬＥＤ及びレーザ・ダイオード、及
び、ＧａＮ及びＺｎＳｅをベースにしたＬＥＤ及びレー
ザがある。本発明の教示は、ＬＥＤ、レーザ・ダイオー
ド、及び、光学増幅器を含む、キャリヤを閉じ込めるた
めのＤＨベースの構造を備えた、任意のＩＩＩ−Ｖまた
はＩＩ−ＶＩ発光半導体素子に利用することが可能であ
る。
及び素子に適用することが可能である。これらには、制
限するわけではないが、ＡｌＧａＡｓ及びＡｌＧａＩｎ
ＰをベースにしたＬＥＤ及びレーザ・ダイオード、及
び、ＧａＮ及びＺｎＳｅをベースにしたＬＥＤ及びレー
ザがある。本発明の教示は、ＬＥＤ、レーザ・ダイオー
ド、及び、光学増幅器を含む、キャリヤを閉じ込めるた
めのＤＨベースの構造を備えた、任意のＩＩＩ−Ｖまた
はＩＩ−ＶＩ発光半導体素子に利用することが可能であ
る。
【００１６】本発明の望ましい実施態様は、基板上にｎ
タイプの二重ヘテロ構造を成長させることによって製造
可能である。ｐタイプの正孔注入層が、二重ヘテロ構造
の上に製作される。まず、アンドープ正孔注入層とし
て、ｐタイプ正孔注入層を成長させ、次に、成長中の拡
散またはエピタキシャル成長後の拡散またはイオン注入
といった処理によって、ドーピングを施すことができ
る。代替案として、ウェーハ・ボンディングまたはエピ
タキシャル成長によって、二重ヘテロ構造にｐタイプの
正孔注入層を取り付けることが可能である。ｐタイプ正
孔注入層と同様のやり方で、オプションのｐタイプ障壁
強化層を製作することも可能である。ｐタイプ正孔注入
層の上に、ウィンドウ及び／またはコンタクト層のよう
な追加素子層が成長させられる。用いられるエピタキシ
ャル成長技法は、ＭＯＣＶＤ、ＭＢＥ、ＬＰＥ、ＶＰ
Ｅ、または、その任意の組み合わせである。
タイプの二重ヘテロ構造を成長させることによって製造
可能である。ｐタイプの正孔注入層が、二重ヘテロ構造
の上に製作される。まず、アンドープ正孔注入層とし
て、ｐタイプ正孔注入層を成長させ、次に、成長中の拡
散またはエピタキシャル成長後の拡散またはイオン注入
といった処理によって、ドーピングを施すことができ
る。代替案として、ウェーハ・ボンディングまたはエピ
タキシャル成長によって、二重ヘテロ構造にｐタイプの
正孔注入層を取り付けることが可能である。ｐタイプ正
孔注入層と同様のやり方で、オプションのｐタイプ障壁
強化層を製作することも可能である。ｐタイプ正孔注入
層の上に、ウィンドウ及び／またはコンタクト層のよう
な追加素子層が成長させられる。用いられるエピタキシ
ャル成長技法は、ＭＯＣＶＤ、ＭＢＥ、ＬＰＥ、ＶＰ
Ｅ、または、その任意の組み合わせである。
【００１７】上記本文中において解説しているように、
前述の製造方法の拡張または変更を必要とする、他の可
能性のある実施態様がいくつか存在する。例えば、ｐタ
イプ基板に素子を製作する場合、基板上に正孔注入層を
成長させ、その後で、ｎタイプ二重ヘテロ構造を成長さ
せることが可能である。
前述の製造方法の拡張または変更を必要とする、他の可
能性のある実施態様がいくつか存在する。例えば、ｐタ
イプ基板に素子を製作する場合、基板上に正孔注入層を
成長させ、その後で、ｎタイプ二重ヘテロ構造を成長さ
せることが可能である。
【００１８】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００１９】（実施態様１）以下（ａ）から（ｃ）を含
むことを特徴とする半導体発光素子、（ａ）基板（１
２）、（ｂ）以下（イ）及び（ロ）を有する前記基板上
に配置される二重ヘテロ構造（２４）、（イ）第１及び
第２のｎタイプ閉じ込め層（１４、２８）、（ロ）前記
第１及び第２の閉じ込め層の間に介在する、少なくとも
１つの層を含むｎタイプ活性領域（２６）を有し、
（ｃ）前記第２の閉じ込め層に近接して配置されたｐタ
イプの正孔注入層（３０）が含まれている。
むことを特徴とする半導体発光素子、（ａ）基板（１
２）、（ｂ）以下（イ）及び（ロ）を有する前記基板上
に配置される二重ヘテロ構造（２４）、（イ）第１及び
第２のｎタイプ閉じ込め層（１４、２８）、（ロ）前記
第１及び第２の閉じ込め層の間に介在する、少なくとも
１つの層を含むｎタイプ活性領域（２６）を有し、
（ｃ）前記第２の閉じ込め層に近接して配置されたｐタ
イプの正孔注入層（３０）が含まれている。
【００２０】（実施態様２）さらに、前記第２のｎタイ
プ閉じ込め層と前記ｐタイプ正孔注入層の間に介在する
ｐタイプの障壁強化・スペーサ層（３２）を含むことを
特徴とする、実施態様１に記載の半導体発光素子。
プ閉じ込め層と前記ｐタイプ正孔注入層の間に介在する
ｐタイプの障壁強化・スペーサ層（３２）を含むことを
特徴とする、実施態様１に記載の半導体発光素子。
【００２１】（実施態様３）前記第２の閉じ込め層（２
８）の厚さが、１μｍ未満であることを特徴とする、実
施態様１に記載の半導体発光素子。
８）の厚さが、１μｍ未満であることを特徴とする、実
施態様１に記載の半導体発光素子。
【００２２】（実施態様４）前記ｐタイプ正孔注入層
（３０）が、前記基板、前記閉じ込め層、及び、前記活
性領域に対して格子不整合を生じることを特徴とする、
実施態様１に記載の半導体発光素子。
（３０）が、前記基板、前記閉じ込め層、及び、前記活
性領域に対して格子不整合を生じることを特徴とする、
実施態様１に記載の半導体発光素子。
【００２３】（実施態様５）前記ｎタイプ二重ヘテロ構
造（２４）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ≦
１）の複合物であり、前記ｐタイプ正孔注入層（３０）
が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ≦１）、Ａｌx
ＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ，ｙ，ｚ≦１）、Ａ
ｌxＧａ1-xＡｓyＰ1-y（０≦ｘ，ｙ≦１）、ＡｌxＧａ
1-xＰ（０≦ｘ≦１）、及び、ＡｌxＧａ1-xＡｓ（０≦
ｘ≦１）を含むグループから選択されることを特徴とす
る、実施態様１に記載の半導体発光素子。
造（２４）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ≦
１）の複合物であり、前記ｐタイプ正孔注入層（３０）
が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ≦１）、Ａｌx
ＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ，ｙ，ｚ≦１）、Ａ
ｌxＧａ1-xＡｓyＰ1-y（０≦ｘ，ｙ≦１）、ＡｌxＧａ
1-xＰ（０≦ｘ≦１）、及び、ＡｌxＧａ1-xＡｓ（０≦
ｘ≦１）を含むグループから選択されることを特徴とす
る、実施態様１に記載の半導体発光素子。
【００２４】（実施態様６）ｐタイプのドーパントが、
炭素、マグネシウム、亜鉛、カドミウム、及び、ベリリ
ウムを含むグループから選択されることを特徴とする、
実施態様５に記載の半導体発光素子。
炭素、マグネシウム、亜鉛、カドミウム、及び、ベリリ
ウムを含むグループから選択されることを特徴とする、
実施態様５に記載の半導体発光素子。
【００２５】（実施態様７）前記正孔注入層（３０）
は、さらに少なくとも１×１０17のドーピング・レベル
を含むことを特徴とする、実施態様６に記載の半導体発
光素子。
は、さらに少なくとも１×１０17のドーピング・レベル
を含むことを特徴とする、実施態様６に記載の半導体発
光素子。
【００２６】（実施態様８）前記タイプ障壁強化・スペ
ーサ層（３２）が、前記基板、前記閉じ込め層、前記活
性領域、及び、前記正孔注入層に対して格子不整合を生
じ、不正規形に歪みを生じるか（psuedomorphically-st
rained)、または、格子緩和（lattice-relaxed)を生じ
ることを特徴とする、実施態様２に記載の半導体発光素
子。
ーサ層（３２）が、前記基板、前記閉じ込め層、前記活
性領域、及び、前記正孔注入層に対して格子不整合を生
じ、不正規形に歪みを生じるか（psuedomorphically-st
rained)、または、格子緩和（lattice-relaxed)を生じ
ることを特徴とする、実施態様２に記載の半導体発光素
子。
【００２７】（実施態様９）前記ｐタイプ障壁強化層・
スペーサ層（３２）が、複数のｐタイプの層を含むこと
を特徴とする、実施態様２に記載の半導体発光素子。
スペーサ層（３２）が、複数のｐタイプの層を含むこと
を特徴とする、実施態様２に記載の半導体発光素子。
【００２８】（実施態様１０）前記ｎタイプ二重ヘテロ
構造（２４）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ
≦１）の複合物であり、前記ｐタイプ障壁強化・スペー
サ層（３２）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ
≦１）、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ，
ｙ，ｚ≦１）、ＡｌxＧａ1-xＡｓyＰ1-y（０≦ｘ，ｙ≦
１）、ＡｌxＧａ1-xＰ（０≦ｘ≦１）、及び、ＡｌxＧ
ａ1-xＡｓ（０≦ｘ≦１）を含むグループから選択され
ることを特徴とする、実施態様２に記載の半導体発光素
子。
構造（２４）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ
≦１）の複合物であり、前記ｐタイプ障壁強化・スペー
サ層（３２）が、ＡｌxＧａyＩｎ1-x-yＰ（０≦ｘ，ｙ
≦１）、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ，
ｙ，ｚ≦１）、ＡｌxＧａ1-xＡｓyＰ1-y（０≦ｘ，ｙ≦
１）、ＡｌxＧａ1-xＰ（０≦ｘ≦１）、及び、ＡｌxＧ
ａ1-xＡｓ（０≦ｘ≦１）を含むグループから選択され
ることを特徴とする、実施態様２に記載の半導体発光素
子。
【００２９】（実施態様１１）以下（ａ）から（ｃ）の
ステップを含むことを特徴とする半導体発光素子の製作
方法、（ａ）基板にｎタイプの二重ヘテロ構造を成長さ
せるステップ、（ｂ）前記二重ヘテロ構造の上にｐタイ
プ正孔注入層を製作するステップ、（ｃ）前記ｐタイプ
正孔注入層の上にウィンドウ層・コンタクト層を成長さ
せるステップ。
ステップを含むことを特徴とする半導体発光素子の製作
方法、（ａ）基板にｎタイプの二重ヘテロ構造を成長さ
せるステップ、（ｂ）前記二重ヘテロ構造の上にｐタイ
プ正孔注入層を製作するステップ、（ｃ）前記ｐタイプ
正孔注入層の上にウィンドウ層・コンタクト層を成長さ
せるステップ。
【００３０】（実施態様１２）前記ｐタイプ正孔注入層
の製作ステップは、さらに、以下（ａ）及び（ｂ）のス
テップを含むことを特徴とする、実施態様１１に記載の
半導体発光素子の製作方法、（ａ）アンドープ正孔注入
層を成長させるステップ、（ｂ）該正孔注入層にｐタイ
プ・ドーパントのドーピングを施すステップ。
の製作ステップは、さらに、以下（ａ）及び（ｂ）のス
テップを含むことを特徴とする、実施態様１１に記載の
半導体発光素子の製作方法、（ａ）アンドープ正孔注入
層を成長させるステップ、（ｂ）該正孔注入層にｐタイ
プ・ドーパントのドーピングを施すステップ。
【００３１】（実施態様１３）前記正孔注入層のドーピ
ングステップは、前記正孔注入層に前記ｐタイプ・ドー
パントを拡散させるステップを含むことを特徴とする、
実施態様１２に記載の半導体発光素子の製作方法。
ングステップは、前記正孔注入層に前記ｐタイプ・ドー
パントを拡散させるステップを含むことを特徴とする、
実施態様１２に記載の半導体発光素子の製作方法。
【００３２】（実施態様１４）前記正孔注入層のドーピ
ング・ステップは、前記正孔注入層にｐタイプ・ドーパ
ントを注入するステップが含まれることを特徴とする、
実施態様１２に記載の半導体発光素子の製作方法。
ング・ステップは、前記正孔注入層にｐタイプ・ドーパ
ントを注入するステップが含まれることを特徴とする、
実施態様１２に記載の半導体発光素子の製作方法。
【００３３】（実施態様１５）前記ｐタイプ正孔注入層
の製作ステップは、前記二重ヘテロ構造の上に前記ｐタ
イプ正孔注入層をウェーハ・ボンディングするステップ
が含まれることを特徴とする、実施態様１１に記載の半
導体発光素子の製作方法。
の製作ステップは、前記二重ヘテロ構造の上に前記ｐタ
イプ正孔注入層をウェーハ・ボンディングするステップ
が含まれることを特徴とする、実施態様１１に記載の半
導体発光素子の製作方法。
【００３４】（実施態様１６）前記ｐタイプ正孔注入層
の製作ステップは、前記二重ヘテロ構造の上に前記ｐタ
イプ正孔注入層をエピタキシャル再成長させるステップ
を含むことを特徴とする、実施態様１１に記載の半導体
発光素子の製作方法。
の製作ステップは、前記二重ヘテロ構造の上に前記ｐタ
イプ正孔注入層をエピタキシャル再成長させるステップ
を含むことを特徴とする、実施態様１１に記載の半導体
発光素子の製作方法。
【００３５】（実施態様１７）さらに、前記ｐタイプ正
孔注入層の製作ステップの前に、ｐタイプ障壁強化・ス
ペーサ層を製作するステップを含むことを特徴とする、
実施態様１１に記載の半導体発光素子の製作方法。
孔注入層の製作ステップの前に、ｐタイプ障壁強化・ス
ペーサ層を製作するステップを含むことを特徴とする、
実施態様１１に記載の半導体発光素子の製作方法。
【００３６】（実施態様１８）前記ｐタイプ障壁強化・
スペーサ層の製作ステップは、さらに、以下（ａ）及び
（ｂ）のステップを含むことを特徴とする実施態様１７
に記載の半導体発光素子の製作方法、（ａ)アンドープ
障壁強化・スペーサ層を成長させるステップ、（ｂ）前
記障壁強化・スペーサ層にｐタイプ・ドーパントのドー
ピングを施すステップ。
スペーサ層の製作ステップは、さらに、以下（ａ）及び
（ｂ）のステップを含むことを特徴とする実施態様１７
に記載の半導体発光素子の製作方法、（ａ)アンドープ
障壁強化・スペーサ層を成長させるステップ、（ｂ）前
記障壁強化・スペーサ層にｐタイプ・ドーパントのドー
ピングを施すステップ。
【００３７】（実施態様１９）前記障壁強化・スペーサ
層のドーピングステップは、前記障壁強化・スペーサ層
に前記ｐタイプ・ドーパントを拡散させるステップを含
むことを特徴とする、実施態様１８に記載の半導体発光
素子の製作方法。
層のドーピングステップは、前記障壁強化・スペーサ層
に前記ｐタイプ・ドーパントを拡散させるステップを含
むことを特徴とする、実施態様１８に記載の半導体発光
素子の製作方法。
【００３８】（実施態様２０）前記障壁強化・スペーサ
層のドーピング・ステップは、前記障壁強化・スペーサ
層にｐタイプ・ドーパントを注入するステップを含むこ
とを特徴とする、実施態様１８に記載の半導体発光素子
の製作方法。
層のドーピング・ステップは、前記障壁強化・スペーサ
層にｐタイプ・ドーパントを注入するステップを含むこ
とを特徴とする、実施態様１８に記載の半導体発光素子
の製作方法。
【図１Ａ】 ｐタイプ活性層を備えたＤＨ発光ダイオー
ドの層構造を示す図である。
ドの層構造を示す図である。
【図１Ｂ】 ｐタイプ活性層を備えたＤＨ発光ダイオー
ドに対応するエネルギー準位図を示す図である。
ドに対応するエネルギー準位図を示す図である。
【図２Ａ】 活性層にｐ−ｎ接合を備えたＤＨ発光ダイ
オードの層構造を示す図である。
オードの層構造を示す図である。
【図２Ｂ】 活性層にｐ−ｎ接合を備えたＤＨ発光ダイ
オードに対応するエネルギー準位図を示す図である。
オードに対応するエネルギー準位図を示す図である。
【図３Ａ】 本発明の実施態様を示す図である。
【図３Ｂ】 本発明の実施態様に対応するエネルギー準
位図を示す図である。
位図を示す図である。
【図４Ａ】 本発明の代替実施態様を示す図である。
【図４Ｂ】 本発明の代替実施態様に対応するエネルギ
ー準位図を示す図である。
ー準位図を示す図である。
１２：基板・バッファ層 １４：ｎタイプ閉じ込め層 １６：ｐタイプ活性層 １８：ｐタイプ閉じ込め層 ２０：ウィンドウ層・コンタクト層 ２２：ｐ−ｎ接合 ２４：ｎタイプＤＨ ２６：ｎタイプ活性層 ２８：ｎタイプ閉じ込め層 ３０：ｐタイプ正孔注入層 ３２：ｐタイプ障壁層
Claims (1)
- 【請求項１】以下（ａ）から（ｃ）を含むことを特徴と
する半導体発光素子、 （ａ）基板、 （ｂ）以下（イ）及び（ロ）を有する前記基板上に配置
される二重ヘテロ構造、 （イ）第１及び第２のｎタイプ閉じ込め層、 （ロ）前記第１及び第２の閉じ込め層の間に介在する、
少なくとも１つの層を含むｎタイプ活性領域を有し、 （ｃ）前記第２の閉じ込め層に近接して配置されたｐタ
イプの正孔注入層が含まれている。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US87057097A | 1997-06-06 | 1997-06-06 | |
| US870,570 | 1997-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117219A true JPH1117219A (ja) | 1999-01-22 |
Family
ID=25355686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16773298A Pending JPH1117219A (ja) | 1997-06-06 | 1998-06-01 | Ｄｈ構造半導体発光素子 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0886326A3 (ja) |
| JP (1) | JPH1117219A (ja) |
| KR (1) | KR19990006633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855340B1 (ko) * | 2007-05-11 | 2008-09-04 | (주)더리즈 | 발광 다이오드 소자의 제조 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3698402B2 (ja) | 1998-11-30 | 2005-09-21 | シャープ株式会社 | 発光ダイオード |
| AU4557300A (en) | 1999-04-27 | 2000-11-10 | Karandashov, Sergey | Radiation source |
| JP2001274456A (ja) | 2000-01-18 | 2001-10-05 | Sharp Corp | 発光ダイオード |
| US6835957B2 (en) * | 2002-07-30 | 2004-12-28 | Lumileds Lighting U.S., Llc | III-nitride light emitting device with p-type active layer |
| DE102007003282B4 (de) * | 2007-01-23 | 2023-12-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Leuchtdiodenchip |
| KR101976455B1 (ko) | 2012-10-19 | 2019-05-09 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| JP6595801B2 (ja) | 2014-05-30 | 2019-10-23 | エルジー イノテック カンパニー リミテッド | 発光素子 |
| US10490691B2 (en) | 2015-07-31 | 2019-11-26 | Apple Inc. | Light emitting diode with displaced P-type doping |
| DE102017123542A1 (de) * | 2017-10-10 | 2019-04-11 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208888A (ja) * | 1983-05-13 | 1984-11-27 | Nec Corp | 化合物半導体発光素子 |
| JPS63155683A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu Ltd | 半導体発光装置 |
| EP0540799A1 (en) * | 1991-11-04 | 1993-05-12 | International Business Machines Corporation | Improved AlGaInP diodes emitting visible light |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
-
1998
- 1998-01-19 EP EP98100853A patent/EP0886326A3/en not_active Withdrawn
- 1998-06-01 JP JP16773298A patent/JPH1117219A/ja active Pending
- 1998-06-03 KR KR1019980020571A patent/KR19990006633A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855340B1 (ko) * | 2007-05-11 | 2008-09-04 | (주)더리즈 | 발광 다이오드 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006633A (ko) | 1999-01-25 |
| EP0886326A3 (en) | 1999-11-24 |
| EP0886326A2 (en) | 1998-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488233A (en) | Semiconductor light-emitting device with compound semiconductor layer | |
| JP4505147B2 (ja) | 相分離の少ないｉｉｉ族窒化物４元材料系を用いた半導体構造体および加工方法 | |
| US20220181513A1 (en) | Hybrid growth method for iii-nitride tunnel junction devices | |
| JP3643665B2 (ja) | 半導体発光素子 | |
| US20020104996A1 (en) | Semiconductor light emitting diode on a misoriented substrate | |
| US20030010993A1 (en) | Nitride semiconductor device | |
| US20020110172A1 (en) | Efficiency GaN-based light emitting devices | |
| JP3233569B2 (ja) | 半導体発光素子 | |
| JP2002540618A (ja) | 歪補償層を有する半導体構造及び製造方法 | |
| JPH1065271A (ja) | 窒化ガリウム系半導体光発光素子 | |
| JPH1117219A (ja) | Ｄｈ構造半導体発光素子 | |
| EP0610893B1 (en) | Laser diode | |
| JP4288030B2 (ja) | Ｉｉｉ族窒化物４元材料系を用いた半導体構造体 | |
| JP2885198B2 (ja) | ｐ型電極構造およびそれを有する半導体発光素子 | |
| JP4836382B2 (ja) | 発光素子 | |
| JP2661576B2 (ja) | 半導体発光素子 | |
| Bedair et al. | A new GaAsP—InGaAs strained-layer super-lattice light-emitting diode | |
| WO2000054342A1 (en) | HIGH BRIGHTNESS NITRIDE-BASED LEDs | |
| JP2003519930A (ja) | 相分離が抑制されたｉｉｉ族窒化物半導体構造 | |
| JPH08181386A (ja) | 半導体光素子 | |
| JP3207618B2 (ja) | 半導体装置 | |
| JP3279308B2 (ja) | 窒化物半導体発光素子 | |
| JP2000068600A (ja) | 半導体発光素子およびその製造方法 | |
| JPH0888404A (ja) | 面発光型半導体発光装置 | |
| JP3302790B2 (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081006 |