KR19990006450A - 칩 패키지 - Google Patents

칩 패키지 Download PDF

Info

Publication number
KR19990006450A
KR19990006450A KR1019980017439A KR19980017439A KR19990006450A KR 19990006450 A KR19990006450 A KR 19990006450A KR 1019980017439 A KR1019980017439 A KR 1019980017439A KR 19980017439 A KR19980017439 A KR 19980017439A KR 19990006450 A KR19990006450 A KR 19990006450A
Authority
KR
South Korea
Prior art keywords
adhesive
die
psi
protective plate
chip package
Prior art date
Application number
KR1019980017439A
Other languages
English (en)
Inventor
윌리암 티제유 첸
마이클 안토니 게이네스
에릭 아더 존슨
티엔 유에 우
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990006450A publication Critical patent/KR19990006450A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

칩 패키지는 활성 표면과 비활성 표면을 구비하는 다이를 포함한다. 접착제는 비활성 표면 위에 형성되는데, 이 표면에서 접착제는 낮은 영 탄성 계수(Young's modulus of elasticity)를 갖는다. 낮은 영 탄성 계수는 10,000 psi 또는 그보다 작을 수 있거나 또는, 1,000 psi 또는 그보다 작을 수 있거나, 또는 바람직하게는, 약 1,000 psi일 수 있다. 또한, 접착제는 열 전도 재료를 포함할 수 있다. 보호 플레이트는 접착제를 이용하여 비활성 표면에 결합되고, 칩 캐리어는 다이의 활성 표면에 결합된다.

Description

칩 패키지
본 발명은 반도체 디바이스에 관한 것으로서, 특히, 반도체 디바이스 보호 방법 및 장치에 관한 것이다.
도 5는 종래의 칩 패키지(300)를 상세히 설명한 것이다. 일반적으로, 도 5에 도시된 바와 같이, 메모리 다이(die)(305)의 활성 표면(active surface)(325)은 인쇄 회로 적층판(printed circuit laminates)으로부터 형성된 칩 캐리어(chip-carrier)(310)에 부착된 플립 칩(flip chip)이다. 메모리 다이(305)의 비활성 표면(320)은 노출되고 따라서 취급으로 인해 손상되기 쉽다. 비활성 표면(320)은 메모리 다이(305)를 다른 구성 요소와 전기적으로 결합하기 위한 상호 접속부를 포함하지 않는다. 메모리 다이(305)의 활성 표면(325)은 C4 어레이(315)에 의해 칩 캐리어(310)에 결합된다. 비활성 표면(325)은 다른 구성 요소에 전기적으로 결합하기 위한 상호 접속부를 포함한다.
칩 캐리어(310)는 매우 높은 열 팽창 계수를 갖는 반면, 메모리 다이(305)는 매우 낮은 열 팽창 계수를 갖는다. 그 결과, 메모리 다이(305)가 칩 캐리어(310)에 결합되고 실온으로 냉각된 후, 메모리 다이(305)는 구부려져 메모리 다이(305)의 중심이 칩 캐리어(310)로부터 화살표 A1 방향으로 이동하게 된다. 메모리 다이(305)의 주변 영역은 화살표 A2 방향으로 칩 캐리어(310)를 향해 이동한다. 결론적으로, 메모리 다이(305)가 구부려져, 메모리 다이(305)가 활 모양을 하게 한다. 이는 C4 어레이(315)의 고장 원인이 될 수 있는 메모리 다이(305)와 칩 캐리어(310) 사이의 대량의 전단 변형(shear)을 일으킨다.
C4 어레이(315)가 고장나는 것을 방지하기 위해, 에폭시(330)가 칩 캐리어(310)와 메모리 다이(305) 사이에 사용된다. 그 결과, 메모리 다이(305)와 칩 캐리어(310)는 서로 더 강하게 결합된다. 따라서, 메모리 다이(305)는 더 구부려져, 메모리 다이(305)의 비활성 표면(320)이 장력을 받게 되는 원인이 된다. 비활성 표면(320)에 결함이 있을 경우, 메모리 다이(305)는 부서질 수도 있다. 일반적으로, 다이의 비활성 표면(320)에 있는 결함은 메모리 다이(305)를 이동하는데 사용된 픽 앤드 플레이스 장치(pick-and-place machines)로부터 발생하거나 또는 메모리 다이(305)의 취급으로 인해 발생한다. 메모리 다이(305) 상의 의도하지 않은 흠과 긁힌 자국은 초기 다이 균열을 초래하고 결국 메모리 다이(305)의 치명적인 기능 고장을 초래하는 결함을 야기할 수 있다.
따라서, 본 발명의 목적은 다이가 손상되는 것을 방지하는 것이다. 본 발명의 또다른 목적은 다이 고장의 원인이 될 수 있는 힘을 다이 위에 더 가하지 않고서 다이를 보호하는 것이다.
도 1-3은 본 발명의 예시적 실시예에 따라 연속적인 제조 단계 동안의 칩 패키지를 상세히 설명한 개략도.
도 4는 도 1-3에 도시된 칩 패키지를 제조하는데 사용된 제조 프로세스를 상세히 설명한 흐름도.
도 5는 종래 기술에 따른 칩 패키지의 개략도.
도면의 주요 부분에 대한 부호의 설명
10 : 칩 캐리어 12 : 볼 그리드 어레이(BGA)
15 : C4 어레이 17 : 에폭시
20 : 다이 22 : 비활성 표면
24 : 활성 표면 45 : 접착제
50 : 보호 플레이트
이러한 목적과 다른 목적을 달성하기 위하여 그리고 그 목적의 견지에서, 본 발명은 활성 표면과 비활성 표면을 구비하는 다이를 포함하는 칩 패키지를 제공한다. 접착제(adhesive)는 비활성 표면 위에 형성되며, 그 표면에서 접착제는 낮은 영 탄성 계수를 갖는다. 낮은 영 탄성 계수는 10,000 psi 또는 그보다 낮거나 또는, 1,000 psi 또는 그보다 낮을 수 있다. 또한, 접착제는 열 전도 재료를 포함할 수 있다. 보호 플레이트는 접착제를 사용하여 비활성 표면에 결합되고, 칩 캐리어는 다이의 활성 표면에 결합된다.
상기의 일반적인 설명과 다음의 상세한 설명 모두는 예시적인 것이고 본 발명을 제한하는 것이 아님을 이해해야 한다.
도면―여기서, 유사한 도면 참조 부호는 전체적으로 유사한 소자를 나타냄―을 참조하면, 도 1-3은 본 발명의 예시적 실시예에 따른 연속적인 제조 단계 동안의 칩 패키지(100)를 상세히 설명한 개략도이다. 도 1-3에 도시된 칩 패키지(100)를 만들기 위한 제조 프로세스는 도 4를 참조하여 아래에서 설명된다.
단계(200)에서, 칩 캐리어(10)에 결합된 다이(20)가 제공된다. BGA(ball grid array)(12)는 칩 캐리어(10) 위에 형성된다. 다이(20)는 예를 들면, 메모리 다이이다. 다이(20)는 C4 어레이(15)를 경유하여 칩 캐리어(10)에 전기적으로 결합된다. 다이(20)는 1 내지 3 ppm/℃의 매우 낮은 열 팽창 계수를 갖는다. 칩 캐리어(10)는 10 내지 25 ppm/℃의 매우 높은 열 팽창 계수를 갖는다. 그 결과, 다이(20)가 칩 캐리어(10)에 결합되고 실온으로 냉각된 후, 다이(20)는 구부려져서, 다이의 중심이 칩 캐리어(10)로부터 이동하고 다이의 단부(end)가 칩 캐리어(10) 방향으로 이동하게 된다. 에폭시(17)는 칩 캐리어(10)와 다이(20) 사이에 흘러 들어가게 된다.
단계(210)에서, 접착제(45)는 다이(20)의 비활성 표면(22) 위에서 X 패턴으로 형성된다. X 패턴은 보호 플레이트(50)가 접착제(45)에 가압될 때 공기가 샐 수 있게 한다. 대안으로서, 상기 패턴은 비활성 표면(22) 중앙에 있는 도트 디스펜스(dot dispense)일 수 있거나 또는 비활성 표면(22)의 한 단부에서 다른 단부로 뻗어 있는 라인 패턴(line-pattern)일 수 있다. 접착제(45)는 10,000 psi 또는 이 보다 작은 낮은 영 탄성 계수를 갖는다. 대안으로서, 접착제(45)의 영 탄성 계수는 1,000 psi 또는 그보다 작을 수 있다. 또한, 접착제(45)의 영 탄성 계수는 약 1,000 psi일 수 있다. 접착제(45)용으로 낮은 영 탄성 계수를 갖는 재료를 선택함으로써, 보호 플레이트(50)는 다이(20)에서 실제로 기계적으로 분리될 수 있다.
에폭시(17)와 같이 높은 탄성 계수를 갖는 재료는 접착제(45)로 사용하기에 적합하지 않다. 다이(20)를 칩 캐리어(10)에 부착하기 위한 플립 칩 캡슐화 프로세스(flip chip encapsulation process)는 적어도 500,000 psi의 영 탄성 계수를 갖는 에폭시를 사용하며, 보다 전형적으로는 1,000,000 psi보다 큰 영 탄성 계수를 갖는 에폭시를 사용한다. 높은 영 탄성 계수를 갖는 재료는 칩의 가장자리에 상당한 장력(tensile stresses)을 야기시킨다. 보호 플레이트(50)와 칩 캐리어(10)가 높은 영 탄성 계수를 갖는 탄성 재료를 이용하여 다이(20)에 부착될 때 칩 패키지(100)는 실제로 평평한 상태로 유지된다. 달리 말하면, 보호 플레이트(50)와 칩 캐리어(10)는 다이(20)에 기계적으로 결합된다. 그 결과, 위로 향하는 수직 방향 힘(upward directed normal force)은 다이(20)의 비활성 표면(22)에 인가되며 반면에 아래로 향하는 힘(downward directed force)은 다이(20)의 활성 표면(24)에 인가된다. 그 결과, 다이(20)가 반쪽으로 부서질 가능성이 증가한다.
접착제(45)는 상승된 온도에서 칩 패키지(100)를 후속적으로 처리하는 동안 상기 접착제(45)가 안정을 유지하도록 선택된다. 예를 들면, 접착제(45)는 약 240℃까지의 온도에서 안정을 유지하도록 선택된다. 칩 패키지(100)는 칩 패키지(100)를 예를 들면, 인쇄 회로 기판에 부착하는 후속 땜납 리플로우잉(solder reflowing) 단계 동안 240℃까지의 온도에 노출된다. 본 문서에서 사용된 바와 같이 안정하다(stable)는 것은 접착제(45)가 [1] 보호 플레이트(50) 및 칩 캐리어(10)에 대한 그 결합(bond)을 유지하며, [2] 그 영 탄성 계수를 계속 유지함을 의미한다.
예시적인 접착제(45)는 실리콘이다. 접착제(45)로 사용하기에 적합한 또다른 재료는 제너럴 일렉트릭 컴퍼니(General Electric Company)로부터 부품 번호 TC3280G로 입수할 수 있다. 충진제(filler)가 접착제(45)의 열 전도도를 증가시키기 위하여 접착제(45)내에 분산될 수 있다. 이러한 방식으로, 도 3에 도시된 다이(20)와 보호 플레이트(50) 사이에 긴밀한(intimate) 열 접점이 형성되어, 다이(20)에서 보호 플레이트(50)로 열을 전도하게 된다. 충진제는 열 전도도를 제공하도록 선택되며, 예를 들면, 은, 이산화 실리콘, 알루미나, 질화 알루미늄, 산화 아연 또는 질화 보론이다.
단계(220)에서, 도 3에 도시된 보호 플레이트(50)는 접착제(45)에 가압되어, 보호 플레이트(50)를 다이(20)에 고정하게 된다. 보호 플레이트(50)가 접착제(45)에 가압될 때 접착제(45) 다이(20) 표면을 가로질러 퍼져나가서 예를 들면, 비활성 표면(22)의 적어도 70%를 덮도록 하는데 충분한 접착제(45)가 비활성 표면(22)에 도포된다.
다이(20)와 보호 플레이트(50) 사이의 접착제(45)의 두께는 0.051 내지 0.076 mm(즉, 2 내지 3 밀(mil)이고, 1 밀은 1 인치의 1/1000임)이다. 접착제(45)의 두께는 더 두껍거나 더 얇을 수 있으나, 다이(20)와 보호 플레이트(50) 사이에 열 전도성을 유지하도록 선택된다. 접착제(45)의 두께가 너무 많이 증가될 경우, 접착제(45)의 열 전도 특성은 감소될 수 있다. 접착제(45)의 두께는 또한, 접착제(45)의 접착 특성을 유지하도록 선택된다. 접착제(45)의 두께가 너무 많이 감소될 경우, 접착제(45)는 다이(20)와 보호 플레이트(50) 사이의 결합을 유지하지 못할 수도 있다.
보호 플레이트(50)는 스테인레스 스틸, 구리, 알루미늄, 철 니켈 합금(니켈 42%의 함금), 발광 청동(phosphor bronze) 또는 철과 같은 금속일 수도 있다. 보호 플레이트(50)의 열 전도성 및 다이(20)와 보호 플레이트(50) 사이의 긴밀한 열 접점으로 인하여, 보호 플레이트(50)는 칩 패키지(100)의 열적 성능을 증가시키는 열 스프레더(heat spreader)로 작용한다.
보호 플레이트(50)는 0.18 또는 0.2 mm(7 또는 8 밀)의 두께를 가질 수 있다. 보호 플레이트(50)가 다이(20)의 비활성 표면(22)을 덮도록 보호 플레이트(50)의 다른 치수(dimension)가 선택된다. 대안으로서, 보호 플레이트(50)는 다이(20)의 비활성 표면(22)보다 더 크거나 더 작을 수 있다. 보호 플레이트(50)는 비활성 표면(22)이 손상되는 것을 방지한다.
특정한 구체적 실시예를 참조하여 본 명세서에서 도해되고 설명되고 있지만, 그럼에도 불구하고 본 발명을 제시된 세부 사항에 한정하려는 것은 아니다. 오히려, 청구항에 상당하는 범주 및 범위 내에서 그리고 본 발명의 사상에서 벗어나지 않는 한 세부 사항에 대한 여러 수정이 이루어질 수 있다. 예를 들면, 보호 플레이트(50)는 다이(20)가 칩 캐리어(10)에 결합되기 전에 다이(20)에 결합될 수 있다.
따라서, 본 발명에 따르면, 다이가 손상되는 것을 방지할 수 있고, 다이에 추가적 힘을 가하지 않고서 다이를 보호할 수 있게 된다.

Claims (25)

  1. 칩 패키지에 있어서,
    ① 다이와,
    ② 상기 다이 위에 형성된 접착제―상기 접착제는 낮은 탄성 계수를 가짐―와,
    ③ 상기 접착제를 이용하여 상기 다이에 결합된 보호 플레이트
    를 포함하는 칩 패키지.
  2. 제 1 항에 있어서,
    상기 접착제는 약 10,000 psi를 포함하여 약 10,000 psi까지의 탄성 계수를 갖는 칩 패키지.
  3. 제 2 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  4. 제 3 항에 있어서,
    상기 전도 재료는 은, 이산화 실리콘, 알루미나로 구성된 그룹에서 선택되는 칩 패키지.
  5. 제 2 항에 있어서,
    상기 접착제는 240℃까지의 온도에서 안정한 칩 패키지.
  6. 제 2 항에 있어서,
    상기 접착제는 약 1,000 psi를 포함하여 약 1,000 psi까지의 탄성 계수를 갖는 칩 패키지.
  7. 제 6 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  8. 제 7 항에 있어서,
    상기 전도 재료는 은, 이산화 실리콘, 알루미나로 구성된 그룹에서 선택되는 칩 패키지.
  9. 제 6 항에 있어서,
    상기 접착제는 240℃까지의 온도에서 안정한 칩 패키지.
  10. 제 1 항에 있어서,
    상기 보호 플레이트는 금속인 칩 패키지.
  11. 제 1 항에 있어서,
    상기 접착제는 실리콘인 칩 패키지.
  12. 제 1 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  13. 제 1 항에 있어서,
    상기 다이는 활성 표면과 비활성 표면을 구비하며, 상기 접착제는 비활성 표면 위에 형성되는 칩 패키지.
  14. 제 1 항에 있어서,
    상기 다이는 제 1 크기를 갖는 비활성 표면을 구비하며, 상기 보호 플레이트는 상기 제 1 크기보다 크거나 또는 이와 동일한 제 2 크기를 갖는 칩 패키지.
  15. 칩 패키지에 있어서,
    ① 활성 표면과 비활성 표면을 구비하는 다이와,
    ② 상기 비활성 표면 위에 형성된 접착제와,
    ③ 상기 접착제를 이용하여 상기 비활성 표면에 결합된 보호 플레이트와,
    ④ 상기 다이의 상기 활성 표면에 결합된 칩 캐리어
    를 포함하는 칩 패키지.
  16. 제 15 항에 있어서,
    상기 접착제는 약 10,000 psi를 포함하여 약 10,000 psi까지의 탄성 계수를 갖는 칩 패키지.
  17. 제 16 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  18. 제 16 항에 있어서,
    상기 접착제는 240℃까지의 온도에서 안정한 칩 패키지.
  19. 제 16 항에 있어서,
    상기 접착제는 약 1,000 psi를 포함하여 약 1,000 psi까지의 탄성 계수를 갖는 칩 패키지.
  20. 제 19 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  21. 제 19 항에 있어서,
    상기 접착제는 240℃까지의 온도에서 안정한 칩 패키지.
  22. 제 15 항에 있어서,
    상기 보호 플레이트는 금속인 칩 패키지.
  23. 제 15 항에 있어서,
    상기 접착제는 실리콘인 칩 패키지.
  24. 제 15 항에 있어서,
    상기 접착제는 열 전도 재료를 포함하는 칩 패키지.
  25. 제 15 항에 있어서,
    상기 비활성 표면은 제 1 크기를 가지며, 상기 보호 플레이트는 상기 제 1 크기보다 크거나 또는 이와 동일한 제 2 크기를 갖는 칩 패키지.
KR1019980017439A 1997-06-30 1998-05-14 칩 패키지 KR19990006450A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/884,796 US6403882B1 (en) 1997-06-30 1997-06-30 Protective cover plate for flip chip assembly backside
US8/884,796 1997-06-30

Publications (1)

Publication Number Publication Date
KR19990006450A true KR19990006450A (ko) 1999-01-25

Family

ID=25385415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017439A KR19990006450A (ko) 1997-06-30 1998-05-14 칩 패키지

Country Status (3)

Country Link
US (1) US6403882B1 (ko)
KR (1) KR19990006450A (ko)
TW (1) TW434849B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432515B2 (en) 2004-11-11 2013-04-30 Nitto Denko Corporation Combination optical film, laminated combination optical film and image display

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
US6617683B2 (en) * 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
CN2681331Y (zh) * 2003-12-26 2005-02-23 鸿富锦精密工业（深圳）有限公司 散热装置
WO2007001018A1 (ja) * 2005-06-29 2007-01-04 Rohm Co., Ltd. 半導体装置および半導体装置集合体
US20080067669A1 (en) * 2006-09-18 2008-03-20 Buttel Nicole A Systems, devices and methods for controlling thermal interface thickness in a semiconductor die package
TWI338938B (en) * 2007-05-11 2011-03-11 Siliconware Precision Industries Co Ltd Heat-dissipating type semiconductor package
US9293420B2 (en) * 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material
US20120306067A1 (en) * 2011-06-02 2012-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally Enhanced Integrated Circuit Package
US8946663B2 (en) 2012-05-15 2015-02-03 Spansion Llc Soft error resistant circuitry
US11329010B2 (en) 2019-04-11 2022-05-10 Cryptography Research, Inc. Integrated circuit shield

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388132A (en) 1981-06-01 1983-06-14 Burroughs Corporation Method of attaching a protective film to an integrated circuit
US4535350A (en) * 1981-10-29 1985-08-13 National Semiconductor Corporation Low-cost semiconductor device package and process
US4795680A (en) * 1986-05-09 1989-01-03 General Electric Company Polyimide-siloxanes, method of making and use
US4933042A (en) 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
JPH01235261A (ja) 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置及びその製造方法
US5331513A (en) 1991-07-12 1994-07-19 Rohm Co., Ltd. Method of mounting electronic part on circuit substrate and circuit substrate including electronic parts mounted thereon
DE69220333D1 (de) * 1991-12-11 1997-07-17 Ibm Elektronische Baugruppe mit schützendem Verkapselungsmaterial
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JPH06310564A (ja) 1993-04-20 1994-11-04 Hitachi Ltd 半導体装置
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US6083768A (en) * 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432515B2 (en) 2004-11-11 2013-04-30 Nitto Denko Corporation Combination optical film, laminated combination optical film and image display

Also Published As

Publication number Publication date
US6403882B1 (en) 2002-06-11
TW434849B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
KR100304085B1 (ko) 열전도성 구조체의 제조 방법
US6483708B2 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
JP2974552B2 (ja) 半導体装置
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
KR19990006450A (ko) 칩 패키지
EP0594395B1 (en) Semiconductor power module
US7554180B2 (en) Package having exposed integrated circuit device
US20040036160A1 (en) Packaged die on PCB with heat sink encapsulant and methods
US7498664B2 (en) Semiconductor package having increased resistance to electrostatic discharge
EP0642156A2 (en) Improved encapsulated semiconductor chip module and method of forming the same
KR20010031110A (ko) 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체
EP0365007A2 (en) Crimp-type semiconductor device having non-alloy structure
JPH04162756A (ja) 半導体モジュール
KR100809698B1 (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
KR100271992B1 (ko) 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
CN87104825A (zh) 散热性能改善了的大规模集成电路封装
KR100745644B1 (ko) 패키지 구조
JPH1050877A (ja) 半導体パッケージ
CN2570981Y (zh) 倒装片型芯片封装结构
JPH08222652A (ja) 半導体装置及びその製造方法
JP3431478B2 (ja) Ｂｇａ型半導体装置およびその製造方法
JPH09331002A (ja) 半導体パッケージ
KR20030059575A (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee