KR19990006073A - 반도체 소자의 평탄화 방법 - Google Patents

반도체 소자의 평탄화 방법 Download PDF

Info

Publication number
KR19990006073A
KR19990006073A KR1019970030295A KR19970030295A KR19990006073A KR 19990006073 A KR19990006073 A KR 19990006073A KR 1019970030295 A KR1019970030295 A KR 1019970030295A KR 19970030295 A KR19970030295 A KR 19970030295A KR 19990006073 A KR19990006073 A KR 19990006073A
Authority
KR
South Korea
Prior art keywords
pad
polishing
oxide film
soft
hard
Prior art date
Application number
KR1019970030295A
Other languages
English (en)
Inventor
박상균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030295A priority Critical patent/KR19990006073A/ko
Publication of KR19990006073A publication Critical patent/KR19990006073A/ko

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체소자의 평탄화 방법에 관한 것으로, 하나의 연마 패드내에 하드 패드와 소프트 패드를 부채꼴 모양으로 연속하여 배열되도록 구성된 복합 패드나 원통형 봉에 하드 패드와 소프트 패드가 연속하여 배열되도록 구성된 복합 패드를 이용하여 연마함으로써, 복합 패드내의 하드 패드 부분에 의한 평탄도 향상 연마와, 소프트 패드 부분에 의한 균일도 향상 연마 효과를 동시에 얻을 수 있는 방법이다.

Description

반도체 소자의 평탄화 방법
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 특히 화학적 기계 연마법(Chemical Mechanical Polishing ; 이하 CMP라 칭함.)을 이용한 평탄화 공정에 의한 층간절연막의 전면평탄화 공정 및 얕은 트렌치 소자 분리(Shallow Trench Isolation)공정의 절연막 평탄화 공정시, 하나의 패드 내에 하드 패드와 소프트 패드를 연속하여 배열되도록 구성된 복합 패드를 사용하고, 연마시 연마 압력을 조정하여 별도의 패드가 부착된 다른 장비에서 연마하거나, 2차 연마를 실시하는 등의 공정 없이 한 장비에서 한 번의 연마에 의해 균일도와 평탄도를 동시에 향상시켜 연마하는 반도체 소자의 평탄화 방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화에 따라 소자 표면의 요철은 더욱 심화되어 고단차의 토폴로지를 절연막으로 채우는 평탄화 기술과, 기존의 소자 분리 공정 대신에 얕은 트렌치 소자 분리 공정시의 절연막 연마 공정등은 반도체 소자에 제조에 있어 중요한 기술중의 하나로 대두되고 있다.
이러한 기술중의 하나로 CMP공정에 의한 전면 평탄화 및 소자 분리 절연막 연마를 이룰 수 있으나, 평탄화 정도를 좋게 연마하기 위하여 하드 패드를 사용하여 연마하면, 웨이퍼 내의 연마되는 정도인 균일도가 불량하게 된다.
또한 균일도를 양호하게 연마하기 위하여 소프트 패드를 사용하여 연마하면, 웨이퍼 내부의 같은 지역이 연마되는 정도인 균일도는 양호하나 전체 단자가 감소되어 평탄화되는 평탄도가 불량해지는 문제점이 있다.
상기한 문제점을 해결하기 위하여 번저 하드 패드위에서 연마하여 평탄도를 얻고, 다른 연마장비에서 소프트 패드를 이용하여 연마하여 균일도를 얻는 방법이 사용되거나, 또는 연마 초기에 연마압력을 감소시켜 먼저 평탄도를 얻고, 연마 후반부에 연마압력을 감소시켜 연마하여 균일도를 얻는 2단계 연마를 실시하기도 하나 그 효과는 뚜렷하지 않다.
또한 얕은 트렌치 소자 분리공정의 절연막을 연마하는 공정의 경우, 전체 단차를 완화시키는 평탄도도 중요하지만 층간절연막 평탄화 공정보다 어느 영역이나 같은 정도의 연마가 이루어지도록 하는 균일도가 매우 중요하게 된다. 이와 같이 기존의 단일 패드에 의해서는 균일도와 평탄도를 동시에 얻을 수가 없어서, 또 다른 장비가 필요하거나 다른 패드를 교체해야 하는 문제점이 있다.
상기와 같은 종래의 기술에 대해 첨부 도면을 참조하여 살펴보면 다음과 같다.
도 1A내지 도 1C 도는 종래의 기술에 따른 반도체 소자의 평탄화 공정단계를 도시한 단면도이다.
제 1A 도는 전체 단차를 완화시키기 위하여 소정의 두께로 층간 절연막을 증착한 상태를 도시한 반도체 소자의 단면도이다.
상기 도면을 참조하면, 소정의 기판(1)상에 폴리 배선(2)을 사진 및 식각 공정을 통하여 형성하고, 후속 공정 진행시 불순물 확산 방지 막으로 언도프트 산화막(3)을 증착 하였다.
상기와 같이 형성된 폴리 배선에 의한 단차(7)를 완화시키기 위하여 산화막(4)을 셀지여(5)과 주변회로 지역(6) 단차(7)이상으로 증착한다. 예를 들면, 단차가 1.0㎛ 이면 산화막을 1.0㎛ 이상으로 증착한다.
이 때 CMP 공정에 의한 전면 평탄화 공정은 게이트 공정, 비트라인 공정 및 개캐피서 공정등 어느 공정이나 배선에 의한 단차가 발생시 적용 가능하다.
제 1B 도는 층간 절연막(4)을 증착한 후 기존의 단일 하드 패드를 사용하여 CMP 공정을 실시하여 평탄화 시킨 상태를 도시한 단면도이다.
즉, 상기 도 1B는 소정의 기판(1)상에 증착된 산화막(4)을 CMP공정에 의해 평탄화시킨 상태를 도시한 것이다.
상기에 있어서, CMP공정에 의한 산화막 연마시 전체 단차를 완화시키기 위하여 평탄도를 좋게하면, 웨이퍼 내부의 같은 모양의 영역인 웨이퍼 센터(center)에서 연마되고 남은 산화막의 두께(8)와 다른 영역인 웨이퍼 에지(edge)에서 연마되고 남은 산화막의 두께(9)가 달라져, 즉 균일도가 불량해져 후속 콘택식각 목표량이나, 금속배선 매립 깊이 등이 달라지는 문제가 있다.
도 1C는 층간절연막(4)을 증착한 후 기존의 단일 소프트 패드를 사용하여 CMP공정을 실시하여 평탄화시킨 상태를 도시한 단면도이다.
상기 도면에서는, 전체 단차를 완화시키고 웨이퍼 내부의 같은 모양의 영역인 웨이퍼 센터에서의 단차(8)와 다른 영역인 웨이퍼 에지에서의 단차가 균일하게 되도록 상기 양측부위에서의 연마되는 정도를 균일하게 할 경우, 전체 단차가 완전히 평탄화 되지 않고 셀 에지부에서 단차가 남는 형태(10)로 평탄도가 불량해지는 문제가 있음을 알 수 있다.
제 1D 도는 기존의 연마 패드를 나타낸 것으로, 하드 패드는 단층의 패드(11)를 사용하며, 소프트 패드(12)는 연마 테이블과 연마 패드 사이에 충격 완충 역할을 하는 또 다른 패드(13)를 삽입하여 적층 패드로 사용하는 것을 나타낸 단면도이다.
상기 하드 패드(11)와 소프트 패드(12)모두를 다 사용하기 위해서는 2대 이상의 장비가 필요로 하거나 한 번 연마후, 연마 테이블에서 연마 패드를 교체해야 하는 번거로움이 따르게 된다.
이상 상술한 바와 같이, 기존의 단일 패드에 의해서는 균일도와 평탄도를 동시에 얻을 수가 없어서, 또 다른 장비가 필요하거나 다른 패드를 교체해야 하는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여, 하나의 연마 패드내에 하드 패드와 소프트 패드를 부채꼴 모양으로 연속하여 배열되도록 구성된 복합 패드나 원통형 봉에 하드 패드와 소프트 패드가 연속하여 배열되도록 구성된 복합 패드를 이용하여, 복합 패드내의 하드 패드 부분에 의한 평탄도 향상 연마와, 소프트 패드 부분에 의한 균일도 향상 연마 효과를 동시에 얻으며, 또한 연마초기에는 연마압력을 작게 하여 연마함으로써 전체 패턴의 단차를 완화시키는 평탄도 향상 효과를 극대화할 수 있는 반도체 소자의 평탄화 방법을 제공함에 그 목적이 있다.
도 1A내지 도 1C 도는 종래의 기술에 따른 반도체 소자의 평탄화 공정단계를 도시한 단면도
도 1D는 종래의 연마패드를 도시한 도면
도 2A는 본 발명에 따른 원형 복합 패드의 일 예를 도시한 평면도
도 2B는 본 발명의 방법에 따라 원통형 복합 패드에 의한 연마공정을 도시한 도면
도 2C는 본 발명의 방법에 따라 복합 패드를 사용하여 웨이퍼 상부면을 평탄화시킨 후의 상태를 도시한 단면도
* 도면의 주요부분에 대한 설명
1 : 실리콘 기판, 2 : 폴리실리콘 배선, 3 : 패드 산화막, 4 : 절연 산화막, 5: 셀지역, 6 : 주변회로 지역, 7 : 단차, 8 : 웨이퍼 센터부 잔류 산화막, 9 : 웨이퍼 에지부 잔류 산화막, 10 : 잔류 단차, 11 : 하드패드, 12 : 소프트 패드, 13 : 완충패드, 14 : 원형 복합 패드, 15 : 원통형 복합 패드, 16 : 셀 에지부
상기 목적을 달성하기 위한 본 발명의 방법은,
고단차의 토폴로지를 갖는 다수의 도전층이 형성된 소정의 반도체 기판 상부에 불순물 확산 방지막으로 소정 두께의 패드 산화막을 형성하는 공정과,
전체구조 상부에 상기 단차의 높이보다 더 큰 두께의 절연 산화막을 형성하는 공정과,
상기 상부 산화막을 하드 패드와 소프트 패드로 구성된 복합 패드를 사용한 CMP공정으로 연마하여 평탄화하는 공정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대해 상세히 설명하기로 한다.
도 2A는 본 발명에 따른 원형 복합 패드의 일 예를 도시한 평면도로서, 원형 복합 패드의 구성을 나타낸 도면이다.
즉, 하나의 연마 패드내에 하드 패드(11)와 소프트 패드(12)를 부채꼴 모양으로 연속하여 배열되도록 구성한 원형 복합 패드(14)이다.
이때 상기 부채꼴형 하드 패드(11)와 소프트 패드(12)의 높이는 동일하도록 한다.
도 2B는 본 발명의 방법에 따라 원통형 복합 패드(15)에 의한 연마공정을 도시한 도면으로서, 하나의 원통형 봉에 하드 패드(11)와 소프트 패드(12)가 연속하여 배열되도록 구성한 원통형 복합 패드(15)를 사용하여, 소정의 기판(1)을 연마하는 공정을 나타내었다.
이 때 상기 원통형 하드 패드(11)와 소프트 패드(12)의 높이는 동일하도록 한다.
도 2C는 본 발명의 방법에 따라 복합 패드를 사용한 CMP공정에 의하여 전면 평탄화된 상태를 도시한 단면도로서, 소정의 기판(1)상에 증착된 산화막(4)을 CMP공정에 의해 완전 평탄화된 상태를 나탸내었다.
즉, 고단차의 토폴로지를 갖는 다수의 도전층 즉, 폴리배선(22)이 형성된 소정의 기판(21) 상부에 불순물 확산 방지막으로 소정 두께의 패드 산화막(23)을 형성한다.
전체구조 상부에 상기 단차의 높이보다 더 큰 두께의 절연 산화막(24)을 형성하고, 그 다음 상기 상부 산화막(24)을 상기 도 2A와 도 2B에 도시된 하드 패드(11)와 소프트 패드(12)로 구성된 복합 패드(14, 15)를 사용하여 CMP공정으로 연마하여 평탄화한다.
이 때 상기 절연 산화막(24)으로 언도프트 산화막이나 PSG, BPSG중 어느 하나를 사용한다. 그리고 상기 CMP공정시에는 연마초기와 연마 후기의 연마조건을 달리하여 실시한다. 예컨데, 연마초기에는 연마압력을 1-5 psi, 테이블 회전속도는 50-100 rpm로 하고, 연마 후반부에는 연마압력을 5-10 psi, 테이블 회전속도는 10-50 rpm으로 한다.
또한 상기 각 경우의 CMP공정시 연마조건은 폴리싱 헤드의 백 압력은 0.001~2 psi, 연마시 사용하는 슬러리는 KOH계나 NH4OH계를 사용한다.
상기와 같이 복합 패드(14, 15)를 사용한 CMP공정에 의한 산화막 연마시, 전체 단차를 효과적으로 완화시켜, 웨이퍼 내부의 같은 모양의 영역인 웨이퍼 센터에서 연마되고 남은 산화막의 두께(9)를 동일하게 제어하고 셀 에지부(16)에서도 단차가 남지 않고 완전 평탄화 되어 한 장비에서 한 번의 연마에 의해 평탄도와 균일도를 동시에 향상시킬 수 있다.
이상 상술한 바와 같이, 본 발명의 방법에 따라 하나의 연마 패드내에 하드패드와 소프트 패드를 부채꼴 모양으로 연속하여 배열되도록 구성된 복합 패드나 원통형 봉에 하드 패드와 소프트 패드가 연속하여 배열되도록 구성된 복합 패드를 이용하여 연마함으로써, 복합 패드내의 하드 패드 부분에 의한 평탄도 향상 연마와, 소프트 패드 부분에 의한 균일도 향상 연마 효과를 동시에 얻으며, 또한 연마초기에는 연마 압력을 작게 하여 연마함으로써 전체 패턴의 단차를 완화시키는 평탄도 향상 효과를 극대화할 수 있다. 아울러, 연마 후반부에서의 연마압력을 증기시켜 연마 할 경우 복합 패드내의 소프트 패드가 더욱 효과적으로 웨이퍼내의 균일도를 좋게하므로 평탄도와 균일도의 효과를 동시에 얻을 수 있다.

Claims (9)

  1. 고단차의 토폴로지를 갖는 다수의 도전층이 형성된 소정의 반도체 기판 상부에 불순물 확산 방지막으로 소정 두께의 패드 산화막을 형성하는 공정과,
    전체구조 상부에 상기 단차의 높이보다 더 큰 두께의 절연 산화막을 형성하는 공정과,
    상기 상부 산화막을 하드 패드와 소프트 패드로 구성된 복합 패드를 사용한 CMP공정으로 연마하여 평탄화하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 평탄화 방법.
  2. 제 1항에 있어서, 상기 복합 패드는 하나의 연마 패드내에 하드 패드와 소프트 패드를 부채꼴 모양으로 연속하여 배열되도록 구성하여 형성된 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  3. 제 1항에 있어서, 상기 복합 패드는 하나의 원통형봉에 하드 패드와 소프트 패드를 연속하여 배열되도록 구성하여 형성된 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 부채꼴형 하드 패드와 소프트 패드의 높이는 동일하도록 한 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 원통형 하드 패드와 소프트 패드의 높이는 동일하도록 한 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  6. 제 1항에 있어서, 상기 불순물 확산 방지막으로 언도프트 산화막을 CVD법으로 증착하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  7. 제 1항에 있어서, 상기 절연 산화막으로 언도프트 산화막이나 PSG, BPSG중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  8. 제 1항에 있어서, 상기 CMP공정시 연마초기의 압력을 1-5 psi, 테이블 회전속도는 50-100 rpm로 하고, 연마 후반부에는 5-10 psi, 테이블 회전속도는 10-50 rpm으로 하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  9. 제 1항에 있어서, 상기 CMP공정시 연마조건은 폴리싱 헤드의 백 압력은 0.001-2 psi, 연마시 사용하는 슬러리는 KOH계나 NH4OH계를 사용하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
KR1019970030295A 1997-06-30 1997-06-30 반도체 소자의 평탄화 방법 KR19990006073A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030295A KR19990006073A (ko) 1997-06-30 1997-06-30 반도체 소자의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030295A KR19990006073A (ko) 1997-06-30 1997-06-30 반도체 소자의 평탄화 방법

Publications (1)

Publication Number Publication Date
KR19990006073A true KR19990006073A (ko) 1999-01-25

Family

ID=66039148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030295A KR19990006073A (ko) 1997-06-30 1997-06-30 반도체 소자의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR19990006073A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341850B1 (ko) * 1999-06-25 2002-06-26 박종섭 연마 패드의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914469A (ja) * 1982-07-08 1984-01-25 Disco Abrasive Sys Ltd ポリツシング装置
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
JPH08192353A (ja) * 1995-01-17 1996-07-30 Mitsubishi Materials Shilicon Corp 半導体ウェーハの研磨装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914469A (ja) * 1982-07-08 1984-01-25 Disco Abrasive Sys Ltd ポリツシング装置
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
JPH08192353A (ja) * 1995-01-17 1996-07-30 Mitsubishi Materials Shilicon Corp 半導体ウェーハの研磨装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341850B1 (ko) * 1999-06-25 2002-06-26 박종섭 연마 패드의 제조 방법

Similar Documents

Publication Publication Date Title
US6200897B1 (en) Method for manufacturing even dielectric layer
JP2702398B2 (ja) 半導体構造物上に平坦な表面を形成する方法
US6248667B1 (en) Chemical mechanical polishing method using double polishing stop layer
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
KR100268210B1 (ko) 반도체웨이퍼의평탄화방법
US6716732B2 (en) Method for fabricating a contact pad of semiconductor device
KR20010082972A (ko) 반도체 장치의 배선 및 이의 제조 방법
US20050014330A1 (en) Method of planarizing an interlayer dielectric layer
US6723644B2 (en) Method of fabricating a semiconductor device using two chemical mechanical polishing processes to polish regions having different conductive pattern densities
KR19990006073A (ko) 반도체 소자의 평탄화 방법
KR100256055B1 (ko) 평탄화 개선을 위한 반도체 장치 제조 방법
US6294471B1 (en) Method of eliminating dishing effect in polishing of dielectric film
KR100356798B1 (ko) 반도체 소자의 제조방법
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR20020082667A (ko) 더미패턴을 이용한 평탄화방법
KR0124635B1 (ko) 반도체 소자의 평탄화방법
KR100572830B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100449251B1 (ko) 반도체 소자의 제조 방법
KR100224788B1 (ko) 반도체 소자의 제조방법
KR100261681B1 (ko) 반도체소자의 평탄화 방법
KR0156143B1 (ko) 반도체장치의 평탄화방법
KR100596430B1 (ko) 반도체소자의 층간절연막의 화학적 기계적 연마방법
KR20000043236A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR20010003688A (ko) 고집적 메모리소자 제조방법
KR20000044923A (ko) 반도체 소자의 층간 절연막 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application