KR19990004225A

KR19990004225A - 직교 콘버루셔널 인코딩 장치

Info

Publication number: KR19990004225A
Application number: KR1019970028275A
Authority: KR
Inventors: 소성열
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 1999-01-15

Abstract

본 발명은 콘버루셔널 인코더, 블록 인터리버, 월치 모듈레이터의 모듈을 1부분으로 통합하여 블록 인터리버부분 만큼의 지연시간을 감소시킴과 동시에 정확한 채널 코딩이 이루어질 수 있도록 하는 직교 콘버루셔널 인코딩 장치에 관한 것이다.

본 발명은 시프트 에지스터부(1), 시프트 레지스터부(1)의 각각의 시프트 레지스터(S)와 타임 레지스터(T)를 곱셈시키는 곱셈수단(2), 다수의 스위치(SW)로 구성되어 데이타 입력시 시프트 레지스터(S)가 다음으로 시프트되고 이렇게 시프트된 값과 타임 레지스터(T)의 값이 곱셈수단(2)을 통하여 곱해져 다음 레지스터로 이동되는 반복적인 동작에 의해 블록 인터리버 부분만큼 지연시간이 줄어들게 함과 함께 디자인이 단순하면서도 강력한 채널코딩이 이루어지도록 한 것이다.

Description

직교 콘버루셔널 인코딩 장치

본 발명은 모뎀에 관한 것으로, 특히 콘버루셔널 인코더, 블록 인터리버, 월치 모듈레이터의 모듈을 1부분으로 통합하여 블록 인터리버부분만큼의 지연시간을 감소시킴과 동시에 정확한 채널 코딩이 이루어질 수 있도록 하는 직교 콘버루셔널 인코딩 장치에 관한 것이다.

일반적으로 디지탈 셀룰라인에 있어서, 리버스 CDMA트래픽 구조에서는 콘버루셔널 인코더, 블록 인터리버, 월치 모듈레이터순으로 권장되고 있다.

종래에는 콘버루셔널 인코더를 사용하여 가우시안 노이즈에는 효과적으로 대응할 수 있었으나, 페이딩(Fading)노이즈에는 효과적으로 대응하기 어려운 결점이 있었다.

본 발명은 이와같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 콘버루셔널 인코더, 블록 인터리버, 왈시 모듈레이터의 3부분의 모듈을 1부분으로 통합하고 블록 인터리버 부분만큼 지연시간이 줄게 함과 아울러 디자인이 단순하면서도 강력한 채널코딩이 이루어지도록 하는 직교 콘버루셔널 인코딩 장치를 제공하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본 발명은 블록 인터리버 부분을 제거하고 콘버루션 인코더와 왈시 모듈레이터를 하나의 모듈로 묶어서 랜덤 에러및 버스트 에러가 있는 채널 환경에 견딜 수 있도록 구성함을 그 특징으로 한다.

도 1은 본 발명 직교 콘버루셔널 인코딩 장치의 구성을 나타낸 도면

도면의 주요 부분에 대한 부호의 설명

1:시프트 레지스터부 T:타임 레지스터

S:시프트 레지스터 SW:스위치

이하, 본 발명 직교 콘버루셔널 인코딩 장치의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.

도 1은 본 발명의 블록도로, 입력되는 데이타를 한 비트씩 시프트시키는 다수의 시프트 레지스터(S)로 된 시프트 레지스터부(1)와, 상기 시프트 레지스터부(1)의 각각의 시프트 레지스터(S)와 타임 레지스터(T)를 곱셈시키는 곱셈수단(2)과, 상기 곱셈수단(2)과 타임 레지스터(T)사이에 연결되어 매 클립 타임마다 스위칭 온되어 곱셈된 시프트 레지스터(S)와 타임 레지스터(T)값을 다음 타임 레지스터로 이동 시키는 다수의 스위치(SW)로 구성된다.

이와같이 구성된 본 발명은 초기, 리을 시키면, 모든 스위치(SW)는 접점(b)으로 이동되어 시프트 레지스터부(1)가 제로(0)로 클리어된다.

이 상태에서 시프트 레지스터부(1)의 도면상 맨 좌측의 시프트 레지스터(S)에 1비트의 데이타(D)가 입력되면 오른쪽의 다음 시프트 레지스터(S)로 1비트 이동한다.

첫번째 클락에서는 스위치(SW1)만 스위칭 온되고 다음 스위치는 스위칭 오프상태를 그대로 유지하므로 출력단을 통하여는 비트 0이 출력된다.

두번째 클락이 입력되면, 스위치(SW1)는 온 상태를 유지하고, 스위치(SW2)는 오프상태에서 첫번째 타임 레지스터(T)와 시프트 레지스터가 곱해진 값이 두번째 단의 타임 레지스터로 시프트된다.

두번째단의 두번째 타임 레지스터(T)에서는 첫번째 타임 레지스터에서 시프트된 값을 받는다.

세번째 클럭에서 스위치(SW1)는 오프되고, 스위치(SW2)는 매 2T 마다 동작을 하기 때문에 온상태가 되고, 각단의 타임 레지스터와 입력 레지스터가 곱셈되어 시프트된다.

네번째 클락에서 스위치(SW1)(SW2)가 모두 스위칭 온되고, 각 레지스터들은 시프트되거나 곱해져서 다음단으로 시프트된다.

이때, 스위치(SW)는 매 클립 타임(clip time)마다 스위칭 온되므로 상기 시프트 레지스터(S)와 타임 레지스터(T)의 출력값이 곱셈수단(2)을 통하여 곱해지게 되고, 이렇게 곱해진 값이 다음 타임 레지스터(T)로 이동되는 것으로, 이와같은 동작을 2^k-1번 하면 최종적으로 2^k의 출력 심볼이 발생된다.

그리고 2^k-1번 클락이 다 발생되면, 입력 테이타(D)비트 하나가 다시 맨좌측의 시프트 레지스터(S)에 입력되고 시프트 레지스터(S)의 비트는 오른쪽으로 한비트씩 이동하며, 2^k-1의 클락을 발생하여 2^k의 출력 심볼을 얻는 것으로, 이와같은 과정을 입력데이타(D)가 끝날 때까지 반복적으로 수행하게 된다.

직교 콘버루션 인코더(orthogonal convolution encoder)에서 얻은 2^k의 출력 심볼들의 자기상관(autocorrelation)함수를 취하면 각 심볼들이 서로 직교함을 알 수 있으며, 구속장 k를 유지하면서 심볼을 얻을 수 있게 된다.

따라서, 본 발명에서 인코더를 사용하면,2^k가지의 브렌치 매트릭및 페트 매트릭값 계산의 어려움이 있지만 직교성분에 의해 잡음과 간섭에 강하게 된다.

이상에서 설명한 바와같은 본 발명은 콘버루셔널 인코더, 블록 인터리버, 왈시 모듈레이터의 3부분의 모듈을 1부분으로 통합하여 블록 인터리버 부분만큼 지연시간이 줄어드는 효과가 있으며, 디자인이 단순하면서도 강력한 채널코딩이 이루어지는 효과가 있다.

Claims

입력되는 데이타를 한 비트씩 시프트시키는 다수의 시프트 레지스터와 상기 각각의 시프트 레지스터와 타임 레지스터를 곱셈시키는 곱셈수단과, 상기 곱셈수단과 타임 레지스터사이에 연결되어 매 클립 타임마다 스위칭 온되어 곱셈된 시프트 레지스터와 타임 레지스터값을 다음 타임 레지스터로 이동시키는 다수의 스위치를 포함하여 구성된 것을 특징으로 하는 직교 콘버루셔널 인코딩 장치.