KR19990004113A - 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법 - Google Patents

반도체 메모리 장치의 칼럼 선택선 신호 제어 방법 Download PDF

Info

Publication number
KR19990004113A
KR19990004113A KR1019970028127A KR19970028127A KR19990004113A KR 19990004113 A KR19990004113 A KR 19990004113A KR 1019970028127 A KR1019970028127 A KR 1019970028127A KR 19970028127 A KR19970028127 A KR 19970028127A KR 19990004113 A KR19990004113 A KR 19990004113A
Authority
KR
South Korea
Prior art keywords
select line
column select
line signal
column
semiconductor memory
Prior art date
Application number
KR1019970028127A
Other languages
English (en)
Inventor
윤윤환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970028127A priority Critical patent/KR19990004113A/ko
Publication of KR19990004113A publication Critical patent/KR19990004113A/ko

Links

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법을 개시한다. 이는 하나의 선택된 로 어드레스에 대해 칼럼 선택선 신호(CSL)에 따라 칼럼 어드레스를 연속하여 다수개 선택함으로써 반도체 메모리 셀들에 데이터를 리드/라이트하는 반도체 메모리 장치의 리드/라이트 방법에 있어서, 상기 선택된 칼럼 어드레스 중 마지막 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭을 그 이전의 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭과 다르게 한다. 즉, 칼럼 선택선 신호의 펄스 폭을 변화시킴으로써 센스 증폭기(sense amplifier)의 센싱 속도를 증가시킬 수 있고 그 결과 라이트 명령 이후 라스 프리차지 명령이 발생하기 전에 데이터를 지정된 메모리 셀에 완전하게 라이트할 수 있다는 잇점이 있다.

Description

반도체 메모리 장치의 칼럼 선택선 신호 제어 방법
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법에 관한 것이다.
반도체 메모리 장치의 특성을 나타내는 요소 중에 tRDL(Last data in to RAS precharge)이라는 애시 파라미터(AC parameter)가 있는데, 상기 tRDL은 타이밍적으로 볼 때 칼럼 선택선 신호(CSL)의 싸이클 수이다. 이는 칼럼 선택선 신호(CSL)의 이전 몇 싸이클동안 계속적으로 데이터를 라이트하는 중에 라스 프리차지 명령(RAS(Row Address Strobe) Precharge Command)에 의해 진행중인 라이트 동작이 인터럽트(Interrupt)되었을 때, 마지막 데이터가 완전히 라이트되고 상기 라스 프리차지 명령이 들어오는데는 최소한 tRDL 구간이 존재해야함을 나타낸다.
도 1은 반도체 메모리 장치의 특성을 나타낸 타이밍도이다.
상기 도 1을 참조하면, 클럭(CLK)에 동기된 외부 명령, 즉 리드/라이트 또는 라스 프리차지 명령등을 받고 워드 라인(WL) 신호 및 칼럼 선택선 신호(CSL)에 따라 메모리 셀을 선택하여 외부 데이터(Ext.Data)를 리드/라이트한다.
이때 tRDL은 상기 칼럼 선택선 신호(CSL)의 한 싸이클로서, 라이트 명령 이후 라스 프리차지 명령이 인가될 경우 라스 프리차지 명령 이전 싸이클의 데이타를 완전히 라이트하기 위한 것으로 라스 프리차지 명령이 인가될 때의 칼럼 선택선 신호의 펄스 폭을 충분히 유지해 주기 위한 것이다.
도 2는 반도에 메모리 장치의 블록도이다.
라이트 명령에 의해 입력된 외부 데이터(Ext. data)는 칼럼 선택선이 열려 있는 상태에서는 입출력 구동기(I/O Driver)를 통해 비트 라인(BL)과 비트 라인바(BLB)에 실려 있는 전압을 변경함으로써 메모리 셀에 데이터를 저장한다. 상기와 같이 메모리 셀에 데이터가 저장되는 상태에서 칼럼 선택선이 닫히면 비트 라인 센스 증폭기(BL sense amplifier)가 데이터 전달 역할을 하는데, 즉 비트 라인(BL)과 비트 라인바(BLB) 전압의 차이에 해당하는 전압(ΔVBL)를 센싱하여 메모리 셀에 전달한다.
도 3은 종래 기술에 의해 칼럼 선택선 신호(CSL)를 나타낸다.
상기 도 3을 참조하면, 비트 라인 센스 증폭기는 칼럼 선택선 신호(CSL)가 디세이블될 때 비트 라인(BL)과 비트 라인바(BLB)의 전압 차이(ΔVBL)를 센싱하는데, 이때 상기 칼럼 선택선 신호(CSL)의 폭이 작아서 상기 전압들의 차이에 해당하는 전압(ΔVBL)을 센싱하는 시간이 길어지고 그만큼 센싱 속도가 느려진다.
또한 상기와 같은 상태에서 라스 프리차지 명령에 의해 워드 라인이 닫히게되면 외부 데이터(Ext. Data)가 메모리 셀에 완전히 라이트되지 않는 문제점이 있다.
도 4는 종래 기술에 의해 외부 전원 전압의 변동에 따른 칼럼 선택선 신호를 나타다.
상기 도 4를 참조하면, 외부에서 인가되는 전압 값이 낮아질 경우 비트 라인(BL)과 비트 라인바(BLB)의 전압 차이는 ΔVBL에서 ΔVBL′로 낮아짐으로써 상기 도 3과 동일한 문제점이 나타난다.
본 발명이 이루고자 하는 기술적 과제는, 센스 증폭기(sense amplifier)의 센싱 타임 지연으로 인해 메모리 셀에 데이터를 완전히 리드/라이트 하지 못하는 현상을 방지하기 위한 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법을 제공하는데 있다.
도 1은 반도체 메모리 장치의 특성을 나타낸 타이밍도이다.
도 2는 반도에 메모리 장치의 블록도이다.
도 3은 종래 기술에 의한 칼럼 선택선 신호(CSL)를 나타낸다.
도 4는 종래 기술에 의해 외부 전원 전압의 변동에 따른 칼럼 선택선 신호를 나타낸다.
도 5는 본 발명에 의한 칼럼 선택선 신호 제어 방법을 나타낸다.
상기 과제를 이루기 위하여 본 발명은 하나의 선택된 로 어드레스에 대해 칼럼 선택선 신호(CSL)에 따라 칼럼 어드레스를 연속하여 다수개 선택함으로써 반도체 메모리 셀들에 데이터를 리드/라이트하는 반도체 메모리 장치의 리드/라이트 방법에 있어서, 상기 선택된 칼럼 어드레스 중 마지막 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭을 그 이전의 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭과 다르게 하는 것을 특징으로하는 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법을 제공한다.
상기 마지막 칼럼 어드레스를 선택하는 칼럼 선택선 신호는 그 이전의 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭보다 크게하는 것이 바람직하다.
본 발명에 의한 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법은, 칼럼 선택선 신호의 펄스 폭을 변화시킴으로써 센스 증폭기(sense amplifier)의 센싱 속도를 증가시킬 수 있고 그 결과 라이트 명령 이후 라스 프리차지 명령이 발생하기 전에 데이터를 지정된 메모리 셀에 완전하게 라이트할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 5는 본 발명에 의한 칼럼 선택선 신호(CSL)의 제어 방법을 나타낸다.
상기 도 5를 참조하면, 계속되는 라이트 동작 중에 라스 프리차지 명령으로 인터럽트가 걸리면 마지막으로 들어온 데이터까지 지정된 메모리 셀로 충분히 전달되게 하기 위해 칼럼 선택선 신호(CSL)의 디세이블 시점을 밀어서 상기 칼럼 선택선 신호(CSL)의 펄스 폭을 증가시킨다.
예컨대, 점선으로 나타낸 펄스를 종래의 칼럼 선택선 신호(CSL)라고 하면 본 발명은 화살표와 같이 상기 칼럼 선택선 신호(CSL)의 펄스 폭을 증가시켰다.
비트 라인 센스 증폭기는 칼럼 선택선 신호(CSL)가 디세이블될 때 비트 라인(BL)과 비트 라인바(BLB)의 전압 차이(ΔVBL)를 센싱하여 마지막으로 들어온 데이터까지 지정된 메모리 셀로 전달하는데, 이때 상기 칼럼 선택선 신호(CSL)의 폭을 증가시킴으로써 비트 라인(BL)과 비트 라인바(BLB)가 충분히 벌어진 상황에서 상기 전압들의 차이에 해당하는 전압(ΔVBL)을 센싱하므로 센싱 시간이 작아지고 그만큼 센싱 속도가 빨라진다.
따라서 상기와 같은 상태에서 라스 프리차지 명령에 의해 워드 라인이 닫힐 경우, 상기 워드 라인이 닫히기 전에 외부 데이터(Ext. Data)를 메모리 셀에 완전히 라이트 할 수 있다는 잇점이 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법은, 칼럼 선택선 신호의 펄스 폭을 증가시킴으로써 센스 증폭기(sense amplifier)의 센싱 속도를 증가시킬 수 있고 그 결과 라이트 명령 이후 라스 프리차지 명령이 발생하기 전에 데이터를 지정된 메모리 셀에 완전하게 라이트할 수 있다.

Claims (2)

  1. 하나의 선택된 로 어드레스에 대해 칼럼 선택선 신호(CSL)에 따라 칼럼 어드레스를 연속하여 다수개 선택함으로써 반도체 메모리 셀들에 데이터를 리드/라이트하는 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법에 있어서,
    상기 선택된 칼럼 어드레스 중 마지막 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭을 그 이전의 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭과 다르게 하는 것을 특징으로하는 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법.
  2. 제 1 항에 있어서, 상기 마지막 칼럼 어드레스를 선택하는 칼럼 선택선 신호는 그 이전의 칼럼 어드레스를 선택하는 칼럼 선택선 신호의 폭보다 큰 것을 특징으로하는 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법.
KR1019970028127A 1997-06-27 1997-06-27 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법 KR19990004113A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028127A KR19990004113A (ko) 1997-06-27 1997-06-27 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028127A KR19990004113A (ko) 1997-06-27 1997-06-27 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법

Publications (1)

Publication Number Publication Date
KR19990004113A true KR19990004113A (ko) 1999-01-15

Family

ID=65987226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028127A KR19990004113A (ko) 1997-06-27 1997-06-27 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법

Country Status (1)

Country Link
KR (1) KR19990004113A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363967B1 (ko) * 2006-04-27 2014-02-18 유키오 후지 비휘발성 메모리 어레이의 페이지 모드 액세스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363967B1 (ko) * 2006-04-27 2014-02-18 유키오 후지 비휘발성 메모리 어레이의 페이지 모드 액세스

Similar Documents

Publication Publication Date Title
EP1168358B1 (en) Refresh-type memory with zero write recovery time and no maximum cycle time
KR100297086B1 (ko) 지정된뱅크의자동리프레쉬
KR100282694B1 (ko) 메모리의 비트 라인 리셋 회로
US20190156880A1 (en) Timing control circuit shared by a plurality of banks
GB2304434A (en) Automatic bit line precharge circuit and method
JPS61105795A (ja) メモリ回路
US6072749A (en) Memory device preventing a slow operation through a mask signal
KR100851398B1 (ko) 반도체기억장치
US6026041A (en) Semiconductor memory device
JP2000357393A (ja) メモリ回路のローカル入力／出力信号ラインの電圧予昇及び均一化方法とその装置
US20050265116A1 (en) Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation
US20060133168A1 (en) Semiconductor memory device for reducing chip area
US6012122A (en) Systems and methods for distinguishing between memory types
US20160372162A1 (en) Sense amplifier driving device and semiconductor device including the same
TWI455147B (zh) 具時脈化感測放大器之記憶體
US5898639A (en) Memory with variable write driver operation
KR100334574B1 (ko) 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
JP3447640B2 (ja) 半導体記憶装置
KR19990004113A (ko) 반도체 메모리 장치의 칼럼 선택선 신호 제어 방법
KR100408719B1 (ko) 클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치
KR100321952B1 (ko) 반도체 기억 장치
JPH1145570A (ja) 半導体記憶装置
US20020181317A1 (en) Trcd margin
US6396755B2 (en) Integrated memory with row access control to activate and precharge row lines, and method of operating such a memory
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination