KR19990003693A

KR19990003693A - 디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치

Info

Publication number: KR19990003693A
Application number: KR1019970027623A
Authority: KR
Inventors: 은명수
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-15

Abstract

본 발명은 디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치에 관한 것으로서, A/D 변환기를 통해서 수신된 아날로그 신호를 디지털 신호로 변환하여 디지털 복조를 수행하는 디지털 통신 시스템에 있어서, A/D 변환기로부터 출력된 n 비트 디지털 신호에다가 값이 '1'인 최소유효비트(LSB)를 추가하여 n+1 비트를 출력하는 오프셋 보상부(22)와; 상기 오프셋 보상부로부터 제공된 n+1 비트를 입력받아 기설정된 블럭 윈도우 샘플수만큼의 평균값을 구하고, 현재 입력된 데이터에서 상기 평균값을 감산하여 DC 오프셋을 제거해주는 오프셋 제거부(23)를 포함하여 구성된다. 또한, 본 발명은 데이터의 안정을 위해 글리치를 제거하고, 데이터 처리는 2의 보수 체계를 적용하여 4칙연산을 하는 데 있어 보다 쉽게 하드웨어를 구현할 수 있도록 하였다. 본 발명은 A/D 변환기 상기와 같이 자체적인 특성으로 인해 발생가능한 DC 오프셋을 보상해주고, 수신 신호에 대한 블럭 평균값을 구하여 수신 신호에 포함된 DC 오프셋을 효율적으로 제거시켜 주므로써, 다음에 연결된 복조블록등에서 정확한 복조 및 복호화를 수행할 수 있는 효과가 있다.

Description

디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치 ( Preprocessor for removing DC offset of digital communication system)

본 발명은 디지털 통신 시스템에 관한 것으로, 특히 수신된 아날로그 신호를 디지털 신호로 변환시켰을 때 레벨화된 디지털 신호에 포함되어 있는 직류 오프셋 성분을 제거하기 위한 전처리장치에 관한 것이다.

일반적으로 디지털 통신 시스템에 있어서, 안테나를 통해 수신된 고주파신호(RF:Radio Frequency)신호는 튜너(Tuner)로 전달되어 튜너에서 고주파를 중간주파수(IF : Intermediate Frequency)대역의 신호로 변환시킨다. 상기 튜너에서 선국된 중간주파수 신호(IF)는 국부발진회로에 의해 기저대역 신호인 I채널신호와 Q채널 신호로 변환되고, A/D 변환기를 통해 샘플링되어 디지털 신호로 변환된다. A/D 변환기로부터 출력된 디지털 I채널 신호와 Q채널 신호는 복조기로 입력되어 전송도중 발생한 왜곡과 에러를 정정하여 복원된다. 복조기에서는 송신측에서 사용한 반송파(carrier)의 주파수 및 위상을 회복하고, 심볼 타이밍(symbol timing)을 회복하여 수신 신호를 원래 송신한 신호로 복원한다.

이때, 아날로그 신호를 디지털 신호로 변환시키는 A/D 변환기에서는 A/D 변환기의 자체적인 특성상 연속적인 양을 일정한 기준레벨로 양자화 시키므로 여러가지 직류 오프셋(DC 오프셋)이 필연적으로 발생하게 된다. 또한, 직류 오프셋을 발생시키는 원인중의 하나로 피드스루(feedthrough) 현상이 일어난다. 피드스루(feedthrough)란 입력 신호가 출력측으로 누설 또는 빠져나가는 현상을 말하는데, 예를 들어 안테나로부터 수신된 입력 신호의 일부가 다시 안테나쪽으로 되돌아 흘러들어 가는 것등을 들수 있다.

이러한 직류 오프셋은 복조기에서 수신 신호를 정확하게 복원하기에 장애요소가 되므로, A/D 변환기의 출력 디지털 신호를 복조기로 입력시키기 전단계에서 디지털 신호에 포함된 직류 오프셋을 효과적으로 보상해주는 전처리과정이 필요하다.

이에, 본 발명은 상기와 같은 필요성을 충족시키기 위해서 안출된 것으로, A/D 변환기의 특성을 고려한 직류 오프셋을 보상한 후, 현재 디지털 신호에 포함된 직류 오프셋을 이전 입력된 신호들의 평균값으로 추정하여 제거하는 전처리장치를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 직류 오프셋 제거를 위한 전처리장치는 A/D 변환기로부터 출력된 n 비트 디지털 신호에다가 값이 '1'인 최소유효비트를 추가하여 n+1 비트를 출력하는 오프셋 보상부와; 상기 오프셋 보상부로부터 제공된 n+1 비트를 입력받아 기설정된 블럭 윈도우 샘플수만큼의 평균값을 구하고, 현재 입력된 데이터에서 상기 평균값을 감산하여 DC 오프셋을 제거해주는 오프셋 제거부를 포함하여 구성되는 것을 특징으로 한다.

상기와 같이 구성된 본 발명은 디지털 통신 시스템에서의 A/D 변환기 자체 특성으로 인해 발생한 DC 오프셋을 보상해주고, 수신 신호에 존재하는 DC 오프셋을 제거시켜 다음에 연결된 복조블록등에 제공해주므로써, 정확한 복조 및 복호화를 수행할 수 있다.

도 1은 여러가지 A/D 변환기의 입출력 특성을 설명하기 위한 도면,

도 2는 본 발명에 따른 직류 오프셋 제거를 위한 전처리장치에 대한 블록도,

도 3은 도 2의 오프셋 제거부에 대한 세부 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

20 : 글리치 제거부 21 : 포맷 변환부

22 : 오프셋 보상부 23 : 오프셋 제거부

30 : 윈도우 카운터부 31 : 가산기

32 : 누적용 레지스터 33 : 평균값용 라운드기

34 : 평균값용 레지스터 35 : 감산기

36 : 오버플로 제거기

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.

우선, 본 발명의 이해를 돕기 위하여 일반적인 A/D 변환기의 특성에 따른 입출력관계를 살펴보고자 한다.

도 1은 여러가지 A/D 변환기의 입출력 특성을 설명하기 위한 도면으로서, (a)는 표준형 A/D 변환기의 입력에 대한 출력 특성을 도시한 그래프이고, (b)는 라운딩형 A/D 변환기의 입력에 대한 출력 특성을 도시한 그래프이고, (c)는 표준형 A/D 변환기를 보안하여 DC 오프셋이 보상되도록 한 입력에 대한 출력 특성을 도시한 그래프이다. 각 그래프에서 점선은 입력된 아날로그 신호이고, 실선은 변환된 디지털 신호이다.

①표준형 A/D 변환기(Standard A/D converter)

도 1의 (a)를 참조하면, 아날로그 입력 신호의 범위 -2∼2 까지를 2비트 디지털 신호로 변환됨을 보였다. 표준형 A/D 변환기의 특성은 소수부분을 절단(truncation)하기 때문에 그로 인한 오차가 발생되며, 그래프에서 보여주는 것과 같이 입력 대 출력은 비대칭적인(asymetric) 관계를 갖기 때문에 DC 오프셋이 발생한다. 예를 들어 2의 보수( 2's complement)형태로 A/D 변환시키면 입출력값은 다음과 같다.

아날로그 입력 신호 (in)	디지털 출력 신호 (out)
1∼2	01₍₂₎(십진수 1)
0∼1	00₍₂₎(십진수 0)
-1∼0	11₍₂₎(십진수 -1)
-2∼-1	10₍₂₎(십진수 -2)

도 1의 (a)와 표 1에서 표준형 A/D 변환기는 '1∼2'사이의 입력신호를 '1'로 변환시키고, '0∼1'의 입력신호를 '0'으로 변환시키는 등 변환된 디지털 신호에는 평균적으로 -0.5의 DC 오프셋이 존재함을 알수 있다.

②라운딩형 A/D 변환기(Rounding A/D converter)

도 1의 (b)를 참조하면, 아날로그 입력 신호의 범위 -2.5∼0.5 까지를 2비트 디지털 신호로 변환됨을 보였다. 라운딩형 A/D 변환기는 소수 부분을 반올림하기 때문에 입력 대 출력은 대칭적인(symetric) 관계를 갖으며, 따라서, DC 오프셋이 발생되지 않는다. 예를 들어 2의 보수( 2's complement)형태로 A/D 변환시키면 입출력값은 다음과 같다.

아날로그 입력 신호 (in)	디지털 출력 신호 (out)
0.5∼ 1.5	01₍₂₎(십진수 1)
-0.5∼ 0.5	00₍₂₎(십진수 0)
-1.5∼ -0.5	11₍₂₎(십진수 -1)
-2 ∼ -1.5	10₍₂₎(십진수 -2)

도 1의 (b)와 표 2에서 라운딩형 A/D 변환기는 '0.5∼1.5'사이의 입력신호를 '1'로 변환시키고,'-0.5∼0.5'의 입력신호를 '0'으로 변환시키는 등, 변환된 디지털 신호에는 평균적으로 DC 오프셋이 존재하지 않는다. 반면에 선형적으로 A/D 변환할 수 있는 입력 신호의 범위는 -2.5∼1.5로 비대칭적임(asymetric)을 알수 있다.

상기에서 살펴본 ① 표준형 A/D 변환기는 DC오프셋이 발생하는 단점이 있고. ② 라운딩형 A/D 변환기는 DC 오프셋은 발생하지 않지만 입력 신호 범위가 비대칭적인 단점이 있다.

③ 표준형 A/D 변환기 + DC 오프셋 보상

표준형 A/D 변환기 + DC 오프셋 보상 방법은 상기 ① 과 ② 의 A/D 변환 방법의 단점을 보안하기 위한 것으로서, 표준형 A/D 변환기를 사용하여 A/D 변환시키고 나서 값이 '1'인 최소유효비트(LSB:least significant bit)를 추가하는 방법이다. 도 1의 (c)를 참조하면, 도 1의 (a)의 출력을 +0.5 씩 이동시킨 것과 동일하며, 2의 보수( 2's complement)형태로 A/D 변환시킨 입출력값은 다음과 같다.

아날로그 입력 신호 (in)	디지털 출력 신호 (out)
1∼2	01.1₍₂₎(십진수 1.5)
0∼1	00.1₍₂₎(십진수 0.5)
-1∼0	11.1₍₂₎(십진수 -0.5)
-2∼-1	10.1₍₂₎(십진수 -1.5)

도 1의 (c)와 표 3에서 보여지는 바와 같이 '1∼2'사이의 입력신호를 '1.5'로 변환시키고, '0∼1'의 입력신호를 '0.5'으로 변환시키는등 입력 아날로그 신호대 출력 디지털 신호의 관계는 대칭적(symetric)이므로 변환된 디지털 신호에는 DC 오프셋이 존재하지 않는다. 또한, 선형적으로 A/D 변환할 수 있는 입력 신호의 범위는 -2∼2로 대칭적임(symetric)을 알수 있다. 물론, 1비트가 추가적으로 사용되는 단점이 있으나, 이는 내부에서의 계산상의 문제이며 칩의 입력에는 변화가 발생하지 않는다.

상기 ③의 A/D 변환 방법은 선형적인 입력의 범위를 가지고 DC 오프셋을 발생시키지 않으므로 가장 적절한 방법이라 할수 있을 것이다. 따라서, 본 발명은 ③의 방법을 적용하여 A/D변환기의 출력단에서 디지털 신호에 포함된 DC오프셋을 제거시켜주는 전처리장치이다.

도 2는 본 발명에 따른 직류 오프셋 제거를 위한 전처리장치에 대한 블록도로서, 본 발명은 글리치 제거부(20)와, 포맷 변환부(21), 오프셋 보상부(22), 오프셋 제거부(23)로 구성되어 있다.

글리치 제거부(20)는 A/D변환기의 출력 디지털 신호를 입력받는 D플립플롭으로 구현되어 있으면서, A/D 변환기의 입력 아날로그 양이 변할 때 출력 디지털 신호에서 발생가능한 글리치(glitch:잡음 펄스)를 제거해 준다.

포맷 변환부(21)는 상기 글리치 제거부(20)의 출력 데이터를 입력받아 데이터 형(type)을 2의 보수형태로 변환시켜주기 위한 것이다. 2의 보수로 변환시켜주는 이유는 일반적인 A/D 변환기의 데이터처리에 있어서 수(number)를 오프셋 이진수(offset binary) 혹은 2의 보수(2's complement)로 표현하는 데, 만약 오프셋 이진수를사용하는 A/D변환기일 경우에는 출력 데이터의 최대유효비트(MSB:most significant bit)를 반전시면 2의 보수(2's complement)를 얻을 수 있다. (2의 보수 시스템은 양수 음수의 구별없이 직접 연산할수 있어 연산 회로가 간단하고, 최종결과가 오버플로우(overflow)가 아니면 올바른 결과를 얻을 수 있으므로 대부분의 디지털 시스템에 있어 2의 보수 체계가 사용되고 있다.)

오프셋 보상부(22)는 A/D 변환기의 비대칭적인 입출력 관계로 인해서 발생한 DC 오프셋을 보상해주기 위한 것으로서, n비트 입력 데이터에다가 값이 '1'인 최소유효비트(LSB)를 추가하여 n+1 비트를 출력한다.(상기 ③의 A/D 변환 방법 참조)

오프셋 제거부(23)는 반송파의 피드스루(feedthrough)등으로 인해 입력 신호에 존재하는 DC 오프셋을 제거하기 위한 것으로서, 상기 오프셋 보상부(22)로부터 제공된 n+1 비트를 입력받아 블럭 윈도우내 샘플수들의 평균값을 구하고, 현재 입력된 데이터에서 상기 평균값을 감산하여 DC 오프셋을 제거해준다.

입력 신호의 평균값을 구하는 방법으로는 이동 평균(moving average)과 블럭 평균(block average)으로 구하는 2가지 방법이 있다. 이동 평균은 연속된 2^k개의 입력 데이터로부터 평균값을 구하여, 바로 다음 2^k+1 번째에 입력되는 신호의 DC 오프셋값으로 추정하는 방법이다. 블럭 평균은 시간축상에서 2^k개의 샘플수로 블럭 윈도우(block window)를 설정하여 블럭 단위로 평균값을 구하여, 다음 블럭내의 모든 입력 신호들의 DC 오프셋값으로 추정하는 방법이다. 이동 평균은 급격한 신호 변화에도 적응적으로 대처할 수 있으므로 이상적이지만, 2^k개의 샘플수를 저장하기위한 메모리가 필요하므로 실제 하드웨어로 구현하기에는 비효율적이다.

따라서, 본 실시예에서는 블럭 평균값을 이용하여 DC 오프셋을 제거하였으며, 이를 도 3을 참조하여 설명하고자 한다.

도 3은 도 2의 오프셋 제거부에 대한 세부 블록도로서, 오프셋 제거부(23)는 윈도우 카운터부(30)와, 가산기(31), 누적용 레지스터(32), 평균값용 라운드기(33), 평균값용 레지스터(34), 감산기(35), 오버플로 제거기(36)로 구성되어 있다.

윈도우 카운터부(30)는 블럭 윈도우내의 샘플수 2^k개를 카운팅 하여 매 블럭 윈도우가 시작되는 클럭마다 하이레벨을 갖고, 그외 나머지 클럭에서는 로우레벨을 갖는 제어 신호를 출력한다.

가산기(31)는 상기 오프셋 보상부(도 2 참조:22)로부터 제공된 n+1비트의 입력값과 피드백 입력된 값을 합하여 출력한다. 누적용 레지스터(32)는 상기 윈도우 카운터부(30)의 제어 신호를 리셋단자(RESET))로 입력받아 매 블럭의 시작점에서 초기화되며, 상기 가산기(31)의 출력값을 입력받아 다시 상기 가산기(31)로 피드백 출력한다.

평균값용 라운드기(33)는 상기 누적용 레지스터(32)로부터 제공된 데이터 n+1+k 비트를 입력받아 하위 k 비트를 절단하여 상위 n+1 비트로 라운드(round)처리한다. 여기서, 처리되는 데이터형이 2의 보수이기 때문에 오프셋 제거기(도 2 참조: 23)로 입력된 n+1 입력비트와 동일한 비트수로 출력 비트를 라운드 처리하므로써, 블럭 윈도우내의 2^k개 입력 데이터들에 대한 평균값을 얻을 수 있다.

평균값용 레지스터(34)는 상기 윈도우 카운터부(30)의 제어 신호를 인에이블 단자(ENA)로 입력받아 상기 평균값용 라운드기(33)로부터 제공된 블럭 평균값을 입력받아 현재 입력된 블럭의 DC 오프셋으로 제공해준다. 현재 블럭이 시작되는 첫번째 클럭에서 하이레벨로 발생된 제어 신호에 따라 인에이블되어 이전 블럭 평균값을 입력받고, 두번째 클럭에서 로우레벨로 발생된 제어 신호에 따라 디스에이블되어 블럭이 입력되는 2^k클럭동안은 그 평균값을 유지한다. 즉, 이전 블럭의 평균값을 현재 입력되는 블럭의 모든 샘플값들의 DC 오프셋으로 추정하는 것이다.

감산기(35)는 상기 오프셋 보상부(도 2 참조:22)로부터 제공된 n+1비트의 현재 입력 데이터값에서 상기 평균값용 레지스터(34)로부터 제공된 n+1 비트 블럭 평균값을 감산하여 그 결과값을 출력한다. 오버플로 제거기(36)는 상기 감산기(35)로부터 제공된 감산결과값을 입력받아 오버플로가 발생했을 경우에는 맨 오른쪽 비트(캐리비트)를 제외한 나머지 n+1 비트를 출력한다. 이것은 데이터 형이 2의 보수이기 때문에 2의 보수 감산시 발생된 캐리비트(carry bit)를 클리핑(clipping)시켜 오버플로를 제거해주므로써 정확한 데이터 값을 얻을 수 있다.

상기에서 살펴본 바와 같이 본 발명의 오프셋 보상부(22)에서는 A/D 변환기의 자체적인 특성에 따른 오차로 발생한 DC 오프셋을 LSB 1비트를 추가시키므로써 보상시켜주었으며, 오프셋 제거부(23)에서는 현재 블럭 입력 신호의 DC 오프셋을 이전 블럭의 평균값으로 추정하여 감산시켜 주므로써 신호에 포함된 DC 오프셋을 제거시켜주었다. 또한, 본 발명의 데이터 처리는 2의 보수 체계로 4칙연산을 하는 데 있어 보다 쉽게 하드웨어를 구현할 수 있도록 하였다.

이상에서 살펴본 바와 같이, 본 발명은 A/D 변환기 자체적인 특성으로 인해 발생가능한 DC 오프셋을 보상해주고, 수신 신호에 대한 블럭 평균값을 구하여 수신 신호에 포함된 DC 오프셋을 제거시켜 주므로써, 다음에 연결된 복조블록등에서 정확한 복조 및 복호화를 수행할 수 있는 효과가 있다.

Claims

A/D 변환기를 통해서 수신된 아날로그 신호를 디지털 신호로 변환하여 디지털 복조를 수행하는 디지털 통신 시스템에 있어서, A/D 변환기로부터 출력된 n 비트 디지털 신호에다가 값이 '1'인 최소유효비트(LSB)를 추가하여 n+1 비트를 출력하는 오프셋 보상부(22)와; 상기 오프셋 보상부로부터 제공된 n+1 비트를 입력받아 기설정된 블럭 윈도우 샘플수만큼의 평균값을 구하고, 현재 입력된 데이터에서 상기 평균값을 감산하여 DC 오프셋을 제거해주는 오프셋 제거부(23)를 포함하여 구성된 디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치.
제 1 항에 있어서, 상기 오프셋 보상부(22)의 앞단에 상기 A/D 변환기의 입력 아날로그 양이 변할 때 출력 디지털 신호에서 발생가능한 글리치(glitch)를 제거해 주는 D플립플롭으로 구현된 글리치 제거부(20)와; 상기 글리치 제거부(20)의 출력 데이터를 입력받아 데이터 형(type)이 2의 보수 형태가 아닐 경우에는 2의 보수 형태로 변환시켜 상기 오프셋 보상부(22)로 제공해주는 포맷 변환부(21)가 추가로 구비되는 것을 특징으로 하는 디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치.
제 2 항에 있어서, 상기 포맷 변환부(21)는 입력된 데이터 형이 오프셋 이진수이면 최대유효비트(MSB)만 반전시켜 출력하고, 그외 나머지 비트는 그대로 출력하는 것을 특징으로 하는 디지털 통신 시스템의 직류 오프셋 제거를 위한 전처리장치.
제 1 항에 있어서, 상기 오프셋 제거부(23)는 시간축상에서 기설정된 블럭 윈도우내의 샘플수 2^k개를 카운팅 하여 매 블럭 윈도우가 시작되는 클럭마다 제 1 레벨을 갖고, 그외 나머지 클럭에서는 제 2 레벨을 갖는 제어 신호를 출력하는 윈도우 카운터부(30)와; 상기 오프셋 보상부(22)로부터 제공된 n+1비트의 입력값과 피드백 입력된 값을 합하여 출력하는 가산기(31); 상기 윈도우 카운터부(30)의 제어 신호를 리셋단자(RESET))로 입력받아 매 블럭의 시작점에서 초기화되며, 상기 가산기(31)의 출력값을 입력받아 다시 상기 가산기(31)로 피드백 출력하는 누적용 레지스터(32); 상기 누적용 레지스터(32)로부터 제공된 데이터 n+1+k 비트를 입력받아 하위 k 비트를 절단하여 상위 n+1 비트로 라운드(round)처리하여 평균값을 구하는 평균값용 라운드기(33); 상기 윈도우 카운터(30)의 제어 신호를 인에이블 단자(ENA)로 입력받아 매 블럭의 시작점에서 상기 평균값용 라운드기(33)로부터 제공된 블럭 평균값을 입력받아 현재 입력된 블럭의 DC 오프셋값으로 제공해주는 평균값용 레지스터(34); 상기 오프셋 보상부(22)로부터 제공된 n+1비트의 현재 입력 데이터값에서 상기 평균값용 레지스터(34)로부터 제공된 n+1 비트 블럭 평균값을 감산하여 그 결과값을 출력하는 감산기(35); 상기 감산기(35)로부터 제공된 감산결과를 입력받아 오버플로가 발생했을 겨우에는 맨 오른쪽 비트(캐리비트)를 제외한 나머지 n+1 비트를 선택하여 출력하는 오버플로 제거기(36)를 포함하여 구성되는 것을 특징으로 하는 디지털 시스템의 직류 오프셋을 제거하기 위한 전처리장치.