JP2005303399A - 位相検波回路及び無線通信装置 - Google Patents

Abstract

【課題】 低いシステムクロック周波数を用いても高い位相分解能が得られ、又、安価かつ装置の小型化に適した位相検波回路およびこれを用いた無線通信装置を実現する。
【解決手段】 入力されるシステムクロックから、該システムクロックに同期した位相カウンタ値を出力する位相カウンタ４１０と、前記システムクロックを用いて、入力される中間周波数の変化点を抽出する変化点抽出部４１１と、前記変換点抽出部で抽出された変化点と前記位相カウンタから出力されるカウンタ値とから位相値を抽出する位相値抽出部４１２と、前記位相値抽出部から出力される位相値を積算する積算部４１３と、前記積算部から出力される積算値を前記位相カウンタから出力されるカウンタ値に基づき平均化する平均化部４１４とを備える。
【選択図】 図４

Description

本発明は、位相変調された入力信号を復調する場合に利用される位相検波回路に関し、特に携帯用の無線通信装置に適用して有効な技術に関する。

ＰＨＳ等の無線通信装置において、受信電波を中間周波数ＩＦに変換した後、その中間周波数の位相を抽出する位相検波回路が一般的に用いられる。従来の位相検波回路の構成を図１に示す（詳細は、特許文献１参照）。従来の位相検波回路は、位相比較回路１とローパスフィルタ２とＡ/Ｄ変換器３を用いて実現される。位相比較器２２は、入力信号である中間周波数ＩＦと参照信号用の周波数ＲＥＦとから位相差を抽出し、その位相差に対応するパルス幅を有するパルス波形を出力する。ローパスフィルタ２３は、位相比較器２２から出力されるパルスを、そのパルス幅に対応した電圧値に変換する。Ａ/Ｄ変換器２４は、ローパスフィルタ２３から出力される電圧値を、基準となる電圧値に基づいてディジタル値に変換し、その電圧値を位相差として算出することにより位相情報の抽出を行う。

特開平６-３０３２６８号公報

上記従来の位相検波回路では、まず位相分解能に問題がある。位相分解能を高めるためには高いシステムクロック周波数を用いれば良いが、高性能のデバイスが必要となり、装置が高価となる。

又、上記従来の検波回路では、Ａ/Ｄ変換器を使用して位相情報を抽出しているため、回路規模が大きくなり集積回路の小型化、ひいては装置の小型化の面で問題となる。

本発明の目的は、低いシステムクロック周波数を用いても高い位相分解能が得られる位相検波回路を実現することにある。

又、本発明の目的は、安価で、かつ装置の小型化に適した位相検波回路およびこれを用いた無線通信装置を実現することにある。

上記課題を解決するために、本発明は、入力されるシステムクロックから、該システムクロックに同期した位相カウンタ値を出力する位相カウンタと、前記システムクロックを用いて、入力される中間周波数の変化点を抽出する変化点抽出部と、前記変換点抽出部で抽出された変化点と前記位相カウンタから出力されるカウンタ値とから位相値に抽出する位相値抽出部と、前記位相値抽出部から出力される位相値を積算する積算部と、前記積算部から出力される積算値を前記位相カウンタから出力されるカウンタ値に基づき平均化する平均化部とを備えたことを特徴とする。

又、前記システムクロックの周波数値と前記中間周波数値とが、互いに割り切れない値であることを特徴とする。

更に、前記変化点抽出部は、前記中間周波数を前記システムクロックにより複数周期にわたってサンプリングすることを特徴とする。

本発明によれば、低いシステムクロック周波数を用いても高い位相分解能が得られる位相検波回路を実現できる。

又、本発明によれば、安価で、かつ装置の小型化に適した位相検波回路およびこれを用いた無線通信装置を実現できる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。図２は、本発明を適用した無線通信装置（例えば、ＰＨＳ）の受信機の構成を示すブロック図である。受信機１０は、高周波（Ｉ）を受信する受信アンテナ１１と、受信アンテナ１１で受信した電波（Ｉ）を中間周波数（ＩＦ）に変換する周波数変換部（ＲＦ部）１２と、ＲＦ部１２から出力される中間周波数（ＩＦ）から位相情報を抽出するベースバンド部１３とを備えている。

図３は、ベースバンド部１３の構成を示すブロック図である。ベースバンド部１３は、中間周波数（ＩＦ）から位相値を抽出する位相検波回路３１０と、位相検波回路３１０により抽出された位相値を復調する復調回路３１１と、これら回路の動作のために使用されるシステムクロック（ＳＣＫ）発生器３１２とから構成されている。

図４は、本発明による位相検波回路３１０の構成を示すブロック図である。位相検波回路３１０は、システムクロック（ＳＣＫ）発生器３１２から出力されるシステムクロックを分周し、システムクロック（ＳＣＫ）に同期した位相カウンタ値を出力する位相カウンタ４１０と、入力される中間周波数（ＩＦ）の変化点を抽出する変化点抽出部４１０と、変化点抽出部４１０で抽出された変化点を、位相カウンタ４１０から出力されるカウンタ値に基づき位相値に変換する位相値変換部４１１と、位相値変換部４１１から出力される位相値を積算する積算部４１２と、積算部４１２から出力される積算値を、位相カウンタ４１０から出力されるカウンタ値に基づき平均化する平均化部４１３とから構成されている。

図５は、位相検波回路３１０の具体的な実現例を示す図である。システムクロック（ＳＣＫ）を用いて、入力される中間周波数（ＩＦ）のエッジ（変化点）を抽出する微分回路５０１と、システムクロック（ＳＣＫ）から、システムクロック（ＳＣＫ）に同期した位相カウンタ値（ｂ１２）を出力する位相カウンタ５０２と、位相カウンタ５０２の出力（ｂ１２）をデコードして、ロード信号（ｉ１９）と位相値を保持するクロック（ｊ２０）とを生成するデコーダ５０３と、位相カウンタ５０２から出力される位相カウンタ値（ｂ１２）を加算する加算器５０５と、デコーダ５０３にて生成された上記ロード信号（ｉ１９）によりフリップフロップ（ＦＦ）５１０に初期値をロードするセレクタ５０７と、初期値をロードする際に、微分パルス（ａ１１）とロード信号（ｉ１９）が重なっている場合にはその時の位相カウンタ値を、そうでない場合には０をロードするＡＮＤゲート（論理積回路）５０４と、積算された値（ｆ１６）を位相データに変換する位相変換回路５０９と、上記位相変換回路５０９の出力（ｇ１７）を周期的に保持するフリップフロップ（ＦＦ）５１０とから構成されている。

次に、位相検波回路３１０の原理について説明する。本実施例では、１０．８ＭＨzの入力信号である中間周波数をシステムクロック周波数３８．４ＭＨzで位相抽出を行う場合を例に説明する。１０．８ＭＨzを３８．４ＭＨzでサンプリングすると、１０．８ＭＨz１周期あたりのサンプリング数は約３．５回となるため、サンプリング数不足のため位相情報としての十分な精度を得ることができない。そこで、１０．８ＭＨzの複数周期を用いることにより、十分な位相精度を得ることとする。この位相精度について説明するために、各周期の最大公約数を求めると、１０．８ＭＨzは９周期、３８．４ＭＨzは３２周期となる。但し、周期の最大公約数の導出に用いる倍数は、入力信号の中間周波数とシステムクロック周波数とが互いに、割り切れないようにしておく必要がある。割り切れない倍数とする理由は、複数周期より等価的に分解能を上げる手法を用いるので、割り切れる数値であると分解能は向上しないためである。その例を図６、図７に示す。

図６は、入力信号である中間周波数１０．８ＭＨzをシステムクロック周波数２１．６ＭＨzでサンプリングを行った場合に互いに割り切れる(２１．６ＭＨz＝１０．８ＭＨz×２)ので、複数周期にわたって観測しても入力信号の同じ位置しか観測していないこととなるので、位相精度が向上しないことが分かる。

しかし、図７は、入力信号である中間周波数１０．８ＭＨzをシステムクロック周波数３８．４ＭＨzでサンプリングした場合に互いに割り切れないので、複数周期観測すると観測ポイントが異なることから、等価的に位相精度が向上することが分かる。

ここで、図８に周期（Ｔ）に対する分解能精度とビット（ｂｉｔ）精度を示す。図８に示すように、分解能が１周期では３．５、２周期では７．１、そして、９周期では３２となる。３２は２^５であり指数部分がビット精度を表し５ビット精度ということになる。これを式で表すと(式１)となる。

上記(式１)より、５ビットの位相精度を得ることができ、等価的に位相精度が向上したことが分かる。ここで、サンプリングにより得られた位相情報の平均値を求める（式２）。左辺Ｙは、入力信号である中間周波数９周期分の平均位相を表す。右辺の第１項は入力信号である中間周波数９周期を３２分割した場合の周期を表し、Ｎはその周期における何周期目かを表す。また、右辺の第２項は各周期における位相値の平均値を表す。Ｘは、サンプリングにより得られた位相値を表す。

右辺第一項について、図９を用いて算出すると１２８となる。第２項についても簡略化すると(式３)にようになる。

ここで(式１)から、ディジタル論理回路で実現した場合には、小数点を考慮せず整数のみとしたほうが取り扱い易い。
図９で行った計算について各加算単位で小数点以下は切り捨てを行うと、図１０で示した値となる。このことを(式２)にあてはめると、第１項は、１２４となり(式４)が導出される。

上記(式４)において、ＩＮＴは整数演算を示す。(式４)において、整数演算した際の量子化誤差について、図１１に示す。量子誤差は、図１１から４となる。(式４)に量子化誤差不足分を加算すると、(式５)となる。

量子化誤差の不足分(1−量子化誤差)についても、４となることが分かる。このことは、各加算数値の量子化によって大きな量子化誤差を生じるが、全体の加算終了後はこの大きな量子化誤差としては、正負打ち消されて消滅することを示している。(式５)において、１２８は２^７であり、２進数表示で表すと、１００００００となる。今回のビット精度は５ビットであるため、演算に用いるビットは下位５ビットのみとなり、上位２ビットが不要になる。５ビットにおいては、１２８は、０として扱える。したがって、二進数５ビット演算を表すと、下記（式６）のようになる。

以上の数式によれば、整数演算にて位相を求めることが可能であり、量子誤差を含めた不足分を補うことが可能であることを表している。

上記回路の演算動作について図５および図１２を用いて詳細に説明する。入力信号である中間周波数（ＩＦ）は、システムクロック（ＳＣＫ）を用いて微分回路５０１により、立ち上がりエッジが抽出（ａ１１）される。尚、位相カウンタ５０２は、システムクロック（ＳＣＫ）を３２周期カウントし、０から３１までの位相値（ｂ１２）として出力する。上記微分回路５０１の出力（ａ１１）タイミングで位相カウンタ５０２から出力する位相カウンタ値（ｂ１２）を積算すると、ｄ１４の波形（図１２）となる。

又、上記位相カウンタ値ｂ１２が０になるごとに、デコーダ５０３からの出力であるロードパルスｉ１９によりシステムクロック（ＳＣＫ）に同期してフリップフロップ（ＦＦ）５０８に初期値をロードする。初期値は、微分パルス（ａ１１）とロードパルス（ｉ１９）が同時の時には、位相カウンタ値（ｂ１２）をロードし、そうでない場合は０をロードする。積算された位相値（ｄ１４）は、位相変換回路５０９により位相データ（ｇ１７）に変換される。ここでは、位相変換方法として、下位５ビットのみを取り出すことにより実現する。

ここで、前述の位相値（ｄ１４）は、５ビットとなった位相データ（ｇ１７）と上記微分回路５０１の出力（ａ１１）タイミングで位相カウンタ５０２から出力する位相カウンタ値（ｂ１２）との積算した結果であることが、図１２に示す波形より確認できる。変換された位相データ（ｇ１７）は、入力信号である中間周波数（ＩＦ）のサンプリングされる周期(=９周期)ごとに位相値

として更新される。

尚、上記実施例では、ＰＨＳ基地局を例に説明したが、他の無線通信装置にも適用できる。

従来の位相検波回路の構成を示すブロック図である。 本発明を適用した無線通信装置（ＰＨＳ）の受信機の構成を示すブロック図である。 ベースバンド部１３の構成を示すブロック図である。 本発明による位相検波回路３１０の構成を示すブロック図である。 本発明による位相検波回路の具体的な実現例を示す図である。 ディジタル無線通信装置において、位相精度が向上しない場合の動作説明図である。 ディジタル無線通信装置において、位相精度が向上する場合の動作説明図である。 周期と分解能精度、ビット精度についての関係を示す図である。 周期と分解能精度について、小数点まで考慮した図である。 周期と分解能精度を整数のみで考えた場合の図である。 整数演算した際の量子化誤差とその不足分について示した図である。 位相検波回路における動作信号波形図である。

符号の説明

１０・・・受信機、１１・・・受信アンテナ、１２・・・ＲＦ部、１３・・・ベースバンド部、３１０・・・位相検波回路、３１１・・・復調回路、３１２・・・ＳＣＫ発生器、４１０・・・位相カウンタ、４１１・・・変化点抽出部、４１２・・・位相値変換部、４１３・・・積算部、４１４・・・平均化部、５０１・・・微分回路、５０２・・・位相カウンタ、５０・・・デコーダ、５０４・・・ＡＮＤゲート(論理積回路)、５０５・・・加算器、５０６、５０７・・・セレクタ、５０８、５１０・・・フリップフロップ、５０９…位相抽出回路

Claims (6)

1. 受信アンテンナと、該受信アンテナで受信した電波を中間周波数に変換する中間周波数変換部と、該中間周波数変換部から出力される中間周波数から位相情報を抽出する位相検波回路を有する無線通信装置において、
   前記位相検波回路は、
   入力されるシステムクロックから、該システムクロックに同期した位相カウンタ値を出力する位相カウンタと、
   前記システムクロックを用いて、入力される中間周波数の変化点を抽出する変化点抽出部と、
   前記変換点抽出部で抽出された変化点と前記位相カウンタから出力されるカウンタ値とから、位相値を抽出する位相値抽出部と、
   前記位相値抽出部から出力される位相値を積算する積算部と、
   前記積算部から出力される積算値を前記位相カウンタから出力されるカウンタ値に基づき平均化する平均化部と、
   を備えたことを特徴とする無線通信装置。
2. 前記システムクロックの周波数値と前記中間周波数値とが、互いに割り切れない値であることを特徴とする請求項１記載の無線通信装置。
3. 前記変化点抽出部は、前記中間周波数を前記システムクロックにより複数周期にわたってサンプリングすることを特徴とする請求項１又は請求項２記載の無線通信装置。
4. 無線通信装置の受信機に用いられる位相検波回路であって、
   入力されるシステムクロックから、該システムクロックに同期した位相カウンタ値を出力する位相カウンタと、
   前記システムクロックを用いて、入力された中間周波数の変化点を抽出する変化点抽出部と、
   前記変換点抽出部で抽出された変化点と前記位相カウンタから出力されるカウンタ値とから位相値を抽出する位相値抽出部と、
   前記位相値抽出部から出力される位相値を積算する積算部と、
   前記積算部から出力される積算値を前記位相カウンタから出力されるカウンタ値に基づき平均化する平均化部と、
   を備えたことを特徴とする位相検波回路。
5. 前記システムクロックの周波数値と前記中間周波数値とが、互いに割り切れない値であることを特徴とする請求項４記載の位相検波回路。
6. 前記変化点抽出部は、前記中間周波数を前記システムクロックにより複数周期にわたってサンプリングすることを特徴とする請求項４又は請求項５記載の位相検波回路。
   

Images