KR20030009975A - 디지털통신의 최소오프셋코딩방식 - Google Patents

Abstract

본 발명은 직렬 디지탈 이진데이터통신의 코드변환기법에 관한 것으로 유선, 무선 또는 광통신매체를 통하여 디지털데이터를 효율적으로 송수신하기 위한 데이터의 변환기법에 관한 것이다.

종래의 방법에서는 동일한 데이터가 5-6개 비트 이상 반복되면 데이터에 이와 다른 1개의 비트를 추가하는 HDLC와, 데이터의 비트에 대응되는 파형을 정의하는 맨체스터코드, 또는 3개이상의 직류값으로 데이터를 정의하여 송수신하는 DICODE 등의 방법으로 전송하였다. 그러나 이들 방법으로는 신호의 직류오프셋이 지나치게 편중되거나, 파형의 정의로 인한 통신점유대역폭의 확대등으로 송수신회로가 복잡해지고 통신효율이 저하되며 무선통신의 경우에는 다중경로에 의한 오류율이 악화되어 통신속도가 감소됨을 감수하여야 하였다.

본 발명은 디지탈 통신에서의 이러한 문제를 극복하기 위하여 데이터를 직류오프셋(DC OFFSET)을 최소화 하는 코드로 변환하여 송신하고, 수신시에는 이를 다시 원래의 신호로 복원하며, 변환코드중의 일부를 일반데이터와 완전 독립적인 워드동기신호로 사용하므로서, 송수신회로를 간략히 하고, 신호의 추적을 실시간으로 할 수 있게 하여, 주파수의 오차및 다중경로에 의한 오류율을 최소화하며 간섭신호에 대한 변별력을 개선하여 주어진 대역폭 내에서의 통신효율을 높일 수 있다.

Description

디지탈통신의 최소오프셋코딩방식 {MINIMUM OFFSET CODGING OF THE DIGITAL COMMUNICATION}

본 발명은 직렬 디지탈 이진데이터통신의 코드변환기법에 관한 것으로 유선, 무선 또는 광통신매체를 통하여 디지털데이터를 효율적으로 송수신하기 위한 데이터의 변환기법에 관한 것이다.

디지탈 이진데이터의 송수신에 있어 종래의 방법에서는 제 1 도에 도시한 바와 같이 동일한 데이터가 5-6개 비트 이상 반복되면 데이터에 이와 다른 1개의 비트를 추가하여 송신하고, 수신시 이를 삭제하는 HDLC와, 데이터의 비트에 대응되는 파형을 정의하는 맨체스터코드, 또는 3개이상의 직류값으로 데이터를 정의하여 송수신하는 DICODE NRZ등의 방법으로 전송하였다.

그러나 이들 방법으로는 신호의 직류오프셋이 지나치게 편중되거나, 각 비트에 대응하는 파형의 정의로 인한 신호점유대역폭의 확대로 통신효율이 저하되고 , 무선통신의 경우에는 다중경로에 의한 오류율의 악화등으로 야기되는 통신속도의 저하를 감수하여야 하였다.

또한 이를 극복하기 위해서는 제 2 도에 도시한 최소천이키잉(MSK:MINIMUM SHIFT KEYING),주파수천이키잉(FSK:FREQUENCY SHIFT KEYING), 위상천이키잉(PSK:PHASE SHIFT KEYING)등을 채용하여 대역효율을 개선하고, 변별력의 향상을 도모하였으나, 이는 회로를 복잡하게 하고 송수신부 증폭기의 직선성과 고주파필터(RF FILTER)의 군지연(GROUP DELAY) 특성이 통신성능에 직접적인 영향을 미치게 되어, 결과적으로 가격을 상승시키고, 전원 전류소모의 증가를 야기하여 휴대용 중소형 통신기기의 제조에 있어서는 문제점으로 작용 하였다.

본 발명은 디지탈 통신에서의 상기와 같은 문제점을 해소하기 위하여 데이터를 단위비트워드로 분할한 후 직류오프셋 (DC OFFSET)을 최소화 하는 코드로 변환하여 송신하고, 수신시에는 이를 다시 원래의 단위비트워드로 복원하며, 변환코드중에서 변환신호에 포함되지 않은 일부를 워드동기신호로 사용하므로서 동기신호는 일반 데이터신호와 완벽히 구별되어, 송수신회로를 간략히 하고, 신호의 추적을 실시간으로 할 수 있게 하여, 주파수의 오차및 다중경로에 의한 오류율을 최소화하며 간섭신호에 대한 변별력을 개선하여 주어진 대역폭 내에서의 통신효율을 최대화하는 데 본 발명의 목적이 있는 것이다.

이를 달성하기 위하여 본 발명은, 통신데이터를 단위비트워드(N)로 분할하고, 송신비트는 단위비트워드의 길이 보다 1개 비트가 많은 (N+l) 비트워드와 파형중에서 직류오프셋이 최소가 되는 파형을 2의 N승개 선정하며, 그외에 2개의 파형을 워드동기신호로 사용하여 반복된 비트동기신호와 함께 송신하고, 수신기는 이들 비트동기신호와 워드동기신호를 수신한 후 이 동기시간에 맞추어 (N+1)비트의 변환비트워드를 원래의 (N)비트의 단위비트워드로 복원한다.

이러한 변환코드를 사용한 송신신호는 장시간 및 순시 직류오프셋이 매우 적으므로, 수신부에서는 간단한 위상비교기나 주파수비교기로서 고확도의 수신을 할 수 있으며, 직류 누적편차의 상쇄등 간단한 회로로서 송수신국의 주파수오차에 따른 통신오류와 다중경로에 의한 간섭(MULTI_PASS INTERFERENCE)도 대폭 개선할 수있다. 또한 워드동기신호가 일반비트워드에 대해 완전 독립적이어서 간단하게 구성한 (3N)비트 길이의 파형비교기로서 동기신호의 추출을 (N+1)비트시간 이내의 빠른 속도로 실행할 수 있고, N비트시간 이내에는 반드시 변곡점이 발생하므로 동기유지를 간단하고 안정되게 할 수 있으므로 이를 실현하는 신호처리부(SIGNAL PROCESSOR)를 저렴하며 고속동작이 용이하고 낮은 동작전류로 설계할 수 있는 특징이 있다.

제 1 도는 종래의 직렬비트변환기법에 따른 파형의 예시

제 2 도는 직렬데이타 통신의 키잉기법의 예시

제 3 도는 본 발명의 4/5 최소오프셋코드 변환표

제 4 도는 본 발명의 4/5 최소오프셋코드를 사용한 패킷데이터의 파형

제 5 도는 본 발명을 실현하는 송수신데이터처리기의 구성도

제 6 도는 본 발명으로 실현하는 디지탈무선통신 장치의 예시

〈 도면의 주요부분에 대한 부호의 설명 〉

A:HDLC의 파형예 B:맨체스터코드의 파형예 C:DICODE NRZ의 파형예

D:FSK의 파형예 E:PSK의 파형예

1:수신신호포본기 2:수신비트동기발생기 3:수신쉬프트레지스터

4:수신워드동기발생기 5:수신래치 6:수신워드변환기

7:수신워드래치 8:송신워드래치 9:송신워드동기발생기

10:송신워드변환기 11:송신래치 12:송신비트동기발생기

13:송신쉬프트레지스터 14:송신파형발생기

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.

제 3 도는 본 발명의 변환표를 도시한 것으로 단위비트워드가 4비트인 경우를 예시한 것이다.

이와 같이 4비트의 데이터를 단위워드로 하여 5비트의 변환데이터로 변환하는 데, 이 변환데이터는 1과 0의 비율이 모두 3:2 또는 2:3인 데이터들로 구성되어 있다.

이는 곧, 데이터의 송수신시에 양의 에너지와 음의 에너지의 차의 비율이 16%를 넘지 않음을 의미하므로 이들의 연속으로 이루어진 모든 데이터 송수신의 경우에도 그 양과 음의 에너지의 차 - 즉 직류적 오프셋이 16%를 넘지 않음을 알 수 있다.

또 이와 별도로 정의된 기수워드동기신호 파형과 우수워드동기신호 파형은 항상 연접하여 송신되므로 그의 직류적 오프셋은 항상 0이된다.

따라서 제 4 도에 도시한 본 발명을 사용한 패킷데이터의 길이가 무한하더라도 모든 시간에서의 직류적 오프셋은 항상 16%이하가 되며 이는 곧 수신기의 입력부에 직류성분을 제거하는 축전기를 연결한 직류제거 수신기로 데이터를 오류없이 수신할 수 있음을 보이는 것으로서, 이러한 특징으로 인하여 수신기에 있어서 직류성분으로 나타나게 되는 송신국과의 주파수의 오차에 의한 오류를 현저히 감소시킬 수 있으며, 또한 모든시간에 있어 이들 변환파형은 항상 일정크기를 갖는 정포락선 (CONSTANT ENVELOPEMENT)의 특징을 나타내므로, 무선통신의 경우에 일반 FM또는 FSK 복조기와 간단한 직류성분 상쇄회로를 사용하므로서 순시적 직류적 오프셋의 변동으로 나타나게 되는 다중경로에 따른 중첩신호로 인한 오류를 최소화하며 간섭신호에 대한 변별력을 강화할 수 있게 되는 것이다.

제 5 도에는 본 발명을 실현하기 위한 신호처리기의 구성도를 도시하였다.

송신워드래치(8)는 4개의 비트를 단위워드로 송신변환기(10)에 전달하고, 송신변환기는 래치된 데이터를 5비트길이의 변환코드로 변환하여 송신래치(11)에 전달하면, 송신전송시계에 동기되는 송신쉬프트레지스터(13)와 송신파형발생기(14)를 통하여 변환데이터가 송신된다. 이 송신신호에는 4개 비트시간이내에 반드시 변곡점이 존재하므로 수신기에서는 4개비트시간 이상의 직류분 성분을 가진 신호에 대해서는 제거하는 즉 4개비트시간 이하의 교류성분만을 추출하는 직류제거(DC DECOUPLING)수신기로 수신이 가능하며 또한 이들 신호의 직류적 평균 오프셋의 편중이 매우 적으므로 직류성분 상쇄회로를 간단히 부가하므로서 주파수오차와 다중경로로 인한 오류를 최저화 할 수 있다.

이렇게 추출한 신호를 수신신호표본기(1)에 인가하여 디지탈적으로 잡음및간섭신호를 제거하고 4개 비트시간 이하의 간격으로 발생하는 변곡점을 추출하여 수신비트동기발생기(2)에서 비트동기를 수행하고, 여기서 재생한 수신동기시계를 기준으로 수신신호를 검출하여 수신쉬프트레지스터(3)에 순차적으로 저장하면, 수신워드동기발생기(4)는 이들 신호의 연속에서 비트동기신호에 연속된 워드동기신호를 추출하여 5개비트의 단위비트워드를 수신래치(5)에 전달하고, 수신신호변환기(6)는 이를 원래의 4개비트의 단위비트워드로 복원하여 수신워드래치(7)에 전달한다.

따라서 본 발명의 신호는 송수신 주파수의 오차에 대한 오류와 다중경로에 따른 중첩신호의 영향을 최소화 할 수 있으며, 단위비트에 대한 송신시간이 일정하고 신호파형의 변곡점이 4비트이하로 보장되어 있으므로 신호처리부의 회로를 간단하고 빠른 응답속도를 갖게 설계할 수 있으므로 기존의 통신장치와의 적응성이 높고 저가의 고속의 통신이 가능하게 한다.

본 발명은 최소직류오프셋, 정포락선(CONSTANT ENVELOPEMENT)특성, 최소의 점유대역폭, 변곡점의 보장으로 인하여 간섭신호의 제거와 비트동기가 용이하고, 완전 독립적인 동기신호의 생성으로 워드동기의 추출이 간단하고 실시간으로 실행될 수 있으므로, 규모가 작은 신호처리기(SIGNAL PROCESSOR)의 설계로도 고속의 통신이 가능하며, 또한 주파수도약대역확산(FH/SS:FREQUENCY HOPING SPREAD SPECTRUM)방식과 가우시안주파수천이키잉(GFSK:GAUSSIAN FREQUENCY SHIFT KEYING)과 매우 용이하게 접목할 수 있으므로 현재 문제가 되고있는 무선데이터통신의 실질 전송속도의 저하를 대폭 개선할 수 있다.

본 발명의 적용예로서 무선디지탈통신의 1MHz 채널스텝과, 주파수 도약을 하는 시스템을 실현하면 다음과 같은 설계사양을 제시할 수 있다.

사용주파수 대역 : ISM BAND ( 900MHz 또는 2.4GHz )

채널스텝 : 1MHz

변조방법 : GFSK

송신출력 : 0dBm - 10dBm

주파수 도약 : 초당 200회 - 1600회

유효통신속도 : 800KBPS

송신신호 변조기 : 일반 FSK(FM) 변조기

수신신호 복조기 : 일반 FSK(FM) 복조기

송수신 신호처리기: 3000게이트급 저가의 ASIC (최대동작전류 5mA이하), 프로토콜제어기용 MICROCONTROLLER의 내부에 내장가능.

채널및 데이터패킷 프로토콜 제어기 : 8MIPS급 저가의 MICROCONTROLLER ROM 32KBYTES, RAM 2KBYTES

이상과 같이 현재의 생산되고 있는 일반적인 송수신부품과 저가의 IC 또는 MICROCONTROLLER를 이용하여 소형 저전력의 다자간 무선데이터 통신기기를 실현할 수 있다.

Claims (1)

1. 유선, 무선, 광통신의 디지탈 이진데이터통신에서 통신데이터를 단위비트워드(N)로 분할하고 송신비트는 단위비트워드의 길이 보다 1개 비트가 많은 (N+1) 비트워드의 파형중에서 직류오프셋이 최소가 되는 파형을 2의 N승개 선정하고, 그외에 2개의 파형을 워드동기신호로 사용하여 반복된 비트동기신호와 함께 송신하며, 수신기는 이들 비트동기신호와 워드동기신호를 수신한 후 변환된 (N+1) 비트워드를 원래의 (N)비트의 단위비트워드로 복원하는 최소오프셋변환코드방식을 사용하는 일체의 통신장치