KR19990003107A - 반도체 장치의 습식 식각 방법 - Google Patents

반도체 장치의 습식 식각 방법 Download PDF

Info

Publication number
KR19990003107A
KR19990003107A KR1019970026909A KR19970026909A KR19990003107A KR 19990003107 A KR19990003107 A KR 19990003107A KR 1019970026909 A KR1019970026909 A KR 1019970026909A KR 19970026909 A KR19970026909 A KR 19970026909A KR 19990003107 A KR19990003107 A KR 19990003107A
Authority
KR
South Korea
Prior art keywords
etching
wet etching
semiconductor device
wet
film
Prior art date
Application number
KR1019970026909A
Other languages
English (en)
Inventor
정지월
이삼용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970026909A priority Critical patent/KR19990003107A/ko
Publication of KR19990003107A publication Critical patent/KR19990003107A/ko

Links

Landscapes

  • Weting (AREA)

Abstract

본 발명은 다중 습식 식각 공정으로 식각 경사를 증가시키는 반도체 장치의 습식 식각 방법에 관한 것으로, 반도체 기판상에 형성된 소정의 막을 습식 식각 하는 방법에 있어서, 상기 소정의 막상에 식각 부위가 노출되도록 마스크 패턴을 형성하는 공정과, 상기 식각 부위의 소정의 막을 습식 식각 하여 제거하되, 다중 식각 하는 공정을 포함한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 다중 습식 식각을 사용하여 식각면의 경사를 증가시킴으로써 이방성 식각화 할 수 있고, 이로써 미세 패턴을 형성시킬 수 있고, 소자의 집적도를 향상시킬 수 있다.

Description

반도체 장치의 습식 식각 방법(A Method of Wet Etching of Semiconductor Device)
본 발명은 반도체 장치의 습식 식각 방법에 관한 것으로, 좀 더 구체적으로는 다중 습식 식각(multiple wet etch) 공정을 사용하여 식각면을 버티컬(vertical)하게 형성할 수 있는 반도체 장치의 습식 식각 방법에 관한 것이다.
일반적으로 케미컬(chemical)을 이용하여 습식 식각 하는 공정에 있어서, 식각부위의 경사(slope)는 식각 되는 막질의 특성과 상기 케미컬의 고유 특성에 의해 고정(fix) 되고, 등방성 식각(isotropic etch)으로 완만한(gentle) 경사를 갖도록 형성된다.
도 1은 종래의 반도체 장치의 습식 식각 방법을 사용하여 산화막(12)을 식각한 결과를 나타낸 도면이다.
종래의 반도체 장치의 습식 식각 방법을 사용하여 산화막(12)을 식각 하는 방법은 먼저, 반도체 기판(10)상에 형성된 산화막(12)상에 식각 부위가 노출되도록 마스크 패턴(mask pattern)(도면에 미도시)을 형성한다.
상기 마스크 패턴(도면에 미도시)을 포함하여 상기 반도체 기판(10)을 베이크(bake) 한다.
이어서, 상기 노출된 산화막(12)을 단일 습식 식각 즉, 일정시간 동안 한 번의 식각으로 제거한 후 상기 마스크 패턴(도면에 미도시)을 제거하면 도 1에 도시된 바와 같이, 완만한 식각 경사면(14)을 갖는 식각된 산화막(12)이 형성된다.
이 때, 상기 산화막(12)의 완만한 식각 경사면(14)은 상기 반도체 기판(10)에 대해 소정의 경사각(16)을 이룬다.
상술한 바와 같은 상기 종래 습식 식각 방법은 완만한 식각 경사면(14)이 형성되도록 하여 패턴의 폭을 증대시킴으로써, 고집적 소자의 미세 패턴 형성에 대해서는 적용하기 어려운 문제점이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 다중 습식 식각으로 버티컬한 경사를 갖도록 할 수 있는 반도체 장치의 습식 식각 방법을 제공함에 그 목적이 있다.
도 1은 종래의 반도체 장치의 습식 식각 방법을 사용하여 산화막을 식각한 결과를 나타낸 도면;
도 2는 본 발명의 실시예에 따른 습식 식각 방법을 사용하여 산화막을 식각한 결과를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 반도체 기판12, 22 : 산화막
14, 24 : 식각 경사면16, 26 : 경사각
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 장치의 습식 식각 방법은, 반도체 기판상에 형성된 소정의 막을 습식 식각 하는 방법에 있어서, 상기 소정의 막상에 식각 부위가 노출되도록 마스크 패턴을 형성하는 공정과; 상기 식각 부위의 소정의 막을 습식 식각 하여 제거하되, 다중 식각 하여 상기 소정의 막의 식각면의 경사를 증가시키는 공정을 포함한다.
이 방법이 바람직한 실시예에 있어서, 상기 소정의 막은 산화막이다.
이 방법이 바람직한 실시예에 있어서, 상기 습식 식각은 10 : 1 BHF 를 사용한다.
이 방법이 바람직한 실시예에 있어서, 상기 다중 식각은, 상기 식각 부위의 소정의 막의 일부를 제거하는 제 1 습식 식각 공정과; 상기 제 1 식각 공정 후 상기 반도체 기판을 세정하는 공정과; 상기 식각 부위의 소정의 막의 잔류막을 제거하는 제 2 습식 식각 공정을 포함한다.
(작용)
본 발명에 의한 반도체 장치의 습식 식각 방법은 산화막을 다중 습식 식각 하여 식각면의 경사를 증가시킬 수 있고, 따라서 습식 식각으로 이방성(anisotropic) 식각 효과를 얻을 수 있다.
(실시예)
이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 습식 식각 방법을 사용하여 산화막(22)을 식각한 결과를 나타낸 도면이다.
본 발명의 실시예에 따른 습식 식각 방법을 사용하여 산화막(22)을 식각하는 방법은 먼저, 반도체 기판(20)상에 산화막(22)을 형성한다.
이 때, 상기 산화막(22)을 약 13,000 Å 두께로 형성하였다.
다음, 상기 산화막(22)상에 식각 부위가 노출되도록 마스크 패턴으로 포토레지스트(photoresist) 패턴(도면에 미도시)을 형성한다.
그리고, 상기 포토레지스트 패턴(도면에 미도시)을 포함하여 상기 반도체 기판(20)을 베이크 한 후, 상기 식각 부위 산화막(22)의 일부분을 제거한다.
이 때, 상기 산화막(22)의 식각은 10 : 1 BHF 용액을 사용한다.
상기 반도체 기판(20)을 세정(cleaning)하고, 다시 베이크 한 후 상기 식각 부위의 잔류 산화막(22)을 상기 식각 용액으로 제거한다. 이어서, 상기 포토레지스트 패턴(도면에 미도시)을 제거하고, 세정하면 도 2에 도시된 바와 같이, 상기 반도체 기판(20)의 일부가 노출되도록 상기 산화막(22)이 형성된다.
이 때, 상기 산화막(22)의 식각 경사면(24)은 종래의 완만한 경사가 아닌 버티컬한 경사를 갖도록 형성되었음을 알 수 있다.
즉, 상기 산화막(22)의 식각 경사면(24)이 상기 반도체 기판(20)과 이루는 경사각(26)은 종래 경사각(16) 보다 훨씬 더 큼을 알 수 있다.
본 발명은 산화막을 다중 습식 식각하여 식각 경사를 증가시킴으로써 이방성 식각화 할 수 있고, 이로써 미세 패턴을 형성시킬 수 있고, 반도체 소자의 집적도를 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체 기판(20)상에 형성된 소정의 막(22)을 습식 식각 하는 방법에 있어서,
    상기 소정의 막(22)상에 식각 부위가 노출되도록 마스크 패턴을 형성하는 공정과;
    상기 식각 부위의 소정의 막(22)을 습식식각 하여 제거하되, 다중 식각 하여 상기 소정의 막(22)의 식각면의 경사를 증가시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 습식 식각 방법.
  2. 제 1 항에 있어서,
    상기 소정의 막(22)은 산화막인 것을 특징으로 하는 반도체 장치의 습식 식각 방법.
  3. 제 1 항에 있어서,
    상기 습식 식각은 10 : 1 BHF 를 사용하는 것을 특징으로 하는 반도체 장치의 습식 식각 방법.
  4. 제 1 항에 있어서,
    상기 다중 식각은, 상기 식각 부위의 소정의 막(22)의 일부를 제거하는 제 1 습식 식각 공정과;
    상기 제 1 식각 공정 후 상기 반도체 기판(20)을 세정하는 공정과;
    상기 식각 부위의 소정의 막(22)의 잔류막을 제거하는 제 2 습식 식각 공정을 포함하는 것을 특징으로 하는 반도체 장치의 습식 식각 방법.
KR1019970026909A 1997-06-24 1997-06-24 반도체 장치의 습식 식각 방법 KR19990003107A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026909A KR19990003107A (ko) 1997-06-24 1997-06-24 반도체 장치의 습식 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026909A KR19990003107A (ko) 1997-06-24 1997-06-24 반도체 장치의 습식 식각 방법

Publications (1)

Publication Number Publication Date
KR19990003107A true KR19990003107A (ko) 1999-01-15

Family

ID=65986729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026909A KR19990003107A (ko) 1997-06-24 1997-06-24 반도체 장치의 습식 식각 방법

Country Status (1)

Country Link
KR (1) KR19990003107A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414199B1 (ko) * 2001-01-05 2004-01-07 주식회사 오랜텍 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414199B1 (ko) * 2001-01-05 2004-01-07 주식회사 오랜텍 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법

Similar Documents

Publication Publication Date Title
US4523976A (en) Method for forming semiconductor devices
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR19990003107A (ko) 반도체 장치의 습식 식각 방법
KR100596431B1 (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
WO2001091171A1 (en) Method of dry etching an antireflection coating in semiconductor devices
KR100338091B1 (ko) 반도체소자제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR100443123B1 (ko) 반도체소자의 제조방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100202665B1 (ko) 로커스 제조공정
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR930005241B1 (ko) 반도체 장치의 개구 형성방법
KR100281147B1 (ko) 콘택홀 형성방법
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
JPH05217959A (ja) 半導体装置の製造方法
KR19990003721A (ko) 반도체 소자의 콘택홀 형성 방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR0157921B1 (ko) 필드 산화막 제조 방법
KR920007825B1 (ko) 반도체장치의 계면활성 습식식각방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination