KR19990002869A - 입력회로 - Google Patents

입력회로 Download PDF

Info

Publication number
KR19990002869A
KR19990002869A KR1019970026592A KR19970026592A KR19990002869A KR 19990002869 A KR19990002869 A KR 19990002869A KR 1019970026592 A KR1019970026592 A KR 1019970026592A KR 19970026592 A KR19970026592 A KR 19970026592A KR 19990002869 A KR19990002869 A KR 19990002869A
Authority
KR
South Korea
Prior art keywords
signal
input
glitch
buffer
external
Prior art date
Application number
KR1019970026592A
Other languages
English (en)
Other versions
KR100437622B1 (ko
Inventor
이대원
황원종
김양호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970026592A priority Critical patent/KR100437622B1/ko
Publication of KR19990002869A publication Critical patent/KR19990002869A/ko
Application granted granted Critical
Publication of KR100437622B1 publication Critical patent/KR100437622B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 버퍼 내부로 글리치 신호가 전달되는 것을 차단할 수 있는 입력회로를 개시한다.
본 발명에 따른 입력회로는 입력 패드와 버퍼 사이에 접속되어 입력패드로부터 인가되는 외부 신호 중 글리치 신호를 차단하기 위한 글리치신호 차단수단과, 글리치신호 차단 수단과 버퍼 사이에 접속되어, 글리치신호 차단수단으로부터 입력되는 외부 신호를 안정하시키기 위한 래치수단이 구비된다.

Description

입력회로
본 발명은 입력회로에 관한 것으로, 특히 반도체 장치에서 글리치 신호가 버퍼로 입력되는 것을 차단할 수 있는 입력회로에 관한 것이다.
일반적으로 메모리 장치의 외부는 내부와는 전혀 다른 환경을 갖고 있게 된다. 따라서, 로직 레벨(logic level)도 정의가 잘 되어 있지 않는 경우가 있을 수도 있고, 임피던스도 다양할 뿐만 아니라 노이즈도 심하다. 이러한 외부 신호를 메모리 소자 내부의 전압 레벨에 맞도록 조정하여 받아들이기 위한 회로가 입력회로이다.
도 1은 종래의 반도체 메모리 장치의 입력회로를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 입력 회로는 외부 신호가 입력되는 입력패드(10)와, 입력패드(10)에 접속되어 메모리 소자 내부의 전압 레벨에 맞지 않는 신호가 인가되는 경우 메모리 소자를 보호하기 위한 보호회로(20)와, 보호회로(20)에 접속된 버퍼(30)로 구성되어 있다.
그러나, 종래의 반도체 메모리 장치의 입력 회로에 있어서는, 반도체 장치의 실장 환경에 의해, 노이즈(noise)에 따른 글리치(glitch)가 발생하게 된다. 이러한 글리치가 발생하게 되면, 노이즈 관련 회로에서 오동작이 유발되는 경우가 발생하여, 반도체 메모리 장치의 특성이 저하된다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 반도체 메모리 장치에서 노이즈에 의해 발생되는 글리치가 버퍼 내부로 전달되지 않도록 차단할 수 있는 입력 회로를 제공함에 그 목적이 있다.
도 1은 종래의 입력 회로를 나타낸 도면
도 2는 본 발명에 따른 글리치 신호 차단 기능을 갖춘 입력회로를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
10 : 입력패드, 20 : 보호회로, 30 : 버퍼, 100 : 글리치 차단 회로, 110 : 신호 지연부, 120 : 글리치 신호 검출부, 130 : 스위칭부, 200 : 래치회로, NM : NMOS 트랜지스터, PM1, PM2 : PMOS 트랜지스터, IN1~INV5 : 인버터, XOR : 익스클루시브 오어 게이트
상기 목적을 달성하기 위한 본 발명에 따라서, 입력패드를 통하여 입력되는 외부 신호가 버퍼로 전달되는 입력회로에 있어서, 입력 패드와 버퍼 사이에 접속되어 상기 입력패드로부터 인가되는 외부 신호 중 글리치 신호를 차단하기 위한 글리치신호 차단수단과, 글리치신호 차단 수단과 버퍼 사이에 접속되어, 글리치신호 차단 수단으로부터 입력되는 외부 신호를 안정하시키기 위한 래치수단을 구비한다.
상기 구성으로 된 본 발명에 의하면, 입력 패드와 버퍼 사이에 글리치신호 차단회로가 구비됨에 따라, 글리치 신호가 버퍼로 전달되지 않게 된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 입력회로를 나타낸 도면으로서, 도 1에서와 동일한 구성 요소에 대해서는 동일한 도면 부호가 부여된다.
도 2에 도시된 바와 같이, 본 발명에 따른 입력회로는 입력 패드(10)와 보호회로(20)가 연결되고, 보호회로(20)와 버퍼(30)의 사이에 노이즈성 글리치신호가 버퍼로 입력되는 것을 차단하기 위한 글리치신호 차단회로(100)가 구비됨과 더불어, 이 글리치신호 차단회로(100)를 통하여 입력되는 외부입력신호를 안정적으로 유지하기 위한 래치 회로(200)가 구비된다.
이때, 글리치신호 차단회로(100)는 입력패드(10)에서 인가되는 외부 신호를 소정의 시간동안 지연시키는 신호 지연부(110)와, 신호 지연부(110)와 병렬 연결되어 입력패드(10)로부터 인가되는 외부 신호 중 노이즈성 글리치 신호를 검출하여 소정의 신호를 출력하는 글리치 신호 검출부(120)가 구비된다. 그리고, 신호 지연부(110)에 접속되어 글리치 신호 검출부(120)로부터 인가되는 신호에 따라, 신호 지연부(110)로부터 소정의 시간동안 지연되어 입력되는 외부 입력 신호를 선택 출력하는 스위칭부(130)가 구비된다. 여기서, 신호 지연부(120)는 직렬연결된 2개의 인버터(INV1, INV2)로 구성된다. 글리치 신호 검출부(120)는 두입력(A, B)의 익스클루시브 오어 게이트(XOR)와, 익스클루시브 오어 게이트(XOR)의 두입력(A, B) 중 하나의 입력(B)에 접속돈 인버터(INV3)와, 익스클루시브 오어 게이트(XOR)의 출력을 반전하기 위하여, PMOS 트랜지스터(PM1)와 NMOS 트랜지스터(NM)로 이루어진 CMO2S 인버터로 구성된다. 스위칭부(130)는 그의 게이트가 CMOS 인버터의 출력과 접속된 PMOS 트랜지스터(PM2)로 구성된다. 또한, 래치 회로(200)는 병렬 연결된 2개의 인버터(INV4, INV5)로 구성된다.
이어서, 상기한 글리치신호 차단회로(100)의 동작을 설명한다.
스위칭부(130)의 PMOS 트랜지스터(PM2)는 초기 상태에 온(ON) 상태가 유지하고, 신호 지연부(110)는 PMOS 트랜지스터(PM2)가 온/오프(OFF) 되기 이전에 래치 회로(200)에 신호가 전달되지 않도록 오부 입력 신호를 지연시킨다. 예컨대, 글리치 신호 검출부(120)의 인버터(INV3)의 지연시간을 5ns로 하였을 때, 입력 패드(10)에 정상적인 트랜지션 신호, 예컨대 5ns 이상의 신호가 인가되면, 글리치 검출부(120)에서 로우(LOW) 신호가 출력된다. 즉, 정상적인 트랜지션 신호가 입력되면, 글리치 신호 검출부(120)의 익스클루시브 오어 게이트(XOR)의 입력(A, B)으로, 입력(B)에 접속된 인버터(INV3)에 의해 반대 위상의 신호가 입력된다. 이에 따라, 익스클루시브 오어 게이트(XOR)로부터 하이(HIGH)의 신호가 출력되어, CMOS 인버터를 통하여 로우의 신호가 출력되고, 이 로우 신호에 의해 스위칭부(130)의 PMOS 트랜지스터(PM2)가 턴온되어 신호 지연부(110)로부터 입력되는 외부 입력신호가 출력된다. 또한, 출력된 외부 입력 신호는 래치 회로(200)를 안정화된 후 버퍼(30)로 입력된다.
또한, 입력 패드(10)에 글리치성 트랜지션 신호, 에컨대 5ns 이하의 신호가 인가되면, 글리치 신호 검출부(120)에서 하이 신호가 출력된다. 이에 따라, 스위칭부(130)의 PMOS 트랜지스터(PM2)가 턴오프되어 신호 지연부(110)로부터 입력되는 외부 입력 신호가 차단된다. 즉, 글리치 신호의 트랜지션이 일어나면, 글리치 신호 검출부(120)의 익스클루시브 오어 게이트(XOR)의 입력(A, B)으로, 동위상의 신호가 입력된다. 이에 따라, 익스클루시브 오어 게이트(XOR)로부터 로우의 신호가 출력되어, CMOS 인버터를 통하여 하이의 신호가 출력된다. 따라서, 글리치 신호가 버퍼(30)로 입력되지 않게 된다.
상기 실시예에 의하면, 입력 패드와 버퍼 사이에 글리치신호 차단회로가 구비됨에 따라, 특정 시간을 유지하지 못하는 글리치성 신호가 버퍼로 전달되지 않게 된다. 또한, 특정 시간을 유지하는 정상적인 신호는 래치 회로를 통하여 안정화된 신호로서 버퍼로 입력된다. 이에 따라, 글리치성 신호에 의한 회로의 오동작을 방지할 수 있게 됨으로써, 반도체 메모리 장치의 특성을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

  1. 입력패드를 통하여 입력되는 외부 신호가 버퍼로 전달되는 입력회로에 있어서, 상기 입력 패드와 상기 버퍼 사이에 접속되어 상기 입력패드로부터 인가되는 외부 신호 중 글리치 신호를 차단하기 위한 글리치신호 차단수단을 구비하는 것을 특징으로 하는 입력회로.
  2. 제 1 항에 있어서, 상기 글리치 신호 차단 수단은 상기 입력패드에서 인가되는 외부 신호를 소정의 시간동안 지연시키는 신호 지연수단과, 상기 신호 지연수단과 병렬 연결되어 상기 입력패드로부터 인가되는 외부 신호 중 글리치 신호를 검출하여 소정의 신호를 출력하는 글리치신호 검출수단과, 상기 신호 지연수단에 접속되어 상기 글리치신호 검출수단으로부터 입력되는 신호에 딸, 상기 신호 지연부로부터 입력되는 외부 신호를 선택출려고하는 스위칭수단을 구비하는 것을 특징으로 하는 입력회로.
  3. 제 2 항에 있어서, 상기 신호 지연수단은 직렬연결된 2개의 인버터를 구비하여 구성된 것을 특징으로 하는 입력회로.
  4. 제 2 항에 있어서, 상기 글리치 신호 검출수단은 두입력 익스클루시브 오어 게이트와, 상기 익스클루시브 오어 게이트의 두입력 중 하나의 입력에 접속된 제 1 인버터와, 상기 익스클루시브 오어 게이트의 출력을 반전하는 제 2 인버터를 구비하여 구성된 것을 특징으로 하는 입력회로.
  5. 제 2 항에 있어서, 상기 스위칭부는 그의 게이트가 상기 글리치 신호 검출 수단의 출력과 접속된 PMOS 트랜지스터를 구비하여 구성된 것을 특징으로 하는 입력회로.
  6. 제 1 항에 있어서, 상기 글리치신호 차단 수단과 상기 버퍼 사이에 접속되어, 상기 글리치신호 차단수단으로부터 입력되는 외부 신호를 안정하시키기 위한 래치 수단을 더 구비하는 것을 특징으로 하는 입력버퍼 회로.
  7. 제 6 항에 있어서, 상기 래치 수단은 병렬연결된 2개의 인버터를 구비하여 구성된 것을 특징으로 하는 입력버퍼 회로.
KR1019970026592A 1997-06-23 1997-06-23 입력회로 KR100437622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026592A KR100437622B1 (ko) 1997-06-23 1997-06-23 입력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026592A KR100437622B1 (ko) 1997-06-23 1997-06-23 입력회로

Publications (2)

Publication Number Publication Date
KR19990002869A true KR19990002869A (ko) 1999-01-15
KR100437622B1 KR100437622B1 (ko) 2004-09-04

Family

ID=37348928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026592A KR100437622B1 (ko) 1997-06-23 1997-06-23 입력회로

Country Status (1)

Country Link
KR (1) KR100437622B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557937B1 (ko) * 1999-12-21 2006-03-10 주식회사 하이닉스반도체 바운싱 노이즈 영향이 적은 입력 버퍼 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285515A (ja) * 1985-10-11 1987-04-20 Nec Corp デジタル集積回路
KR880009375A (ko) * 1987-01-17 1988-09-15 강진구 씨모오스 어드레스 버퍼
US5184032A (en) * 1991-04-25 1993-02-02 Texas Instruments Incorporated Glitch reduction in integrated circuits, systems and methods
US5563532A (en) * 1994-01-24 1996-10-08 Advanced Micro Devices, Inc. Double filtering glitch eater for elimination of noise from signals on a SCSI bus
KR0177756B1 (ko) * 1995-10-12 1999-04-01 김광호 노이즈제거회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557937B1 (ko) * 1999-12-21 2006-03-10 주식회사 하이닉스반도체 바운싱 노이즈 영향이 적은 입력 버퍼 회로

Also Published As

Publication number Publication date
KR100437622B1 (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
US7948268B2 (en) Time-balanced multiplexer switching methods and apparatus
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
US6052008A (en) Generation of true and complement signals in dynamic circuits
JPH11203869A (ja) 半導体装置のモードレジスターセット回路及び動作モードの設定方法
US5146111A (en) Glitch-proof powered-down on chip receiver with non-overlapping outputs
JPH0917185A (ja) ノイズを遮断するアドレスバッファー
US5572146A (en) Noise attenuation output buffer
US5715198A (en) Output latching circuit for static memory devices
KR19990081109A (ko) 위상 분리기
KR100437622B1 (ko) 입력회로
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
US6351148B1 (en) Buffer
KR100231431B1 (ko) 입력 버퍼 회로
US6292041B1 (en) Circuit and method for limiting subthreshold leakage
KR100305718B1 (ko) 입/출력버퍼의글리치제거회로
US5057706A (en) One-shot pulse generator
US5929675A (en) Power applying circuit with initial reset pulse for semiconductor memory
KR0179913B1 (ko) 출력 인에이블 신호 발생 회로
KR100278269B1 (ko) 클럭신호를이용한리셋신호검출회로
KR20030003927A (ko) 입력 버퍼 회로
KR0166834B1 (ko) 노이즈 제거 입력회로
KR0184152B1 (ko) 출력 회로
JP2917581B2 (ja) ラッチ回路
KR100452635B1 (ko) 엣지 검출기
KR101022668B1 (ko) 반도체 소자의 클럭발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee